KR20170044403A - Light emitting diode, light emitting package having the same and light system having the same - Google Patents

Light emitting diode, light emitting package having the same and light system having the same Download PDF

Info

Publication number
KR20170044403A
KR20170044403A KR1020150144058A KR20150144058A KR20170044403A KR 20170044403 A KR20170044403 A KR 20170044403A KR 1020150144058 A KR1020150144058 A KR 1020150144058A KR 20150144058 A KR20150144058 A KR 20150144058A KR 20170044403 A KR20170044403 A KR 20170044403A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
layer
emitting device
active
Prior art date
Application number
KR1020150144058A
Other languages
Korean (ko)
Other versions
KR102427040B1 (en
Inventor
강현오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150144058A priority Critical patent/KR102427040B1/en
Publication of KR20170044403A publication Critical patent/KR20170044403A/en
Application granted granted Critical
Publication of KR102427040B1 publication Critical patent/KR102427040B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00—Point-like light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

A light emitting device according to an embodiment includes a first conductivity type semiconductor layer, a plurality of active layers disposed on the first conductivity type semiconductor layer and including a plurality of pit regions, and a second conductivity type semiconductor layer on the plurality of active layers. The plurality of pit regions may not overlap vertically.

Description

발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템{LIGHT EMITTING DIODE, LIGHT EMITTING PACKAGE HAVING THE SAME AND LIGHT SYSTEM HAVING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device, a light emitting device package,

실시예는 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and an illumination system including the same.

발광소자(light emitting diode)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.A light emitting diode is a pn junction diode in which electrical energy is converted into light energy. The light emitting diode can be produced as a compound semiconductor such as Group III and Group V on the periodic table. By controlling the composition ratio of the compound semiconductor, This is possible.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공이 결합하여 전도대(conduction band)와 가전대(valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하고, 상기 에너지가 빛으로 발산되면 발광소자가 된다.When the forward voltage is applied to the light emitting device, the electrons in the n-layer and the holes in the p-layer are coupled to emit energy corresponding to the energy gap between the conduction band and the valance band, Emitting device.

질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(blue) 발광소자, 녹색(green) 발광소자, 및 자외선(UV) 발광소자는 상용화되어 널리 사용되고 있다.Nitride semiconductors have attracted great interest in the development of optical devices and high output electronic devices due to their high thermal stability and wide band gap energy. Particularly, a blue light emitting element, a green light emitting element, and an ultraviolet (UV) light emitting element using a nitride semiconductor are widely used for commercial use.

한편, 발광소자는 기판과 기판 상에 성장되는 질화물 반도체층 간에 격자 상수 및 열팽창계수의 차이에 의해 관통 전위(therading dislocation)이 발생하고, 이로 인하여 결정 결함이 발생할 수 있다.On the other hand, in the light emitting device, a therading dislocation occurs due to a difference in lattice constant and a thermal expansion coefficient between the substrate and the nitride semiconductor layer grown on the substrate, thereby causing crystal defects.

이러한 관통 전위를 차단하기 위해 활성층을 관통하는 관통 전위 주위에 피트를 포함하는 구조가 제안되고 있다.In order to block such a threading dislocation, a structure including a pit around the threading potential penetrating through the active layer has been proposed.

실시예는 복수의 핏 영역들을 포함하는 다중 레이어의 활성층들을 포함하는 발광소자, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a light emitting device, a light emitting device package, and an illumination system including multiple layers of active layers including a plurality of pit regions.

실시예에 따른 발광소자는 제1도전형 반도체층과, 상기 제1도전형 반도체층 상에 배치되고, 복수의 핏(pit) 영역들을 포함하는 복수의 활성층들과, 상기 복수의 활성층들 상에 제2도전형 반도체층을 포함하고, 상기 복수의 핏 영역들은 수직적으로 오버랩되지 않을 수 있다.A light emitting device according to an embodiment includes a first conductive type semiconductor layer, a plurality of active layers disposed on the first conductive type semiconductor layer and including a plurality of pit regions, The second conductivity type semiconductor layer, and the plurality of pit regions may not overlap vertically.

실시예는 복수의 핏(pit) 영역들을 포함하는 복수의 활성층들을 배치하여 관통 전위에 의한 비발광 손실을 차단하는 효과가 있다.The embodiment has the effect of disposing a plurality of active layers including a plurality of pit regions to block non-emission loss due to the threading dislocation.

실시예는 복수의 핏의 슬로프 영역에 의해 반극성 성질을 갖게 되어 에피 구조에 가해지는 스트레인을 감소시킬 수 있다.The embodiment has semi-polar nature due to the slope area of a plurality of pits, thereby reducing the strain applied to the epitaxial structure.

도 1은 실시예에 따른 발광소자의 단면도이다.
도 2는 실시예에 따른 발광소자의 부분확대도이다.
도 3은 다른 실시예에 따른 발광소자의 부분확대도이다.
도 4는 또 다른 실시예에 따른 발광소자의 부분확대도이다.
도 5는 실시예에 따른 발광소자의 발광양자효율 예시도이다.
도 6은 종래기술에 따른 발광소자의 발광 강도 예시도이고, 도 7은 실시예에 따른 발광소자의 발광 강도 예시도이다.
도 8은 종래기술에 따른 발광소자의 발광 강도 예시도이고, 도 9는 실시예에 따른 발광소자의 발광 강도 예시도이다.
도 10은 종래기술에 따른 발광소자의 발광 재결합 예시도이고, 도 11은 실시예에 따른 발광소자의 발광 재결합 예시도이다.
도 12는 실시예에 따른 발광소자 패키지의 단면도이다.
도 13과 도 14는 실시예에 따른 발광 소자를 포함하는 조명 시스템의 실시예들을 나타낸 분해 사시도이다.1 is a cross-sectional view of a light emitting device according to an embodiment.
2 is a partial enlarged view of a light emitting device according to an embodiment.
3 is a partial enlarged view of a light emitting device according to another embodiment.
4 is a partial enlarged view of a light emitting device according to another embodiment.
5 is a diagram illustrating an example of light emitting quantum efficiency of the light emitting device according to the embodiment.
FIG. 6 is a view illustrating the light emission intensity of the light emitting device according to the related art, and FIG. 7 is a view illustrating the light emitting intensity of the light emitting device according to the embodiment.
FIG. 8 is a view illustrating the light emission intensity of the light emitting device according to the related art, and FIG. 9 is a view illustrating the light emitting intensity of the light emitting device according to the embodiment.
FIG. 10 is a view illustrating an exemplary embodiment of a light emitting device according to the related art, and FIG. 11 is a view illustrating an exemplary light emitting device according to an embodiment of the present invention.
12 is a cross-sectional view of a light emitting device package according to an embodiment.
13 and 14 are exploded perspective views showing embodiments of the illumination system including the light emitting device according to the embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 1은 실시예에 따른 발광소자의 단면도이다.1 is a cross-sectional view of a light emitting device according to an embodiment.

도 1을 참조하면, 실시예에 따른 발광소자(100)는 기판(103), 기판(103) 상에 버퍼층(105), 버퍼층(105) 상에 제1도전형 반도체층(112a), 제1도전형 반도체층(112a) 상에 배치되고, 복수의 핏(pit) 영역들을 포함하는 복수의 활성층들(114a, 114b, 114c), 복수의 활성층들(114a, 114b, 114c) 상에 제2도전형 반도체층(116), 제2도전형 반도체층(116) 상에 투광성 전극(120), 투광성 전극(120) 상에 제2전극(132)을 포함할 수 있다.1, a light emitting device 100 according to an embodiment includes a substrate 103, a buffer layer 105 on the substrate 103, a first conductive semiconductor layer 112a on the buffer layer 105, A plurality of active layers 114a, 114b, and 114c disposed on the conductive semiconductor layer 112a and including a plurality of pit regions, a plurality of active layers 114a, 114b, and 114c, The light-transmitting electrode 120 may be formed on the first conductive semiconductor layer 116, the second conductive semiconductor layer 116, and the second electrode 132 may be formed on the transparent electrode 120.

복수의 활성층들(114a, 114b, 114c)은 제1도전형 반도체층(112a) 상에 배치될 수 있고, 양자우물층과 양자벽을 포함할 수 있으며, 복수의 활성층들(114a, 114b, 114c)의 구체적인 구성에 대한 설명은 도 2 이하에서 설명한다.The plurality of active layers 114a, 114b, and 114c may be disposed on the first conductivity type semiconductor layer 112a and may include a quantum well layer and a quantum wall. The plurality of active layers 114a, 114b, and 114c ) Will be described with reference to FIG. 2 and the following.

기판(103)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예컨대, 기판(103)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(103) 위에는 요철 구조가 형성될 수 있고, 상기 요철 구조의 단면은 원형, 타원형 또는 다각형일 수 있으며, 이에 대해 한정하지는 않는다.The substrate 103 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3 can be used as the substrate 103. A concavo-convex structure may be formed on the substrate 103, and the cross-section of the concavo-convex structure may be circular, elliptical or polygonal, but is not limited thereto.

이때, 기판(103) 위에는 버퍼층(105)이 형성될 수 있다. 버퍼층(105)은 이후 형성되는 발광구조물의 재료와 기판(103)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.At this time, a buffer layer 105 may be formed on the substrate 103. The buffer layer 105 can relieve the lattice mismatch between the material of the light emitting structure to be formed later and the substrate 103. The material of the buffer layer may be a group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.

제1도전형 반도체층(112a)은 버퍼층(105) 상에 배치될 수 있다. 제1도전형 반도체층(112a)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 제1도전형 반도체층(112a)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 제1도전형 반도체층(112a)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 적어도 하나를 포함하는 층들의 적층 구조를 포함할 수 있다. 제1 도전형 반도체층(112a)은 n형 반도체층이며, 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. 제1도전형 반도체층(112a) 상에는 전극이 더 배치될 수 있다.The first conductivity type semiconductor layer 112a may be disposed on the buffer layer 105. [ The first conductivity type semiconductor layer 112a is formed of a Group III-V compound semiconductor doped with the first conductivity type dopant, and the first conductivity type semiconductor layer 112a is formed of In x Al y Ga 1-xy N (0 1, 0? Y? 1, 0? X + y? 1). The first conductive semiconductor layer 112a may be formed by stacking layers including at least one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, . The first conductivity type semiconductor layer 112a is an n-type semiconductor layer, and the first conductivity type dopant is an n-type dopant including Si, Ge, Sn, Se, and Te. An electrode may be further disposed on the first conductive type semiconductor layer 112a.

핏을 포함하는 제1도전형 제1반도체층(112b)은 제1도전형 반도체층(112a)상에 배치될 수 있다. The first conductive type first semiconductor layer 112b including the pits may be disposed on the first conductive type semiconductor layer 112a.

복수의 활성층들(114a, 114b, 114c)은 제1도전형 제1반도체층(112b) 상에 배치될 수 있다. 복수의 활성층들(114a, 114b, 114c)은 제1도전형 반도체층(112a)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(116)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 복수의 활성층들(114a, 114b, 114c)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 복수의 활성층들(114a, 114b, 114c)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The plurality of active layers 114a, 114b, and 114c may be disposed on the first conductive type first semiconductor layer 112b. The plurality of active layers 114a, 114b and 114c may be formed by injecting electrons (or holes) injected through the first conductivity type semiconductor layer 112a and holes (or electrons) injected through the second conductivity type semiconductor layer 116 And is a layer that emits light by a band gap difference of an energy band according to a material of the plurality of active layers 114a, 114b, and 114c. The plurality of active layers 114a, 114b, and 114c may be formed of any one of a single well structure, a multi-well structure, a quantum dot structure, or a quantum wire structure, but is not limited thereto.

제2도전형 반도체층(116)은 제2도전형 도펀트가 도핑된 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 제2도전형 반도체층(116)은, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 제2도전형 반도체층(116)이 p형 반도체층이고, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다. The second conductive semiconductor layer 116 may be formed of a semiconductor doped with a second conductive dopant such as In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + ). The second conductive semiconductor layer 116 may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP and AlGaInP. The second conductivity type semiconductor layer 116 is a p-type semiconductor layer, and the second conductivity type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, and Ba.

제2도전형 반도체층(116)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 제2도전형 반도체층(116)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층을 보호할 수 있다.The second conductive semiconductor layer 116 may include a superlattice structure, and the superlattice structure may include an InGaN / GaN superlattice structure or an AlGaN / GaN superlattice structure. The superlattice structure of the second conductivity type semiconductor layer 116 may protect the active layer by diffusing a current contained in the voltage abnormally.

투광성 전극(120)은 제2도전형 반도체층(116)의 상면에 배치될 수 있다. 이를 통해 투광성 전극(120)은 발광구조물(110)과 제2전극(132)을 전기적으로 연결할 수 있다. The light-transmitting electrode 120 may be disposed on the upper surface of the second conductive type semiconductor layer 116. The transparent electrode 120 may electrically connect the light emitting structure 110 and the second electrode 132.

제1전극(131)은 제1도전형 반도체층(112a) 상에 배치될 수 있다. 제1전극(131)은 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al/Ni/Cu/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다. The first electrode 131 may be disposed on the first conductive semiconductor layer 112a. The first electrode 131 may be formed of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti / Au / Ti / Pt / Au, / Ni / Cu / Ni / Au, and the like.

제2전극(132)은 투광성 전극(120) 상에 배치될 수 있고, 외부 전원에 연결되어 발광구조물(110)에 전원을 제공할 수 있다. 제2전극(132)은 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al/Ni/Cu/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다.The second electrode 132 may be disposed on the transparent electrode 120 and may be connected to an external power source to provide power to the light emitting structure 110. The second electrode 132 may be formed of Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti / Au / Ti / Pt / Au, / Ni / Cu / Ni / Au, and the like.

도 2는 실시예에 따른 발광소자의 부분확대도이다.2 is a partial enlarged view of a light emitting device according to an embodiment.

도 1과 도 2를 참조하면, 제1도전형 제1반도체층(112b)은 관통전위(TD)가 발생하는 영역에 핏(pit)을 배치하여 관통전위에 의한 전류누설을 방지할 수 있다. 상기 핏은 v 형상을 가질 수 있으나, 이에 대해 한정하는 것은 아니다.Referring to FIGS. 1 and 2, the first conductive type first semiconductor layer 112b may be provided with a pit in a region where the threading dislocation TD is generated to prevent current leakage due to the threading dislocation. The pits may have a v shape, but are not limited thereto.

실시예에서, 제1활성층(114a)은 제1도전형 제1반도체층(112b)의 핏 영역 상에 형성되는 활성층을 의미하며, 제2활성층(114b)은 제1도전형 제2반도체층(112c)의 핏 영역 상에 형성되는 활성층을 의미한다. 즉, 도 3에 도시된 실시예는 복수의 핏을 포함하는 다중 레이어의 활성층을 포함할 수 있다.The first active layer 114a may be an active layer formed on the pit region of the first conductive type first semiconductor layer 112b and the second active layer 114b may be an active layer formed on the first conductive type second semiconductor layer 112b 112c, respectively. That is, the embodiment shown in FIG. 3 may include multiple layers of active layers including a plurality of pits.

복수의 활성층들(114a, 114b)은 복수의 핏(pit) 영역들을 포함할 수 있고, 복수의 활성층들(114a, 114b)의 상기 복수의 핏 영역들은 수직적으로 오버랩되지 않을 수 있다. 예컨대, 제1활성층(114a)의 복수의 핏 영역과 제2활성층(114b)의 복수의 핏 영역은 수직적으로 오버랩되지 않을 수 있다. The plurality of active layers 114a and 114b may include a plurality of pit regions and the plurality of pit regions of the plurality of active layers 114a and 114b may not vertically overlap. For example, the plurality of pit regions of the first active layer 114a and the plurality of pit regions of the second active layer 114b may not vertically overlap.

복수의 활성층들(114a, 114b, 114c)의 각각의 복수의 핏 영역들의 꼭지각은 동일할 수 있다. 예컨대, 복수의 활성층들(114a, 114b, 114c)의 각각의 복수의 핏 영역들의 꼭지각은 50도 이상 70도 이하일 수 있으나 이에 대해 한정하는 것은 아니다. The apex angle of each of the plurality of pit areas of the plurality of active layers 114a, 114b, and 114c may be the same. For example, the apex angle of each of the plurality of pit regions of the plurality of active layers 114a, 114b, and 114c may be not less than 50 degrees but not more than 70 degrees.

제1도전형 제2반도체층(112c)는 제1활성층(114a)와 제2활성층(114b) 사이에 배치되고, 제1도전형 제3반도체층(112d)는 제2활성층(114b)와 제3활성층(114c) 사이에 배치될 수 있다. The first conductive type second semiconductor layer 112c is disposed between the first active layer 114a and the second active layer 114b and the first conductive type third semiconductor layer 112d is disposed between the second active layer 114b and the second active layer 114b. 3 active layer 114c.

복수의 활성층들은 700도 이상 800도 이하의 온도 범위내에서 성장될 수 있고, 제1도전형 제1반도체층(112b) 내지 제1도전형 제3반도체층(112d)의 성장 온도는 1000도 이상 1200도 이하일 수 있다. 즉, 온도 조건을 달리하여 핏을 포함하는 반도체층과 활성층을 성장할 수 있다. The plurality of active layers may be grown within a temperature range of 700 ° C. to 800 ° C. and the growth temperature of the first conductivity type first semiconductor layer 112b to the first conductivity type third semiconductor layer 112d may be 1000 ° C. or more Can be less than 1200 degrees. That is, the semiconductor layer and the active layer including the pits can be grown at different temperature conditions.

즉, 실시예에 따른 발광소자는 제1도전형 반도체층(112a)과 버퍼층(105) 간의 격자 부정합에 의해 생성되는 관통 전위를 방지하기 위해, 복수의 레이어의 핏 영역을 포함하는 활성층들을 배치하여 발광 효율을 증대시킬 수 있다.That is, in order to prevent the threading dislocations generated by the lattice mismatch between the first conductivity type semiconductor layer 112a and the buffer layer 105, the light emitting device according to the embodiment includes active layers including a plurality of pit areas The luminous efficiency can be increased.

또한, 실시예에 따른 발광소자는 복수의 핏의 슬로프 영역에 의해 반극성 성질을 갖게 되어 에피 구조에 가해지는 스트레인을 감소시킬 수 있다.In addition, the light emitting device according to the embodiment has a semi-polar property due to a slit region of a plurality of pits, thereby reducing the strain applied to the epitaxial structure.

도 3은 다른 실시예에 따른 발광소자의 부분확대도이다.3 is a partial enlarged view of a light emitting device according to another embodiment.

도 3을 참조하면, 제1도전형 제1반도체층(112b)은 관통전위(TD)가 발생하는 영역에 핏(pit)을 배치하여 관통전위에 의한 전류누설을 방지할 수 있다. 상기 핏은 v 형상을 가질 수 있으나, 이에 대해 한정하는 것은 아니다.Referring to FIG. 3, the first conductive type first semiconductor layer 112b may be provided with a pit in a region where the threading dislocation TD is generated to prevent current leakage due to the threading dislocation. The pits may have a v shape, but are not limited thereto.

실시예에서, 제1활성층(114a)은 제1도전형 제1반도체층(112b)의 핏 영역 상에 형성되는 활성층을 의미하며, 제2활성층(114b)은 제1도전형 제2반도체층(112c)의 핏 영역 상에 형성되는 활성층을 의미한다. 즉, 도 3에 도시된 실시예는 복수의 핏을 포함하는 다중 레이어의 활성층을 포함할 수 있다.The first active layer 114a may be an active layer formed on the pit region of the first conductive type first semiconductor layer 112b and the second active layer 114b may be an active layer formed on the first conductive type second semiconductor layer 112b 112c, respectively. That is, the embodiment shown in FIG. 3 may include multiple layers of active layers including a plurality of pits.

복수의 활성층들(114a, 114b)은 복수의 핏(pit) 영역들을 포함할 수 있고, 복수의 활성층들(114a, 114b)의 상기 복수의 핏 영역들은 수직적으로 오버랩되지 않을 수 있다. 예컨대, 제1활성층(114a)의 복수의 핏 영역과 제2활성층(114b)의 복수의 핏 영역은 수직적으로 오버랩되지 않을 수 있다. The plurality of active layers 114a and 114b may include a plurality of pit regions and the plurality of pit regions of the plurality of active layers 114a and 114b may not vertically overlap. For example, the plurality of pit regions of the first active layer 114a and the plurality of pit regions of the second active layer 114b may not vertically overlap.

복수의 활성층들(114a, 114b, 114c)의 각각의 복수의 핏 영역들의 꼭지각은 동일할 수 있다. 예컨대, 복수의 활성층들(114a, 114b, 114c)의 각각의 복수의 핏 영역들의 꼭지각은 50도 이상 70도 이하일 수 있으나 이에 대해 한정하는 것은 아니다. The apex angle of each of the plurality of pit areas of the plurality of active layers 114a, 114b, and 114c may be the same. For example, the apex angle of each of the plurality of pit regions of the plurality of active layers 114a, 114b, and 114c may be not less than 50 degrees but not more than 70 degrees.

제1도전형 제2반도체층(112c)는 제1활성층(114a)와 제2활성층(114b) 사이에 배치되고, 제1도전형 제3반도체층(112d)는 제2활성층(114b)와 제3활성층(114c) 사이에 배치될 수 있다. The first conductive type second semiconductor layer 112c is disposed between the first active layer 114a and the second active layer 114b and the first conductive type third semiconductor layer 112d is disposed between the second active layer 114b and the second active layer 114b. 3 active layer 114c.

복수의 활성층들은 700도 이상 800도 이하의 온도 범위내에서 성장될 수 있고, 제1도전형 제1반도체층(112b) 내지 제1도전형 제3반도체층(112d)의 성장 온도는 1000도 이상 1200도 이하일 수 있다. 즉, 온도 조건을 달리하여 핏을 포함하는 반도체층과 활성층을 성장할 수 있다. The plurality of active layers may be grown within a temperature range of 700 ° C. to 800 ° C. and the growth temperature of the first conductivity type first semiconductor layer 112b to the first conductivity type third semiconductor layer 112d may be 1000 ° C. or more Can be less than 1200 degrees. That is, the semiconductor layer and the active layer including the pits can be grown at different temperature conditions.

즉, 실시예에 따른 발광소자는 제1도전형 반도체층(112a)과 버퍼층(105) 간의 격자 부정합에 의해 생성되는 관통 전위를 방지하기 위해, 복수의 레이어의 핏 영역을 포함하는 활성층들을 배치하여 발광 효율을 증대시킬 수 있다.That is, in order to prevent the threading dislocations generated by the lattice mismatch between the first conductivity type semiconductor layer 112a and the buffer layer 105, the light emitting device according to the embodiment includes active layers including a plurality of pit areas The luminous efficiency can be increased.

도 4는 또 다른 실시예에 따른 발광소자의 부분확대도이다.4 is a partial enlarged view of a light emitting device according to another embodiment.

도 4를 참조하면, 도 2 및 도 3의 실시예와 달리 핏 영역을 포함하는 하나의 활성층을 포함할 수 있다. 제1활성층(114a)은 제1도전형 제2반도체층(112c)의 핏 영역 상에 형성되는 활성층을 의미한다. Referring to FIG. 4, unlike the embodiments of FIGS. 2 and 3, one active layer including a pit region may be included. The first active layer 114a refers to an active layer formed on the pit region of the first conductive type second semiconductor layer 112c.

제1도전형 반도체층(112), 제1도전형 제1반도체층(112b) 및 제1도전형 제2반도체층(112c)는 복수의 핏 영역을 포함할 수 있고, 제1도전형 반도체층(112a), 제1도전형 제1반도체층(112b) 및 제1도전형 제2반도체층(112c)의 복수의 핏 영역들 각각은 수직적으로 오버랩되지 않는다.The first conductive type semiconductor layer 112, the first conductive type first semiconductor layer 112b, and the first conductive type second semiconductor layer 112c may include a plurality of pit regions, The plurality of pit regions of the first conductive type first semiconductor layer 112a, the first conductive type semiconductor layer 112b, and the first conductive type second semiconductor layer 112c do not vertically overlap each other.

예컨대, 제1도전형 반도체층(112a)의 복수의 핏 영역과 제1도전형 제1반도체층(112b)의 복수의 핏 영역은 수직적으로 오버랩되지 않을 수 있고, 제1도전형 제1반도체층(112b)의 복수의 핏 영역과 제1도전형 제2반도체층(112c)의 복수의 핏 영역은 수직적으로 오버랩되지 않을 수 있다. For example, the plurality of pit regions of the first conductivity type semiconductor layer 112a and the plurality of pit regions of the first conductivity type first semiconductor layer 112b may not vertically overlap each other, The plurality of pit regions of the first conductive type second semiconductor layer 112b and the plurality of pit regions of the first conductive type second semiconductor layer 112c may not vertically overlap.

제1도전형 반도체층(112), 제1도전형 제1반도체층(112b) 및 제1도전형 제2반도체층(112c) 각각의 복수의 핏 영역들의 꼭지각은 동일할 수 있다. 예컨대, 제1도전형 반도체층(112), 제1도전형 제1반도체층(112b) 및 제1도전형 제2반도체층(112c) 각각의 복수의 핏 영역들의 꼭지각은 50도 이상 70도 이하일 수 있으나 이에 대해 한정하는 것은 아니다. The apex angles of the plurality of pit regions of the first conductivity type semiconductor layer 112, the first conductivity type first semiconductor layer 112b, and the first conductivity type second semiconductor layer 112c may be the same. For example, the apex angle of the plurality of pit regions of each of the first conductivity type semiconductor layer 112, the first conductivity type first semiconductor layer 112b, and the first conductivity type second semiconductor layer 112c is 50 degrees or more and 70 degrees or less But is not limited to.

제1활성층(114a)은 700도 이상 800도 이하의 온도 범위내에서 성장될 수 있고, 제1도전형 반도체층(112a) 내지 제1도전형 제2반도체층(112c)의 성장 온도는 1000도 이상 1200도 이하일 수 있다. 즉, 온도 조건을 달리하여 핏을 포함하는 반도체층과 활성층을 성장할 수 있다. The first active layer 114a may be grown within a temperature range of 700 ° C. to 800 ° C. and the growth temperature of the first conductivity type semiconductor layer 112a to the first conductivity type second semiconductor layer 112c may be 1000 ° C. Or more and 1200 degrees or less. That is, the semiconductor layer and the active layer including the pits can be grown at different temperature conditions.

도 5는 실시예에 따른 발광소자의 발광양자효율 예시도이다.5 is a diagram illustrating an example of light emitting quantum efficiency of the light emitting device according to the embodiment.

도 5를 참조하면, 실시예에 따른 발광소자는 핏 영역을 포함하는 다중 레이어의 활성층을 배치하여, 전위 결함에 의한 전류 누설을 줄여, 주입전류밀도가 100(A/cm2) 일 때, 종래기술(R)은 발광양자효율이 65%이고, 실시예(E)는 발광양자효율이 72%로서, 발광효율이 7% 개선되는 것을 알 수 있다.Referring to FIG. 5, in the light emitting device according to the embodiment, multiple layers of active layers including a pit region are disposed to reduce leakage current due to dislocation defects. When the injection current density is 100 (A / cm 2 ) It can be seen that the light emitting quantum efficiency of the technology R is 65%, the light emitting quantum efficiency of Example (E) is 72%, and the light emitting efficiency is improved by 7%.

도 6은 종래기술에 따른 발광소자의 발광 강도 예시도이고, 도 7은 실시예에 따른 발광소자의 발광 강도 예시도이다.FIG. 6 is a view illustrating the light emission intensity of the light emitting device according to the related art, and FIG. 7 is a view illustrating the light emitting intensity of the light emitting device according to the embodiment.

도 6과 도 7을 참조하면, 실시예에 따른 발광소자는 핏 영역을 포함하는 다중 레이어의 활성층을 배치하여, 전위 결함에 의한 전류 누설을 줄여, 에너지가 3(eV)일 때, 종래기술(도 6)은 발광 강도가 1.50E19이고, 실시예(도 7)는 발광 강도가 4.80E19로서, 발광 강도가 3배 이상 개선되는 것을 알 수 있다.6 and 7, the light emitting device according to the embodiment includes multiple layers of active layers including a pit region to reduce current leakage due to dislocation defects. When the energy is 3 (eV) 6) has a light emission intensity of 1.50E19, and the light emission intensity of the example (FIG. 7) is 4.80E19, and the light emission intensity is improved three times or more.

도 8은 종래기술에 따른 발광소자의 발광 강도 예시도이고, 도 9는 실시예에 따른 발광소자의 발광 강도 예시도이다.FIG. 8 is a view illustrating the light emission intensity of the light emitting device according to the related art, and FIG. 9 is a view illustrating the light emitting intensity of the light emitting device according to the embodiment.

도 8과 도 9를 참조하면, 실시예에 따른 발광소자는 핏 영역을 포함하는 다중 레이어의 활성층을 배치하여, 전위 결함에 의한 전류 누설을 줄여, 파장이 415(nm)일 때, 종래기술(도 8)은 발광 강도가 1.100E17이고, 실시예(도 9)는 발광 강도가 3.40E17로서, 발광 강도가 2배 이상 개선되는 것을 알 수 있다.Referring to FIGS. 8 and 9, the light emitting device according to the embodiment includes multiple layers of active layers including a pit region to reduce current leakage due to dislocation defects. When the wavelength is 415 (nm) 8) has an emission intensity of 1.100E17, and the emission intensity of the example (FIG. 9) is 3.40E17, and the emission intensity is improved more than two times.

도 10은 종래기술에 따른 발광소자의 발광 재결합 예시도이고, 도 11은 실시예에 따른 발광소자의 발광 재결합 예시도이다.FIG. 10 is a view illustrating an exemplary embodiment of a light emitting device according to the related art, and FIG. 11 is a view illustrating an exemplary light emitting device according to an exemplary embodiment of the present invention.

도 10과 도 11을 참조하면, 실시예에 따른 발광소자는 핏 영역을 포함하는 다중 레이어의 활성층을 배치하여, 전위 결함에 의한 전류 누설을 줄여, 발광 재결합 비율이 80% 개선되는 것을 알 수 있다.Referring to FIGS. 10 and 11, it can be seen that the light emitting device according to the embodiment reduces the leakage of current due to dislocation defects by arranging multiple layers of active layers including a pit region, thereby improving the light emitting recombination ratio by 80% .

도 12는 실시예에 따른 발광소자 패키지의 단면도이다.12 is a cross-sectional view of a light emitting device package according to an embodiment.

본 발명에 따른 발광 소자 패키지는 앞서 설명한 바와 같은 구조의 발광 소자가 장착될 수 있다.The light emitting device package according to the present invention may be mounted with the light emitting device having the structure as described above.

발광 소자 패키지(200)는 패키지 몸체부(205)와, 패키지 몸체부(205) 상에 배치된 제3 전극층(213) 및 제4 전극층(214)과, 패키지 몸체부(205) 상에 배치되어 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.The light emitting device package 200 includes a package body 205, a third electrode layer 213 and a fourth electrode layer 214 disposed on the package body 205, and a second electrode layer 214 disposed on the package body 205 A light emitting device 100 electrically connected to the third electrode layer 213 and the fourth electrode layer 214 and a molding member 230 surrounding the light emitting device 100 are included.

패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The package body portion 205 may be formed of a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 제3 전극층(213) 및 제4 전극층(214)은 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically isolated from each other and provide power to the light emitting device 100. The third electrode layer 213 and the fourth electrode layer 214 may reflect the light generated from the light emitting device 100 to increase the light efficiency. As shown in FIG.

발광 소자(100)는 패키지 몸체부(205) 상에 배치되거나 제3 전극층(213) 또는 제4 전극층(214) 상에 배치될 수 있다.The light emitting device 100 may be disposed on the package body portion 205 or may be disposed on the third electrode layer 213 or the fourth electrode layer 214.

발광 소자(100)는 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 발광 소자(100)가 제3 전극층(213) 및 제4 전극층(214)과 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.The light emitting device 100 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 by any one of wire, flip chip, and die bonding methods. The light emitting device 100 is electrically connected to the third electrode layer 213 and the fourth electrode layer 214 through wires, but the present invention is not limited thereto.

몰딩부재(230)는 발광 소자(100)를 포위하여 발광 소자(100)를 보호할 수 있다. 또한, 몰딩부재(230)에는 형광체(232)가 포함되어 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 230 can surround the light emitting device 100 to protect the light emitting device 100. [ In addition, the molding member 230 may include a phosphor 232 to change the wavelength of light emitted from the light emitting device 100.

도 13과 도 14는 실시예에 따른 발광 소자를 포함하는 조명 시스템의 실시예들을 나타낸 분해 사시도이다.13 and 14 are exploded perspective views showing embodiments of the illumination system including the light emitting device according to the embodiment.

도 13에 도시된 바와 같이, 실시예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 광원 모듈(2200)은 본 발명에 따른 발광소자(100) 또는 발광소자 패키지(200)를 포함할 수 있다.13, the illumination device according to the embodiment includes a cover 2100, a light source module 2200, a heat discharger 2400, a power supply unit 2600, an inner case 2700, a socket 2800, . Further, the illumination device according to the embodiment may further include at least one of the member 2300 and the holder 2500. The light source module 2200 may include the light emitting device 100 or the light emitting device package 200 according to the present invention.

또한, 도 14에 도시된 바와 같이, 본 발명에 따른 조명 장치는 커버(3100), 광원부(3200), 방열체(3300), 회로부(3400), 내부 케이스(3500), 소켓(3600)을 포함할 수 있다. 광원부(3200)는 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다. 14, the lighting apparatus according to the present invention includes a cover 3100, a light source portion 3200, a heat sink 3300, a circuit portion 3400, an inner case 3500, and a socket 3600 can do. The light source unit 3200 may include a light emitting device or a light emitting device package according to the embodiment.

103; 기판
105; 버퍼층
112; 제1도전형 반도체층
114; 활성층
116; 제2도전형 반도체층
120; 투광성 전극
131; 제1전극
132; 제2전극103; Board
105; Buffer layer
112; The first conductive semiconductor layer
114; Active layer
116; The second conductive type semiconductor layer
120; Transparent electrode
131; The first electrode
132; The second electrode

Claims (11)

제1도전형 반도체층;
상기 제1도전형 반도체층 상에 배치되고, 복수의 핏(pit) 영역들을 포함하는 복수의 활성층들;
상기 복수의 활성층들 상에 제2도전형 반도체층을 포함하고,
상기 복수의 핏 영역들은 수직적으로 오버랩되지 않는 발광소자. A first conductive semiconductor layer;
A plurality of active layers disposed on the first conductive semiconductor layer and including a plurality of pit regions;
And a second conductive semiconductor layer on the plurality of active layers,
Wherein the plurality of pit regions do not vertically overlap. 제1항에 있어서,
상기 복수의 활성층들은,
복수의 핏 영역을 포함하는 제1활성층과, 상기 제1활성층 상에 복수의 핏 영역을 포함하는 제2활성층을 포함하고,
상기 제1활성층과 제2활성층 사이에 제1도전형 제1반도체층을 포함하는 발광소자.The method according to claim 1,
The plurality of active layers may include,
A first active layer including a plurality of pit regions and a second active layer including a plurality of pit regions on the first active layer,
And a first conductive type first semiconductor layer between the first active layer and the second active layer. 제2항에 있어서,
상기 제1활성층의 상기 복수의 핏 영역과 상기 제2활성층의 상기 복수의 핏 영역은 수직적으로 오버랩되지 않는 발광소자.3. The method of claim 2,
Wherein the plurality of pit regions of the first active layer and the plurality of pit regions of the second active layer do not overlap vertically. 제2항에 있어서,
상기 복수의 활성층들은, 복수의 핏 영역을 포함하는 제3활성층을 더 포함하고, 상기 제2활성층과 제3활성층 사이에 제1도전형 제2반도체층을 포함하는 발광소자.3. The method of claim 2,
Wherein the plurality of active layers further include a third active layer including a plurality of pit regions, and a first conductive type second semiconductor layer between the second active layer and the third active layer. 제4항에 있어서,
상기 제2활성층의 상기 복수의 핏 영역과 상기 제3활성층의 상기 복수의 핏 영역은 수직적으로 오버랩되지 않는 발광소자.5. The method of claim 4,
Wherein the plurality of pit regions of the second active layer and the plurality of pit regions of the third active layer do not overlap vertically. 제4항에 있어서,
상기 제1활성층의 상기 복수의 핏 영역과 상기 제3활성층의 상기 복수의 핏 영역은 수직적으로 오버랩되지 않는 발광소자.5. The method of claim 4,
Wherein the plurality of pit regions of the first active layer and the plurality of pit regions of the third active layer do not overlap vertically. 제1항에 있어서,
상기 복수의 활성층들의 각각의 복수의 핏 영역들의 꼭지각은 동일한 발광소자.The method according to claim 1,
Wherein an apex angle of a plurality of pit regions of each of the plurality of active layers is the same. 제1항에 있어서,
상기 복수의 활성층들의 각각의 복수의 핏 영역들의 꼭지각은 50도 이상 70도 이하인 발광소자.The method according to claim 1,
Wherein an apex angle of the plurality of pit regions of each of the plurality of active layers is not less than 50 degrees and not more than 70 degrees. 제1항에 있어서,
상기 복수의 활성층들의 성장 온도는 700도 이상 800도 이하인 발광소자.The method according to claim 1,
Wherein a growth temperature of the plurality of active layers is 700 to 800 degrees. 제1항에 있어서,
상기 제1도전형 반도체층의 성장 온도는 1000도 이상 1200도 이하인 발광소자.The method according to claim 1,
Wherein a growth temperature of the first conductivity type semiconductor layer is 1000 占 폚 or more and 1200 占 폚 or less. 제1항 내지 제10항 중 어느 한 항의 발광소자를 포함하는 조명 시스템.11. An illumination system comprising the light-emitting element according to any one of claims 1 to 10.
KR1020150144058A 2015-10-15 2015-10-15 Light emitting diode, light emitting package having the same and light system having the same KR102427040B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150144058A KR102427040B1 (en) 2015-10-15 2015-10-15 Light emitting diode, light emitting package having the same and light system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150144058A KR102427040B1 (en) 2015-10-15 2015-10-15 Light emitting diode, light emitting package having the same and light system having the same

Publications (2)

Publication Number Publication Date
KR20170044403A true KR20170044403A (en) 2017-04-25
KR102427040B1 KR102427040B1 (en) 2022-08-01

Family

ID=58703627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150144058A KR102427040B1 (en) 2015-10-15 2015-10-15 Light emitting diode, light emitting package having the same and light system having the same

Country Status (1)

Country Link
KR (1) KR102427040B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060027134A (en) * 2004-09-22 2006-03-27 엘지이노텍 주식회사 Light emitting diode and method for manufacturing led
KR20100093872A (en) * 2009-02-17 2010-08-26 삼성엘이디 주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR20110084137A (en) * 2011-06-29 2011-07-21 삼성엘이디 주식회사 Nitride semiconductor light emitting device and fabrication method thereof
KR20140131702A (en) * 2013-05-06 2014-11-14 엘지이노텍 주식회사 Light emitting device and light emitting device package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060027134A (en) * 2004-09-22 2006-03-27 엘지이노텍 주식회사 Light emitting diode and method for manufacturing led
KR20100093872A (en) * 2009-02-17 2010-08-26 삼성엘이디 주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR20110084137A (en) * 2011-06-29 2011-07-21 삼성엘이디 주식회사 Nitride semiconductor light emitting device and fabrication method thereof
KR20140131702A (en) * 2013-05-06 2014-11-14 엘지이노텍 주식회사 Light emitting device and light emitting device package

Also Published As

Publication number Publication date
KR102427040B1 (en) 2022-08-01

Similar Documents

Publication Publication Date Title
KR102224116B1 (en) Light emitting device and lighting system
US10971649B2 (en) Semiconductor device and light emitting device package comprising same
JP6087142B2 (en) Light emitting element
KR102237123B1 (en) Light emitting device and lighting system
KR102304123B1 (en) Light emitting device, light emitting package having the same and light system having the same
KR20160043751A (en) Light emitting device and lighting system
KR102427040B1 (en) Light emitting diode, light emitting package having the same and light system having the same
KR102261957B1 (en) Light emitting device and lighting system
KR20140146887A (en) Light emitting device
KR102237134B1 (en) Light emitting device and lighting system
KR101983292B1 (en) Light emitting device
KR102432225B1 (en) Light emitting diode, and light system having the same
KR102008363B1 (en) Light emitting device and lighting system
KR20170044404A (en) Light emitting diode having the buried oxide layer and method having the same
KR102352770B1 (en) Light emitting device and lighting system
KR102249647B1 (en) Light emitting device and lighting system
KR102249633B1 (en) Light emitting device and lighting system
KR102261950B1 (en) Light emitting device and lighting system
KR102224127B1 (en) Light emitting device and lighting system
KR102302855B1 (en) Light emitting device, and lighting system
KR102175329B1 (en) Light emitting device and lighting system having the same
KR102163961B1 (en) Light emitting device and lighting system
KR102181490B1 (en) Light emitting device and lighting system
KR102212775B1 (en) Light emitting device and lighting system
KR102237119B1 (en) Light emitting device and lighting system

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant