KR20060023931A - 스위칭 전원 - Google Patents

스위칭 전원 Download PDF

Info

Publication number
KR20060023931A
KR20060023931A KR1020047019293A KR20047019293A KR20060023931A KR 20060023931 A KR20060023931 A KR 20060023931A KR 1020047019293 A KR1020047019293 A KR 1020047019293A KR 20047019293 A KR20047019293 A KR 20047019293A KR 20060023931 A KR20060023931 A KR 20060023931A
Authority
KR
South Korea
Prior art keywords
output
input
circuit
power supply
comparator
Prior art date
Application number
KR1020047019293A
Other languages
English (en)
Other versions
KR100607807B1 (ko
Inventor
켄이치 쿠보타
켄이치 스즈키
유타카 세키네
마사키 오시마
하루오 와타나베
히로유키 하가
요시히코 키쿠치
마사노리 하야시
켄이치 젠다
유키히로 노자키
Original Assignee
신덴겐코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003313441A external-priority patent/JP4020844B2/ja
Priority claimed from JP2003423924A external-priority patent/JP4020859B2/ja
Priority claimed from JP2003423925A external-priority patent/JP4020860B2/ja
Application filed by 신덴겐코교 가부시키가이샤 filed Critical 신덴겐코교 가부시키가이샤
Publication of KR20060023931A publication Critical patent/KR20060023931A/ko
Application granted granted Critical
Publication of KR100607807B1 publication Critical patent/KR100607807B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Television Receiver Circuits (AREA)
  • Amplifiers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

전원 회로의 출력측에 전압 검출부를 마련하고, 이 전압 검출부를 오차 앰프의 부의 입력에 접속하여 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고, 이 오차 앰프의 출력을 제 1의 비교기의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프의 출력을 분할 저항을 통하여 제 2의 비교기의 부의 입력에 접속하고 있고, 정류 스위치와 전류(轉流) 스위치와의 사이에 필터 회로를 접속하고, 이 필터 회로의 출력을 제 1의 비교기 및 제 2의 비교기의 정의 입력에 접속하고, 필터 회로로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기 한 쪽의 입력 레벨과 제 2의 비교기 한 쪽의 입력 레벨과의 사이에 수습되도록 제어하는 제어 수단을 마련하도록 한 스위칭 전원. 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보할 수 있다. 또한, 안정된 출력 리플 특성을 실현하는 스위칭 전원이 제공된다.
스위칭, 전원

Description

스위칭 전원{SWITCHING POWER SUPPLY}
본 발명은, 부하 급변의 응답 속도의 고속화를 도모하기 위한 제어 수단을 구비한 스위칭 전원에 관한 것이다.
종래의 스위칭 전원을 도 60 내지 도 62에 도시한다. 도 60에 도시한 스위칭 전원은 전압 히스테리시스 제어 수단을 구비하고 있다. 구체적 구성은 이하와 같다. 이 전원 회로의 출력측에 비교기(42)의 부(負)의 입력을 접속하여 검출 전압과 기준 전압(Vref)과의 오차를 증폭하도록 구성하고 있다. 이 비교기(42)의 출력을 드라이버(47)의 입력에 접속하고, 이 드라이버(47)의 출력을 정류(整流) 스위치(S1)의 게이트 및 전류(轉流) 스위치(S2)의 게이트에 접속하고 있다(예로서 미국 특허 제6147478호 공보(제 7페이지, 도 3) 참조).
도 61에 도시한 스위칭 전원은 전압 모드형 PWM 제어 수단을 구비하고 있다. 구체적 구성은 이하와 같다. 이 전원 회로의 출력측에 오차 앰프(41)의 부의 입력을 접속하여 검출 전압과 기준 전압(Vref)과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(41)의 출력을 비교기(42)의 정(正)의 입력에 접속하고, 이 비교기(42)의 부의 입력에 발진기(48)를 접속하고, 이 발진기(48)로부터 비교기(42)에 삼각파를 송신하도록 구성하고 있다. 이 비교기(42)의 출력을 래치(45)의 입력에 접 속하고, 이 래치(45)의 입력에 발진기(48)를 접속하고, 이 발진기(48)로부터 래치(45)에 구형파를 송신하도록 구성하고 있다. 또한, 래치(45)의 출력을 드라이버(47)의 입력에 접속하고, 이 드라이버(47)의 출력을 정류 스위치(S1)의 게이트 및 전류 스위치(S2)의 게이트에 접속하고 있다(예로서 미국 특허 제6147478호 공보(제 7페이지, 도 1) 참조).
도 62에 도시한 스위칭 전원은 전류 모드형 PWM 제어 수단을 구비하고 있다. 구체적 구성은 이하와 같다. 이 전원 회로의 출력측에 오차 앰프(41)의 부의 입력을 접속하여 검출 전압과 기준 전압(Vref)과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(41)의 출력을 비교기(42)의 부의 입력에 접속하고 있다. 출력 초크(L1)에 전류 검출 회로(44)를 접속하고, 이 전류 검출 회로(44)를 비교기(42)의 정의 입력에 접속하고 있다. 이 비교기(42)의 출력에 플립플롭 회로(46)의 리셋측을 접속하고, 이 플립플롭 회로(46)의 세트측에 발진기(48)를 접속하고, 이 발진기(48)로부터 플립플롭 회로(46)에 클록 신호를 송신하도록 구성하고 있다. 이 플립플롭 회로(46)의 출력을 드라이버(47)의 입력에 접속하고, 이 드라이버(47)의 출력을 정류 스위치(S1)의 게이트 및 전류 스위치(S2)의 게이트에 접속하고 있다(예로서 미국 특허 제4943902호 공보(제 5 내지 6페이지, 도 2) 참조).
우선, 전압 히스테리시스 제어 수단을 구비한 스위칭 전원에서는, 출력 전압을 직접 사용하고, 출력 전압이 규정의 레벨보다도 내려가면 스위치가 온 하여 인덕터 전류를 증가시키고, 출력 전압이 규정의 다른 레벨보다도 올라가면 스위치가 오프 하여 인덕터 전류를 감소시키는 동작을 반복함에 의해 출력 전압의 제어를 행 하기 때문에 응답 속도는 빠르지만, 원리적으로 안정성이 부족한 방식으로서, 출력 콘덴서나 부하의 상태에 매우 민감한 동작을 하기 때문에 용도를 현저하게 한정한다는 과제가 생겼다.
계속해서, 전압 모드형 PWM 제어에서는, 고정주파수 삼각파와 오차 증폭 신호를 사용하여 듀티비를 결정하고 있는데, 이 방법에서는 고정주파수 삼각파의 주파수와 오차 증폭 신호의 주파수가 가까워지면 안정성이 손상되기 때문에, 오차 증폭 신호의 주파수 대역을 고정주파수 삼각파에 대해 1/10 정도까지 떨어뜨릴 필요가 있다는 과제가 생겼다.
또한, 전류 모드형 PWM 제어에서는, 고정주파수 삼각파 대신에 인덕터 전류 신호를 이용함으로써, 오차 증폭 신호와의 위상 여유를 크게 취할 수 있게 되었지만, 오차 증폭 신호의 주파수 대역을 크게 높일 수 없다는 과제가 생겼다.
도 63에는, 전류 모드형 PWM 제어 수단을 이용한 스위칭 전원의 부하 전류가 급증한 경우의 동작 파형도를 도시하고, 도 64에는, 마찬가지로 스위칭 전원의 부하 전류가 급감한 경우의 동작 파형도를 도시하고 있다. 구체적으로는, 상측은 출력 전압 파형, 중앙은 인덕터 전류 파형, 하측은 오차 앰프(41)의 출력 및 삼각파를 나타내고 있다. 이러한 도면에서 도시한 바와 같이, 부하 전류가 급격하게 증가하면, 출력 전압이 떨어지고, 이에 수반하여 인덕터 전류가 증가한다. 또한, 부하 전류가 급격하게 감소하면, 출력 전압이 급등하고, 이에 수반하여 인덕터 전류가 감소한다. 그러나, 출력 전압이 안정되기 까지는 수주기 이상 필요하게 되고, 안정된 전원 동작을 얻기 위한, 계(系)의 응답 속도가 늦어진다는 과제가 생겼다.
본 발명은, 상기 문제를 감안하여 이루어진 것이며, 오차 증폭 신호의 주파수 대역을 내리지 않더라도 안정성을 확보할 수 있는 스위칭 전원을 제공한다.
또한, 본 발명은 안정된 출력 리플 특성을 실현하는 신규의 스위칭 전원을 제공한다.
또한, 본 발명은 안정된 발진 주파수·출력 리플 특성을 실현하는 신규의 스위칭 전원을 제공한다.
상기 목적을 달성하기 위해, 본 발명의 하나의 양태에 의하면, 정류 스위치, 전류 스위치, 출력 초크 및 평활 콘덴서를 구비하고, 상기 출력 초크와 평활 콘덴서를 직렬로 접속한 스위칭 전원으로서, 이 전원 회로의 출력측에 오차 앰프의 입력을 접속하여 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고, 이 오차 앰프의 출력을 제 1의 비교기 한 쪽의 입력에 접속하고, 마찬가지로 이 오차 앰프의 출력을 분할 저항을 통하여 제 2의 비교기 한 쪽의 입력에 접속하고 있고, 상기 전류 스위치와 병렬로, 저항 및 콘덴서를 구비한 필터 회로를 접속하고, 이 필터 회로의 출력을 상기 제 1의 비교기의 다른 쪽의 입력 및 제 2의 비교기의 다른 쪽의 입력에 접속하여, 상기 필터 회로로부터 얻어지는 삼각파형의 진폭이 상기 제 1의 비교기 한 쪽의 입력 레벨과 제 2의 비교기 한 쪽의 입력 레벨과의 사이에 수습되도록 제어하는 제어 수단을 마련하도록 한 스위칭 전원이 제공된다.
상기 구성의 스위칭 전원에 의하면, 필터 회로로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기 한 쪽의 입력 레벨과 제 2의 비교기 한 쪽의 입력 레벨과의 사이에 수습되도록 제어하는 제어 수단을 마련하고 있음에 의해, 삼각파는 저항과 콘덴서로 구성한 필터 바로 앞에서 접속한 출력 스위치의 온/오프에 의해 생성되기 때문에, 출력 스위치의 동작 상태와 오차 증폭 신호와의 위상차가 고정되고, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보할 수 있는 효과가 있다.
또한, 정류 스위치에 전류 검출 회로를 접속하고, 이 전류 검출 회로를 필터 회로에 접속함에 의해, 필터 회로에는 통상 흐르는 전류와 전류 검출 회로를 경유하여 흐르는 전류가 흐르고, 출력 임피던스의 조정을 할 수 있는 효과가 있다.
바람직하게는, 상기 스위칭 전원에 있어서, 상기 제어 수단은, 이 오차 앰프의 출력을, 분압비를 자유롭게 변화시키는 전압 분압 회로를 통하여 제 2의 비교기 한 쪽의 입력에 접속하고, 상기 필터 회로로부터 얻어지는 삼각파형의 진폭이 상기 제 1의 비교기 한 쪽의 입력 레벨과 제 2의 비교기 한 쪽의 입력 레벨과의 사이에 수습되도록 구성한다.
바람직하게는, 상기 전압 분압 회로는 저항을 3개 이상 직렬로 접속하고, 분압비 가변부와 분압비 고정부를 구성하고, 상기 분압비 가변부의 일단을 상기 오차 앰프의 출력과 상기 제 1의 비교기의 입력 사이에 접속하고, 마찬가지로 분압비 가변부의 타단을 상기 제 2의 비교기 한 쪽의 입력에 접속하고 있고, 상기 분압비 가변부에 마련한 적어도 하나의 저항과 병렬로 스위치를 접속하고, 인덕터 전류가 불연속 상태가 된 것을 검출하여, 분압비를 자유롭게 변화시키도록 한다.
본 발명에 의하면, 인덕터 전류의 불연속 상태를 검출하고, 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있는 효과가 있다.
바람직하게는, 상기 스위칭 전원에 있어서, 상기 제어 수단은 입출력 전위차에 비례하여 변화하는 전류원을 구비하고, 이 전류원은 상기 분할 저항의 중점과 접지 전위와의 사이에 접속하여 제 2의 신호를 출력하도록 구성하고, 상기 3각파형의 진폭이 상기 제 1 및 제 2의 신호의 사이에 수습되도록 구성한다.
바람직하게는, 상기 분할 저항을 2개 이상 직렬로 접속하고, 저항 분할점과 접지 전위와의 사이에 입출력 전압차에 비례하는 전류원을 접속하여, 분압비를 자유롭게 변화시키도록 한다.
본 발명에 의하면, 입출력 전압차에 비례하여 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 다양한 입출력 조건에 있어서, 안정된 효율·출력 리플 특성을 실현할 수 있는 효과가 있다.
바람직하게는, 상기 스위칭 전원에 있어서, 상기 오차 앰프에서 전원 회로의 출력 전압과 기준 전압과의 오차를 증폭하여 얻은 오차 증폭 신호를, 상기 필터 회로로부터 얻어지는 삼각파형과를 비교하여 제 1의 비교 신호를 상기 정류 스위치에 출력하고, 상기 오차 증폭 신호를 분압하여, 이 분압 신호를 상기 삼각파형과를 비교하여 제 2의 비교 신호를 생성 가능한 구성으로 하고, 상기 제 2의 비교 신호와 클록 신호를 부합시키고, 부하 급변시에 상기 제 2의 비교 신호를 출력하여, 상기 정류 스위치에의 출력 신호를 상기 클록 신호로부터 제 2의 비교 신호로 전환하여, 상기 3각파형의 진폭이 상기 오차 증폭 신호와 상기 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 상기 정류 스위치의 온의 타이밍을 상기 클록 신호로 고 정하도록 한다.
바람직하게는, 상기 제어 수단은 부하 급증시에 있어서도, 상기 정류 스위치의 온의 타이밍을 클록 신호로 고정하도록 한다.
바람직하게는, 상기 스위칭 전원에 있어서 상기 오차 앰프에서 전원 회로의 출력 전압과 기준 전압과의 오차를 증폭하여 얻은 오차 증폭 신호를, 상기 필터 회로로부터 얻어지는 삼각파형과를 비교하여 제 1의 비교 신호를 생성 가능한 구성으로 하고, 상기 제 1의 비교 신호와 클록 신호를 부합시키고, 상기 정류 스위치에 출력하고, 상기 오차 증폭 신호를 분압하여, 이 분압 신호를 상기 삼각파형과를 비교하여 제 2의 비교 신호를 출력하고, 부하 급변시에 상기 정류 스위치에의 출력 신호를 상기 클록 신호로부터 제 1의 비교 신호로 전환하여, 상기 3각파형의 진폭이 상기 오차 증폭 신호와 상기 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 상기 정류 스위치의 오프의 타이밍을 상기 클록 신호로 고정하도록 한다.
바람직하게는, 상기 제어 수단은, 부하 급감시에 있어서도, 상기 정류 스위치의 오프의 타이밍을 클록 신호로 고정하도록 한다.
본 발명에 의하면, 필터 회로로부터 얻어지는 삼각파형의 진폭이 부하 급변시에 출력 전압과 기준 전압과의 오차를 증폭한 오차 증폭 신호와, 이 오차 증폭 신호를 분압하여 얻어지는 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 정류 스위치의 온 또는 오프의 타이밍을 클록 신호로 고정하도록 함에 의해, 발진 주파수가 고정으로 되고, 멀티페이즈화를 위한 위상을 약간 변경한 신호의 발생이 용이하다는 효과가 있다.
또한, 본 발명에 의하면, 분압 신호를 이용하지 않아도 분압 신호를 이용한 경우와 마찬가지로, 발진 주파수가 고정으로 되고, 멀티페이즈화를 위한 위상을 약간 변경한 신호의 발생이 용이하다는 효과가 있다.
도 1은 본 발명의 제 1 실시 형태에 관한 스위칭 전원의 회로도.
도 2는 도 1에 도시한 실시 형태의 동작 파형도.
도 3은 마찬가지로 동작 파형도.
도 4는 제 1 실시 형태의 제 1 변형예의 회로도.
도 5는 제 1 실시 형태의 제 2 변형예의 회로도.
도 6은 제 1 실시 형태의 제 3 변형예의 회로도.
도 7은 제 1 실시 형태의 제 4 변형예의 회로도.
도 8은 제 1 실시 형태의 제 5 변형예의 회로도.
도 9는 제 1 실시 형태의 제 6 변형예의 회로도.
도 10은 제 1 실시 형태의 제 7 변형예의 회로도.
도 11은 제 1 실시 형태의 제 8 변형예의 회로도.
도 12는 제 1 실시 형태의 제 9 변형예의 회로도.
도 13은 제 1 실시 형태의 제 10 변형예의 회로도.
도 14는 제 1 실시 형태의 제 11 변형예의 회로도.
도 15는 본 발명의 제 2 실시 형태에 관한 스위칭 전원의 회로도.
도 16은 도 15에 도시한 실시 형태의 동작 파형도.
도 17은 제 2 실시 형태의 제 1 변형예의 회로도.
도 18은 제 2 실시 형태의 제 2 변형예의 회로도.
도 19는 제 2 실시 형태의 제 3 변형예의 회로도.
도 20은 제 2 실시 형태의 제 4 변형예의 회로도.
도 21은 제 2 실시 형태의 제 5 변형예의 회로도.
도 22는 제 2 실시 형태의 제 6 변형예의 회로도.
도 23은 제 2 실시 형태의 제 7 변형예의 회로도.
도 24는 제 2 실시 형태의 제 8 변형예의 회로도.
도 25는 제 2 실시 형태의 제 8 변형예와 유사한 회로도.
도 26은 제 2 실시 형태의 제 8 변형예와 유사한 회로도.
도 27은 제 2 실시 형태의 제 8 변형예와 유사한 회로도.
도 28은 본 발명의 제 3 실시 형태에 관한 스위칭 전원의 회로도.
도 29는 도 28에 도시한 실시 형태의 입출력 전위차가 커진 경우의 동작 파형도.
도 30은 도 28에 도시한 실시 형태의 입출력 전위차가 작아진 경우의 동작 파형도.
도 31은 제 3 실시 형태의 제 1 변형예의 회로도.
도 32는 제 3 실시 형태의 제 2 변형예의 회로도.
도 33은 제 3 실시 형태의 제 3 변형예의 회로도.
도 34는 제 3 실시 형태의 제 4 변형예의 회로도.
도 35는 제 3 실시 형태의 제 5 변형예의 회로도.
도 36은 제 3 실시 형태의 제 6 변형예의 회로도.
도 37은 제 3 실시 형태의 제 7 변형예의 회로도.
도 38은 제 3 실시 형태의 제 8 변형예의 회로도.
도 39는 제 3 실시 형태의 제 8 변형예와 유사한 회로도.
도 40은 제 3 실시 형태의 제 8 변형예와 유사한 회로도.
도 41은 제 3 실시 형태의 제 8 변형예와 유사한 회로도.
도 42는 본 발명의 제 4 실시 형태에 관한 스위칭 전원의 회로도.
도 43은 도 42에 도시한 실시 형태의 동작 파형도.
도 44는 제 2 실시 형태의 제 1 변형예의 회로도.
도 45는 제 2 실시 형태의 제 2 변형예의 회로도.
도 46은 제 2 실시 형태의 제 3 변형예의 회로도.
도 47은 도 42에 도시한 제 4 실시 형태를 멀티페이즈화한 제 4 변형예의 회로도.
도 48은 도 47에 도시한 제 4 변형예의 동작 파형도.
도 49는 제 3 실시 형태의 제 5 변형예의 회로도.
도 50은 제 3 실시 형태의 제 6 변형예의 회로도.
도 51은 제 3 실시 형태의 제 7 변형예의 회로도.
도 52는 제 3 실시 형태의 제 8 변형예의 회로도.
도 53은 제 3 실시 형태의 제 9 변형예의 회로도.
도 54는 제 3 실시 형태의 제 10 변형예의 회로도.
도 55는 제 3 실시 형태의 제 11 변형예의 회로도.
도 56은 제 3 실시 형태의 제 12 변형예의 회로도.
도 57은 제 3 실시 형태의 제 13 변형예의 회로도.
도 58은 제 3 실시 형태의 제 14 변형예의 회로도.
도 59는 제 3 실시 형태의 제 15 변형예의 회로도.
도 60은 종래예의 스위칭 전원의 회로도.
도 61은 도 60과는 다른 종래예의 회로도.
도 62는 마찬가지로 다른 종래예의 회로도.
도 63은 도 62에 도시한 종래예의 동작 파형도.
도 64는 마찬가지로 동작 파형도.
이하, 첨부 도면을 이용하여 본 발명의 제 1 실시 형태에 관한 스위칭 전원을 설명한다. 도 1은 본 실시 형태에 관한 스위칭 전원을 도시한다. C는 콘덴서, S는 스위칭 소자, R은 저항, Z는 임피던스, 11은 오차 앰프, 12, 13은 비교기, 16은 플립플롭 회로, 17은 드라이버, 21은 필터 회로이다.
본 실시 형태에 관한 스위칭 전원은 정류 스위치(S1), 전류 스위치(S2), 출력 초크(L1) 및 평활 콘덴서(COUT)를 구비하고, 출력 초크(L1)와 평활 콘덴서(COUT)를 직렬로 접속한 전원 회로를 구비하고 있다. 이 전원 회로의 출력측에 제어 회로를 접속하고 있다. 이 제어 회로의 출력은 정류 스위치(S1)와 전류 스위치(S2)에 접속하고 있다.
전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부(負)의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력에 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정(正)의 입력에 접속하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하여 구성하는 필터 회로(21)를 접속하고 있다. 이 필터 회로(21)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(21)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 이하와 같은 작용을 한다. 우선, 부하 전류가 급격하게 증가한 경우에 관해 설명한다. 이 동작 파형도를 도 2에 도시한다. 또한, 도 2의 상측에는 출력 전압 파형을 중앙에는 인덕터 전류 파형을, 하측에는 오차 앰프(11)의 출력, 오차 앰프(11)의 출력을 저항 분할한 것 및 필터 회로(21)에 의해 생성된 2개의 레벨 내에 수납되도록 제어되는 삼각파를 각각 나타내고 있다. 부하 전류가 급격하게 증가하면, 도 2에 도시한 바와 같이 출력 전압이 순간적으로 떨어지고, 인덕터 전류가 급격하게 증가한다.
이 때, 전원 회로에 구비한 출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로 접속한 필터 회로(21)에 의해 얻어지는 삼각파와, 오차 앰프(11)에 의해 출력 전압과 기준 전압과의 오차를 증폭하여 생성되는 2개의 레벨을 사용하고, 제 1의 비교기(12)에서 비교하여 얻어진 신호를 플립플롭 회로(16)의 리셋측에 입력한다. 이와 함께, 전원 회로에 구비한 출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로 접속한 필터 회로(21)에 의해 얻어지는 삼각파와, 오차 앰프(11)에 의해 출력 전압과 기준 전압과의 오차를 증폭한 신호로부터 분할 저항(R3, R4)에 의해 저항 분할하여 생성되는 2개의 레벨을 사용하고, 제 2의 비교기(13)에서 비교하여 얻어진 신호를 플립플롭 회로(16)의 세트측에 입력한다. 이와 같이 신호를 입력함에 의해, 삼각파의 진폭이 상기 2개의 레벨 사이에 수습되도록 제어를 행하고 있다.
이 제어에 의해, 필터 회로(21)에 의해 삼각파를 생성하기 때문에, 삼각파의 상승 경사는 출력 초크(L1)를 흐르는 전류가 증가하는 기간이고, 삼각파의 하강 경사는 인덕터 전류가 감소하는 기간이다. 이 방식에서는, 오차 증폭 신호가 변동하였을 때, 그 변동량의 크기에 따라 삼각파의 주파수 및 듀티비가 변화한다. 상기 2개의 레벨 사이에 삼각파가 수습되도록 제어를 행함으로써, 오차 증폭 신호와 삼각파와의 파형의 위상차는 최대 90도로 고정된다. 삼각파는 또한, 출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로의 바로 앞에 접속되어 있는 정류 스위치(S1)의 온/오프에 의해 생성되기 때문에, 정류 스위치(S1)의 동작 상태와 오차 증폭 신호와의 위상차도 고정되게 된다. 이 때문에, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보하는 것이 가능해지고, 스위칭 전원으로서 응답 속도를 비약적으로 개선할 수 있다.
또한, 오차 증폭 앰프의 출력 신호에 따라, (전원에 있어서의 2개의 스위치의 구동 상태를 나타낸다) 삼각파의 주파수 및 위상이 순식간에 변화하고, 그에 따라 인덕터 전류도 변화하기 때문에 고속의 응답을 실현할 수 있고, 출력 전압의 떨어짐을 최소한으로 억제할 수 있다.
계속해서, 부하 전류가 급격하게 감소한 경우에 관해 설명한다. 이 동작 파형도를 도 3에 도시한다. 또한, 도 3의 상측에는 출력 전압 파형을 중앙에는 인덕터 전류 파형을, 하측에는 오차 앰프(11)의 출력, 오차 앰프(11)의 출력을 저항 분할한 것 및 필터 회로(21)에 의해 생성된 2개의 레벨 내에 수납되도록 제어되는 삼각파를 각각 나타내고 있다. 부하 전류가 급격하게 감소하면, 도 3에 도시한 바와 같이 출력 전압이 순간적으로 급등하고, 인덕터 전류가 급격하게 감소한다.
이 때, 부하 전류가 급격하게 증가한 경우와 마찬가지로, 삼각파의 진폭이 상기 2개의 레벨 사이에 수습되도록 제어를 행하고 있기 때문에, 삼각파의 하강 경사는 인덕터 전류가 감소하는 기간이고, 삼각파의 상승 경사는 출력 초크(L1)를 흐르는 전류가 증가하는 기간이다. 이 방식에서는 오차 증폭 신호가 변동하였을 때, 그 변동량의 크기에 따라 삼각파의 주파수 및 듀티비가 변화한다. 상기 2개의 레벨 사이에 삼각파가 수습되도록 제어를 행함으로써, 오차 증폭 신호와 삼각파와의 파형의 위상차는 최대 90도로 고정된다. 삼각파는 또한, 출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로의 바로 앞에 접속되어 있는 정류 스위치(S1)의 온/오프에 의해 생성되기 때문에, 정류 스위치(S1)의 동작 상태와 오차 증폭 신호와의 위상차도 고정되게 된다. 이 때문에, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보하는 것이 가능해지고, 스위칭 전원으로서 응답 속도를 비약적으로 개선할 수 있다.
또한, 오차 증폭 앰프의 출력 신호에 따라, (전원에 있어서의 2개의 스위치의 구동 상태를 나타낸다) 삼각파의 주파수 및 위상이 순식간에 변화하고, 그에 따라 인덕터 전류도 변화하기 때문에 고속의 응답을 실현할 수 있고, 출력 전압의 급등을 최대한으로 억제할 수 있다.
또한, 이 실시 형태는 전압 검출용의 저항(R1, R2)을 구비하고 있음과 함께, 출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 2개의 콘덴 서(CSAW1, CSAW2)를 직렬로 접속하여 구성하는 필터 회로(21)를 접속하고 있음에 의해, 오차 앰프 출력 신호의 직류 성분과 삼각파의 직류 성분을 거의 같은 레벨로 한다.
도 4는, 본 실시 형태 제 1 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력을 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 콘덴서(CSAW1)를 직렬로 접속하여 구성하는 필터 회로(22)를 접속하고 있다. 이 필터 회로(22)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(22)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 1에 도시한 실시 형태와 거의 같은 작용을 하고, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보하는 것이 가능해지고, 스위칭 전원으로서 응답 속도를 비약적으로 개선할 수 있다. 단, 본 실시 형태에서는, 전원 회로의 출력측에 전압 검출용의 저항을 마련하지 않고, 또한, 필터 회로(22)는 도 1에 도시한 실시 형태의 필터 회로(21)와 구성이 다르다.
도 5는, 본 실시 형태의 제 2 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)의 입출력단 사이에 필터 회로(23)를 마련하고 있다. 이 필터 회로(23)는 이하와 같이 구성하고 있다. 출력 초크(L1)의 입력단에 전류 스위치(S2)와 병렬로 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하고, 마찬가지로 출력 초크(L1)의 출력단에 전류 스위치(S2)와 병렬로 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하고 있다. 직렬로 접속한 저항(RSAW1, RSAW2) 사이 및 직렬로 접속한 콘덴서(CSAW1, CSAW2) 사이에 접속부를 마련하고, 이들 접속부를 접속하여 필터 회로(23)를 구성하고 있다. 상기 접속부는 필터 회로(23)의 출력부로서, 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(25)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 1에 도시한 실시 형태와 거의 같은 작용을 하고, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보하는 것이 가능해지고, 스위칭 전원으로서 응답 속도를 비약적으로 개선할 수 있다.
도 6은, 본 실시 형태의 제 3 변형예로서, 도 5에 도시한 변형예와는 거의 같은 구성을 갖는다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 스위칭 전원은 도 4에 도시한 변형예와 거의 같은 작용을 하고, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보하는 것이 가능해지고, 스위칭 전원으로서 응답 속도를 비약적으로 개선할 수 있다.
도 7은, 본 실시 형태의 제 4 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)와 평활 콘덴서(COUT)와의 사이에 전류 검출용의 저항(R5)을 접속하고 있고, 이 저항(R5)의 입력측을 버퍼 앰프(15)의 정의 입력에, 출력측을 마찬가지로 버퍼 앰프(15)의 부의 입력에 각각 접속하고 있다. 이 버퍼 앰프(15)의 출력에 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하여 구성하는 필터 회로(24)를 접속하고 있다. 이 필터 회로(24)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(24)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2 의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 1에 도시한 실시 형태와 거의 같은 작용을 하고, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보하는 것이 가능해지고, 스위칭 전원으로서 응답 속도를 비약적으로 개선할 수 있다. 또한, 이 변형예는 전압 검출용의 저항(R1, R2)을 구비하고 있음과 함께, 필터 회로(24)를 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하여 구성하고 있음에 의해, 고주파 성분만을 취출할 수 있다.
도 8은, 본 실시 형태의 제 5 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은 전원 회로의 출력측에 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)와 평활 콘덴서(COUT)와의 사이에 전류 검출용의 저항(R5)을 접속하고 있고, 이 저항(R5)의 입력측을 버퍼 앰프(15)의 정의 입력에, 출력측을 마찬가지로 버퍼 앰프(15)의 부의 입력에 각각 접속하고 있다. 이 버퍼 앰프(15)의 출력을 콘덴서(CSAW)와 저항(RSAW1)을 직렬로 접속하여 구성하는 필터 회로(25)에 접속하고 있다. 이 필터 회로(25)의 출력을 제 1의 비교기(12)의 정 의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(25)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 4에 도시한 변형예와 거의 같은 작용을 하고, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보하는 것이 가능해지고, 스위칭 전원으로서 응답 속도를 비약적으로 개선할 수 있다.
도 9에 도시한 제 6 변형예는, 출력 초크(L1)에 전류 검출 회로(14)를 접속하고, 이 전류 검출 회로(14)의 출력에 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2 )을 직렬로 접속하여 구성하는 필터 회로(24)를 접속하고 있다. 이 이외에 관해서는 도 7의 제 4 변형예와 거의 같은 구성이다. 또한, 도 10에 도시한 제 8 변형예도 출력 초크(L1)에 전류 검출 회로(14)를 접속하고, 이 전류 검출 회로(14)의 출력을 콘덴서(CSAW)와 저항(RSAW1)을 직렬로 접속하여 구성하는 필터 회로(25)를 접속하고 있다. 이 이외에 관해서는 도 8의 제 5 변형예와 거의 같은 구성이다.
이상과 같이 구성하고 있는 도 9에 도시한 제 6 변형예의 스위칭 전원은 도 7에 도시한 스위칭 전원과 거의 같은 작용을 하고, 도 10에 도시한 제 7 변형예의 스위칭 전원은 도 8에 도시한 스위칭 전원과 거의 같은 작용을 한다.
도 11에 도시한 변형예는 도 1에 도시한 실시 형태에, 도 12에 도시한 변형예는 도 4에 도시한 변형예에, 도 13에 도시한 변형예는 도 5에 도시한 변형예에, 도 14에 도시한 변형예는 도 6에 도시한 변형예에 대응함으로써, 이들의 변형예는 정류 스위치(S1)에 전류 검출 회로(14)를 접속하고, 이 전류 검출 회로(14)의 출력을 출력 초크(L1)의 출력단에 접속한 저항(RSAW1)의 타단에 접속하고 있다.
이상과 같이 구성하고 있는 도 11 내지 도 14에 도시한 스위칭 전원은 각각 대응하는 도 1, 도 4, 도 5 및 도 6에 도시한 스위칭 전원과 거의 같은 작용을 하지만, 이들에 더하여, 이들의 스위칭 전원은 필터 회로(21, 22, 23, 24)에서 전류 검출 회로(14)로부터 흐른 전류를 가하기 위해, 출력 임피던스를 조정할 수 있다.
다음에, 본 발명의 제 2 실시 형태에 관한 스위칭 전원을 설명하다. 또한, 상술한 제 1 실시 형태와 동일한 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다.
도 15는 본 실시 형태에 관한 스위칭 전원을 도시한다. C는 콘덴서, S는 스위칭 소자, R은 저항, Z는 임피던스, 11은 오차 앰프, 12, 13은 비교기, 31은 전압 분압 회로, 16은 플립플롭 회로, 32는 전류 불연속 모드 검출 회로, 17은 드라이버, 21은 필터 회로이다.
본 실시 형태에 관한 스위칭 전원은, 제 1 실시 형태와 마찬가지로 정류 스위치(S1), 전류 스위치(S2), 출력 초크(L1) 및 평활 콘덴서(COUT)를 구비하고, 출력 초크(L1)와 평활 콘덴서(COUT)를 직렬로 접속한 전원 회로를 구비하고 있다. 이 전원 회로의 출력측에 제어 회로를 접속하고 있다. 이 제어 회로의 출력은 정류 스위치(S1)와 전류 스위치(S2)에 접속하고 있다.
전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 전압 분압 회로(31)에 접속하고, 이 전압 분압 회로(31)의 출력을 제 2의 비교기(13)의 정의 입력에 접속하고, 필터 회로(21)로부터 얻어지는 삼각파형과, 출력 전압과 기준 전압과의 오차를 증폭한 제 1의 신호와, 전압 분압 회로(31)에 의해 제 1의 신호를 분압하여 얻어지는 제 2의 신호를 이용하여, 삼각파형의 진폭이 제 1의 신호와 제 2의 신호와의 사이에 수습되도록 구성하고 있다.
구체적으로, 전압 분압 회로(31)는 3개의 저항(R3, R4, R5)을 직렬로 접속하고, 저항(R3)과 저항(R4)으로 분압비 가변부를 구성하고, 저항(R3)의 일단을 오차 앰프(11)의 출력과 제 1의 비교기(12)의 부의 입력 사이에 접속하고, 저항(R4)의 타단을 제 2의 비교기(13)의 정의 입력에 접속하고 있다. 저항(R4)과 직렬로 접속하는 저항(R5)은 분압비 고정부를 구성하고, 이 저항(R5)의 타단을 접지하고 있다. 또한, 저항(R4)의 양단에 병렬로 스위치(S)를 접속하고 있다. 이 스위치(S)의 제어 단자에는 전류 불연속 모드 검출 회로(32)를 접속하고 있고, 이 전류 불연속 모드 검출 회로(32)는 드라이버(17)의 입력 및, 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고 있고, 전류 불연속 모드를 검출한 경우에, 스위치(S)가 온 하여 분압비를 자유롭게 변경할 수 있도록 하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하여 구성하는 필터 회로(21)를 접속하고 있다. 이 필터 회로(21)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(21)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 이하와 같은 작용을 한다. 우선, 전류 연속 모드의 경우에 관해서는, 종래의 제어 수단을 갖는 스위칭 전원과 거의 같은 작용을 하기 때문에 설명을 생략한다.
계속해서, 불연속 전류 모드로 된 경우에 관해 설명한다. 이 동작 파형도를 도 16에 도시한다. 또한, 도 16의 하측에는 출력 전압 파형을, 중앙에는 인덕터 전류 파형을, 상측에는 오차 앰프(11)의 출력, 오차 앰프(11)의 출력을 저항 분할한 것 및 필터 회로(21)에 의해 생성된 2개의 레벨 내에 수납되도록 제어되는 삼각파를 각각 나타내고 있다.
도 16의 중앙의 도면에 도시한 바와 같이, 전류가 불연속 모드로 되면, 출력 전압이 불안정하게 된다. 이것을 전류 불연속 모드 검출 회로(32)가 검출한다. 이 전류 불연속 모드 검출 회로(32)는 검출 신호를 전압 분압 회로(31)에 마련한 스위치(S)에 출력한다. 이로써 스위치(S)는 온 한다. 그 때문에, 저항(R4)은 클램프되고, 전압 분압 회로(31)의 전압 분압비가 크게 변화하고, 삼각파의 진폭이 변화한다. 이로써, 출력 전압의 리플의 증가를 억제할 수 있다.
전류 불연속 모드로부터 전류 연속 모드로 전환되면, 전류 불연속 모드 검출 회로(32)가 전류 연속 모드를 검출한다. 이 전류 불연속 모드 검출 회로(32)는 검출 신호를 전압 분압 회로(31)에 마련한 스위치(S)에 출력한다. 이로써 스위치(S)는 오프 한다. 그 때문에, 전압 분압 회로(31)의 분압비 가변부의 저항치는 저항(R3)과 저항(R4)과의 합으로 되고, 통상의 상태로 되돌아온다.
도 17은, 본 실시 형태의 제 1 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력을 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력에 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 전압 분압 회로(31)를 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 콘덴서(CSAW1)를 직렬로 접속하여 구성하는 필터 회로(22)를 접속하고 있다. 이 필터 회로(22)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(22)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 15에 도시한 실시 형태와 거의 같은 작용을 하고, 인덕터 전류의 불연속 상태를 검출하고, 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있다. 단, 본 변형예에서는 전원 회로의 출력측에 전압 검출용의 저항을 마련하지 않고, 또한, 필터 회로(22)는 도 15에 도시한 실시 형태의 필터 회로(21)와 구성이 다르다.
도 18은, 본 실시 형태의 제 2 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 전압 분압 회로(31)를 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)의 입출력단 사이에 필터 회로(23)를 마련하고 있다. 이 필터 회로(23)는 이하와 같이 구성하고 있다. 전류 스위치(S2)와 병렬로, 또한 출력 초크(L1)의 입력단측에 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하고, 마찬가지로 전류 스위치(S2)와 병렬로, 또한 출력 초크(L1)의 출력단측에 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하고 있다. 직렬로 접속한 저항(RSAW1, RSAW2)의 사이 및 직렬로 접속한 콘덴서(CSAW1, CSAW2)의 사이에 접속부를 마련하고, 이들 접속부를 접속하여 필터 회로(23)를 구성하고 있다. 상기 접속부는 필터 회로(23)의 출력부로서, 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(25)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 15에 도시한 실시 형태와 거의 같은 작용을 하고, 인덕터 전류의 불연속 상태를 검출하고, 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있다.
도 19는, 본 실시 형태의 제 3 변형예로서, 도 18에 도시한 변형예와는 거의 같은 구성을 갖는다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 스위칭 전원은 도 17에 도시한 변형예와 거의 같은 작용을 하고, 인덕터 전류의 불연속 상태를 검출하고, 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있다.
도 20은, 본 실시 형태의 제 4 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력에 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오 차 앰프(11)의 출력을 전압 분압 회로(31)를 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)와 평활 콘덴서(COUT)와의 사이에 전류 검출용의 저항(R6)을 접속하고 있고, 이 저항(R6)의 입력측을 버퍼 앰프(15)의 정의 입력에, 출력측을 마찬가지로 버퍼 앰프(15)의 부의 입력에 각각 접속하고 있다. 이 버퍼 앰프(15)의 출력에 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하여 구성하는 필터 회로(24)를 접속하고 있다. 이 필터 회로(24)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(24)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 15에 도시한 실시 형태와 거의 같은 작용을 하고, 인덕터 전류의 불연속 상태를 검출하고, 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있다. 또한, 이 변형예는 전압 검출용의 저항(R1, R2)을 구비하고 있음과 함께, 필터 회로(24)를 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하여 구성하고 있음에 의해, 고주파 성분만을 취출할 수 있다.
도 21은, 본 실시 형태의 제 5 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력에 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 전압 분압 회로(31)를 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)와 평활 콘덴서(COUT)와의 사이에 전류 검출용의 저항(R6)을 접속하고 있고, 이 저항(R6)의 입력측을 버퍼 앰프(15)의 정의 입력에, 출력측을 마찬가지로 버퍼 앰프(15)의 부의 입력에 각각 접속하고 있다. 이 버퍼 앰프(15)의 출력을 콘덴서(CSAW)와 저항(RSAW1)을 직렬로 접속하여 구성하는 필터 회로(25)를 접속하고 있다. 이 필터 회로(25)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(25)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2 의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 17에 도시한 변형예와 거의 같은 작용을 하고, 인덕터 전류의 불연속 상태를 검출하고, 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있다.
도 22에 도시한 제 6 변형예는, 출력 초크(L1)에 전류 검출 회로(33)를 접속하고, 이 전류 검출 회로(33)의 출력에 콘덴서(CSAW1)와 2개의 저항(RSAW1 , RSAW2 )을 직렬로 접속하여 구성하는 필터 회로(24)를 접속하고 있다. 이 이외에 관해서는 도 20의 제 4 변형예와 거의 같은 구성이다. 이상과 같이 구성하고 있는 도 22에 도시한 제 6 변형예의 스위칭 전원은 도 20에 도시한 스위칭 전원과 거의 같은 작용을 한다.
도 23에 도시한 제 7 변형예도 출력 초크(L1)에 전류 검출 회로(33)를 접속하고, 이 전류 검출 회로(33)의 출력을 콘덴서(CSAW)와 저항(RSAW1)을 직렬로 접속하여 구성하는 필터 회로(25)를 접속하고 있다. 이 이외에 관해서는 도 21에 도시한 제 5 변형예와 거의 같은 구성이다. 이상과 같이 구성하고 있는 도 23에 도시한 제 7 변형예의 스위칭 전원은 도 21에 도시한 스위칭 전원과 거의 같은 작용을 한다.
도 24에 도시한 변형예는 도 15에 도시한 실시 형태에, 도 25에 도시한 변형예는 도 17에 도시한 변형예에, 도 26에 도시한 변형예는, 도 18에 도시한 변형예에, 도 27에 도시한 변형예는 도 19에 도시한 변형예에 대응함으로써, 이들의 변형예는, 정류 스위치(S1)에 전류 검출 회로(34)를 접속하고, 이 전류 검출 회로(34) 의 출력을 출력 초크(L1)의 출력단에 접속한 저항(RSAW1)의 타단에 접속하고 있다.
이상과 같이 구성하고 있는 도 24 내지 도 27에 도시한 스위칭 전원은, 각각 대응하는 도 15, 도 17, 도 18 및 도 19에 도시한 스위칭 전원과 거의 같은 작용을 하지만, 이들에 더하여, 이들의 스위칭 전원은, 필터 회로(21, 22, 23, 23)에서 전류 검출 회로(34)로부터 흐른 전류를 가하기 위해, 출력 임피던스를 조정할 수 있다.
다음에, 본 발명의 제 3 실시 형태에 관한 스위칭 전원을 설명한다.
도 28은 본 실시 형태에 관한 스위칭 전원을 도시한다. C는 콘덴서, S는 스위칭 소자, R은 저항, Z는 임피던스, 11은 오차 앰프, 12, 13은 비교기, 36은 전류원, 16은 플립플롭 회로, 37은 앰프, 17은 드라이버, 21은 필터 회로이다.
본 실시 형태에 관한 스위칭 전원은, 정류 스위치(S1), 전류 스위치(S2), 출력 초크(L1) 및 평활 콘덴서(COUT)를 구비하고, 출력 초크(L1)와 평활 콘덴서(COUT)를 직렬로 접속한 전원 회로를 구비하고 있다. 이 전원 회로의 출력측에 제어 회로를 접속하고 있다. 이 제어 회로의 출력은 정류 스위치(S1)와 전류 스위치(S2)에 접속하고 있다.
전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력에 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11) 의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
분할 저항(R3, R4)의 중점과 접지 전위와의 사이에 전류원(36)을 접속하고 있다. 이 전류원(36)에는 앰프(37)의 출력 신호가 입력될 수 있도록 하고 있다. 또한, 이 앰프(37)의 정의 입력은 정류 스위치(S1)의 입력측에서 접속하고 있고, 앰프(37)의 부의 입력은 출력 초크(L1)의 출력측에서 접속하고, 입출력 전위차를 검출할 수 있도록 하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하여 구성하는 필터 회로(21)를 접속하고 있다. 이 필터 회로(21)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(21)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 이하와 같은 작용을 한다. 또한, 이 동작 파형도를 도 29 및 도 30에서 도시하고, 도 29에서는 입출력 전위차가 커진 경우, 도 30에서는 입출력 전위차가 작아진 경우를 나타낸다.
본 실시 형태에서는, 앰프(37)의 입력을 정류 스위치(S1)의 입력측과 출력 초크(L1)의 출력측에 접속함에 의해, 입출력 전위차를 검출한다. 앰프(37)의 출력 신호는 분할 저항(R3, R4)의 중점과 접지 전위와의 사이에 접속한 전류원(36)에 출력된다. 즉, 입출력 전위차에 비례하여 전류원(36)에 전류가 흐르고, 이에 수반하여 분할 저항(R4)의 저항치는 작아진다. 분할 저항(R3)의 저항치는 일정하기 때문에, 도 29에 도시한 바와 같이 입출력 전위차가 커지면, 분할 저항(R3)과 분할 저항(R4)의 전압 분압비가 커지고 삼각파의 진폭도 커진다. 이로써 발진 주파수가 낮아진다.
역으로 입출력 전위차가 작아지면, 앰프(37)의 출력 신호는 작아지고, 이에 수반하여 전류원에 흐르는 전류도 작아지면, 분할 저항(R4)의 저항치는 커진다. 분할 저항(R3)의 저항치는 일정하기 때문에, 도 30에 도시한 바와 같이, 입출력 전위차가 작아지면, 분할 저항(R3)과 분할 저항(R4)의 전압 분압비가 작아지고, 삼각파의 진폭도 작아진다. 이로써 발진 주파수가 높아진다. 이상의 동작에 의해 입출력 전압의 변동에 대해 발진 주파수의 변화가 억제되기 때문에, 안정된 발진 주파수·출력 리플 특성을 실현할 수 있다.
도 31은, 본 실시 형태의 제 1 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력에 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
분할 저항(R3, R4)의 중점과 접지 전위와의 사이에 전류원(36)을 접속하고 있다. 이 전류원(36)에는 앰프(37)의 출력 신호가 입력될 수 있도록 하고 있다. 또한, 이 앰프(37)의 정의 입력은 정류 스위치(S1)의 입력측에서 접속하고 있고, 앰프(37)의 부의 입력은 출력 초크(L1)의 출력측에서 접속하고, 입출력 전위차를 검출할 수 있도록 하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 콘덴서(CSAW1)를 직렬로 접속하여 구성하는 필터 회로(22)를 접속하고 있다. 이 필터 회로(22)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(22)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2 의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 28에 도시한 실시 형태와 거의 같은 작용을 하고, 입출력 전압차에 비례하여 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있다. 단, 본 변형예에서는, 전원 회로의 출력측에 전압 검출용의 저항을 마련하지 않고, 또한, 필터 회로(22)는 도 28에 도시한 실시 형태의 필터 회로(21)와 구성이 다르다.
도 32는, 본 실시 형태의 제 2 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)의 입출력단 사이에 필터 회로(23)를 마련하고 있다. 이 필터 회로(23)는 이하와 같이 구성하고 있다. 전류 스위치(S2)와 병렬로, 또한 출력 초크(L1)의 입력단측에 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하고, 마찬가지로 전류 스위치(S2)와 병렬로, 또한 출력 초크(L1)의 출력단측에 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하고 있다. 직렬로 접속한 저항(RSAW1, RSAW2)의 사이 및 직렬로 접속한 콘덴서(CSAW1, CSAW2)의 사이에 접속부를 마련하고, 이들 접속부를 접속하여 필터 회로(23)를 구성하고 있다. 상기 접속부는 필터 회로(23)의 출력부로서, 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(23)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 28에 도시한 실시 형태와 거의 같은 작용을 하고, 입출력 전압차에 비례하여 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있다.
도 33은, 본 실시 형태의 제 3 변형예로서, 도 32에 도시한 변형예와는 거의 같은 구성을 갖는다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 스위칭 전원은 도 32에 도시한 변형예와 거의 같은 작용을 하고, 입출력 전압차에 비례하여 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있다.
도 34는, 본 실시 형태의 제 4 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)와 평활 콘덴서(COUT)와의 사이에 전류 검출용의 저항(R6)을 접속하고 있고, 이 저항(R6)의 입력측을 버퍼 앰프(15)의 정의 입력에, 출력측을 마찬가지로 버퍼 앰프(15)의 부의 입력에 각각 접속하고 있다. 이 버퍼 앰프(15)의 출력에 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하여 구성하는 필터 회로(24)를 접속하고 있다. 이 필터 회로(24)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(24)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2 의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 28에 도시한 실시 형태와 거의 같은 작용을 하고, 입출력 전압차에 비례하여 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있다. 또한, 이 변형예는 전압 검출용의 저항(R1, R2)을 구비하고 있음과 함께, 필터 회로(24)를 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하여 구성하고 있음에 의해, 고주파 성분만을 취출할 수 있다.
도 35는, 본 실시 형태의 제 5 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력에 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)와 평활 콘덴서(COUT)와의 사이에 전류 검출용의 저항(R6)을 접속하고 있고, 이 저항(R6)의 입력측을 버퍼 앰프(15)의 정의 입력에, 출력측을 마찬가지로 버퍼 앰프(15)의 부의 입력에 각각 접속하고 있다. 이 버퍼 앰프(15)의 출력을 콘덴서(CSAW)와 저항(RSAW1)을 직렬로 접속하여 구성하는 필터 회로(25)를 접속하고 있다. 이 필터 회로(25)의 출력을 제 1의 비교기(12)의 정 의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속함과 함께, 제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)에 접속하고, 필터 회로(25)로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기(12) 한 쪽의 입력 레벨과 제 2의 비교기(13) 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 31에 도시한 변형예와 거의 같은 작용을 하고, 입출력 전압차에 비례하여 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 안정된 출력 리플 특성을 실현할 수 있다.
도 36에 도시한 제 6 변형예는, 출력 초크(L1)에 전류 검출 회로(33)를 접속하고, 이 전류 검출 회로(33)의 출력에 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2 )을 직렬로 접속하여 구성하는 필터 회로(24)를 접속하고 있다. 이 이외에 관해서는 도 34에 도시한 변형예 7과 거의 같은 구성이다. 이상과 같이 구성하고 있는 도 36에 도시한 스위칭 전원은 도 34에 도시한 스위칭 전원과 거의 같은 작용을 한다.
도 37에 도시한 제 7 변형예도 출력 초크(L1)에 전류 검출 회로(33)를 접속하고, 이 전류 검출 회로(33)의 출력을 콘덴서(CSAW)와 저항(RSAW1)을 직렬로 접속하여 구성하는 필터 회로(25)를 접속하고 있다. 이 이외에 관해서는 도 35에 도시한 변형예와 거의 같은 구성이다. 이상과 같이 구성하고 있는 도 37에 도시한 스위칭 전원은 도 35에 도시한 스위칭 전원과 거의 같은 작용을 한다.
도 38에 도시한 변형예는 도 28에 도시한 실시 형태에, 도 39에 도시한 변형예는 도 31에 도시한 변형예에, 도 40에 도시한 변형예는 도 32에 도시한 변형예에, 도 41에 도시한 변형예는 도 33에 도시한 변형예에 대응함으로써, 이들의 변형예는, 정류 스위치(S1)에 전류 검출 회로(34)를 접속하고, 이 전류 검출 회로(34)의 출력을 출력 초크(L1)의 출력단에 접속한 저항(RSAW1)의 타단에 접속하고 있다.
이상과 같이 구성하고 있는 도 38 내지 도 41에 도시한 스위칭 전원은, 각각 대응하는 도 28, 도 31, 도 32 및 도 33에 도시한 스위칭 전원과 거의 같은 작용을 하지만, 이들에 더하여, 이들의 스위칭 전원은 필터 회로(21, 22, 23, 23)에서 전류 검출 회로(34)로부터 흐른 전류를 가하기 위해, 출력 임피던스를 조정할 수 있다.
다음에, 본 발명의 제 4 실시 형태에 관한 스위칭 전원을 설명한다. 도 42는 본 실시 형태에 관한 스위칭 전원을 도시한다. C는 콘덴서, S는 스위칭 소자, R은 저항, Z는 임피던스, 11은 오차 앰프, 12, 13은 비교기, 39는 OR 회로, 16은 플립플롭 회로, 17은 드라이버, 21은 필터 회로이다.
본 실시 형태에 관한 스위칭 전원은, 정류 스위치(S1), 전류 스위치(S2), 출력 초크(L1) 및 평활 콘덴서(COUT)를 구비하고, 출력 초크(L1)와 평활 콘덴서(COUT)를 직렬로 접속한 전원 회로를 구비하고 있다. 이 전원 회로의 출력측에 제어 회로를 접속하고 있다. 이 제어 회로의 출력은 정류 스위치(S1)와 전류 스위치(S2)에 접속 하고 있다.
전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하고 오차 증폭 신호를 출력하도록 구성하고 있다. 이 오차 앰프(11)의 출력에 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고, 분압 신호를 출력하도록 하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하여 구성하는 필터 회로(21)를 접속하고 있다. 이 필터 회로(21)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속하고, 제 1의 비교 신호를 출력하도록 하고 있다. 또한, 제 2의 비교기(13)의 출력을 OR 회로(39) 한 쪽의 입력에 접속하고, 제 2의 비교 신호를 출력하도록 하고 있다. OR 회로(39)의 다른 쪽의 입력에는 클록 신호를 입력하고, 플립플롭 회로(16)의 세트측에 이 OR 회로(39)의 출력을 접속하고, 정상시에는 클록 신호를 부하 급변하였을 때에는 제 2의 비교 신호를 각각 출력하도록 하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위 치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(21)로부터 얻어지는 삼각파형의 진폭이 부하 급변시에 상기 오차 증폭 신호와 상기 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 상기 클록 신호로 고정하도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 이하와 같은 작용을 한다. 우선, 정상시에 관해서는, 상기 클록 신호가 OR 회로(39)를 통하여 플립플롭 회로(16)의 세트측에 입력됨으로써 정류 스위치(S1)가 온 하고 전류 스위치(S2)는 오프 한다. 정류 스위치(S1)가 온 함으로써 출력 전압이 발생하고 출력에 접속되어 있는 오차 앰프(11)가 오차 증폭 신호를 출력한다. 이 오차 증폭 신호와, 전류 스위치(S2)와 병렬로 접속된 필터 회로(21)에 의해 생성된 삼각파형을 비교하고, 삼각파형이 오차 증폭 신호보다 커졌을 때 플립플롭 회로(16)의 리셋측에 입력됨으로써 정류 스위치(S1)가 오프 하고 전류 스위치가 온 한다. 이상을 반복하여 동작한다.
다음에 부하가 급감한 경우에 관해 설명한다. 부하 전류가 급격하게 감소하면, 출력 전압이 순간적으로 급등하고, 초크 전류가 급격하게 감소한다. 이 때, 전원 회로에 구비한 출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로 접속한 필터 회로(21)에 의해 얻어지는 삼각파형과, 오차 앰프(11)에 의해 출력 전압과 기준 전압과의 오차를 증폭하여 생성되는 2개의 레벨을 사용하고, 제 1의 비교기(12)에서 비교하여 얻어진 제 1의 비교 신호를 플립플롭 회로(16)의 리셋측에 입력한다. 이와 함께, 전원 회로에 구비한 출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회 로와 병렬로 접속한 필터 회로(21)에 의해 얻어지는 삼각파형과, 오차 앰프(11)에 의해 출력 전압과 기준 전압과의 오차를 증폭한 신호로부터 분할 저항(R3, R4)에 의해 저항 분할하여 생성되는 2개의 레벨을 사용하여, 제 2의 비교기(13)에서 비교하여 얻어진 제 2의 비교 신호를 OR 회로(39)를 통하여 플립플롭 회로(16)의 세트측에 입력한다. 이와 같이 신호를 입력함에 의해, 삼각파의 진폭이 상기 2개의 레벨 사이에 수습되도록 제어를 행하고 있다.
삼각파형의 진폭이 상기 2개의 레벨 사이에 수습되도록 제어를 행하고 있기 때문에, 삼각파형이 하향 경사는 초크 전류가 감소하는 기간이고, 삼각파형의 상승 경사는 출력 초크(L1)를 흐르는 전류가 증가하는 기간이다. 이 방식에서는, 오차 증폭 신호가 변동하였을 때, 그 변동량의 크기에 따라 삼각파형의 주파수 및 듀티비가 변화한다. 상기 2개의 레벨 사이에 삼각파형이 수습되도록 제어를 행함으로써, 오차 증폭 신호와 삼각파형과의 파형의 위상차는 최대 90도로 고정된다. 삼각파형은 또한, 출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로의 바로 앞에 접속되어 있는 정류 스위치(S1)의 온/오프에 의해 생성되기 때문에, 정류 스위치(S1)의 동작 상태와 오차 증폭 신호와의 위상차도 고정되게 된다. 이 때문에, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보하는 것이 가능해지고, 스위칭 전원으로서 응답 속도를 비약적으로 개선할 수 있다.
또한, 오차 앰프(11)의 출력 신호에 따라, (전원에 있어서의 2개의 스위치의 구동 상태를 나타낸다) 삼각파형의 주파수 및 위상이 순식간에 변화하고, 그에 따 라 초크 전류도 변화하기 때문에 고속의 응답을 실현할 수 있고, 출력 전압의 급등을 최대한으로 억제할 수 있다.
계속해서, 부하가 급증한 경우에 관해 설명한다. 이 동작 파형도를 도 43에 도시한다. 또한, 도 43의 상측에는 초크 전류 파형을, 하측에는 출력 전압 파형을 각각 나타내고 있다. 부하 전류가 급격하게 증대하면, 도 43에 도시한 바와 같이, 출력 전압이 순간적으로 떨어지고, 초크 전류가 급격하게 증대한다.
이 때, 전원 회로에 구비한 출력 초크(L1)와 평활 콘덴서(COUT)와 병렬로 접속한 필터 회로(21)에 의해 얻어지는 삼각파형과, 오차 앰프(11)에 의해 출력 전압과 기준 전압과의 오차를 증폭하여 생성되는 2개의 레벨을 사용하고, 제 1의 비교기(12)에서 비교하여 얻어진 제 1의 비교 신호를 플립플롭 회로(16)의 리셋측에 입력한다. 이와 함께, 전원 회로에 구비한 출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로 접속한 필터 회로(21)에 의해 얻어지는 삼각파형과, 오차 앰프(11)에 의해 출력 전압과 기준 전압과의 오차를 증폭한 오차 증폭 신호로부터 분할 저항(R3, R4)에 의해 저항 분할하여 생성되는 2개의 레벨을 사용하고, 제 2의 비교기(13)에서 비교하여 얻어진 제 2의 비교 신호를 OR 회로(39) 한 쪽의 입력에 입력하고, 이 OR 회로(39)의 다른 쪽의 입력에 클록 신호를 입력한다. 정상시에서는 OR 회로(39)로부터 클록 신호를 출력하지만, 부하 급변하면, OR 회로(39)로부터 제 2의 비교 신호가 출력하고, 이 제 2의 비교 신호를 플립플롭 회로(16)의 세트측에 입력한다. 플립플롭 회로(16)에서는, 정류 스위치(S1)에 출력하는 신호가 클록 신 호로부터 제 2의 비교 신호에 전환되고, 필터 회로(21)로부터 얻어지는 삼각파형의 진폭이 오차 증폭 신호와 분압 신호와의 사이에 수습된다.
삼각파형의 진폭이 상기 2개의 신호의 사이에 수습되도록 제어를 행하고 있기 때문에, 이 방식에서는, 오차 증폭 신호가 변동하였을 때, 그 변동량의 크기에 따라 삼각파형의 주파수 및 듀티비가 변화한다. 상기 2개의 레벨 사이에 삼각파형이 수습되도록 제어를 행함으로써, 오차 증폭 신호와 삼각파형과의 파형의 위상차는 최대 90도로 고정된다. 삼각파형은 또한, 출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로의 바로 앞에 접속되어 있는 정류 스위치(S1)의 온/오프에 의해 생성되기 때문에, 정류 스위치(S1)의 동작 상태와 오차 증폭 신호와의 위상차도 고정되게 된다. 이 때문에, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보하는 것이 가능해지고, 스위칭 전원으로서 응답 속도를 비약적으로 개선할 수 있다.
또한, 오차 앰프(11)의 출력 신호에 따라, (전원에 있어서의 2개의 스위치의 구동 상태를 나타낸다) 삼각파의 주파수 및 위상이 순식간에 변화하고, 그에 따라 인덕터 전류도 변화하기 때문에 고속의 응답을 실현할 수 있고, 출력 전압의 변동을 최대한으로 억제할 수 있다.
도 44는, 본 실시 형태의 제 1 변형예에 관한 스위칭 전원을 도시한다. 본 변형예에 관한 스위칭 전원은, 도 42에 도시한 실시 형태와 마찬가지로, 정류 스위치(S1), 전류 스위치(S2), 출력 초크(L1) 및 평활 콘덴서(COUT)를 구비하고, 출력 초크(L1)와 평활 콘덴서(COUT)를 직렬로 접속한 전원 회로를 구비하고 있다. 이 전 원 회로의 출력측에 제어 회로를 접속하고 있다. 이 제어 회로의 출력은 정류 스위치(S1)와 전류 스위치(S2)에 접속하고 있다.
전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하여 오차 증폭 신호를 출력하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고, 분압 신호를 출력하도록 하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하여 구성하는 필터 회로(21)를 접속하고 있다. 이 필터 회로(21)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 2의 비교기(13)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속하고, 제 2의 비교 신호를 출력하도록 하고 있다. 또한, 제 1의 비교기(12)의 출력을 OR 회로(39) 한 쪽의 입력에 접속하고, 제 1의 비교 신호를 출력하도록 하고 있다. OR 회로(39)의 다른 쪽의 입력에는 클록 신호를 입력하고, 플립플롭 회로(16)의 세트측에 이 OR 회로(39)의 출력을 접속하고, 정상시에는 클록 신호를, 부하 급변하였을 때에는 제 1의 비교 신호를 각각 출력하도록 하고 있다. 이 플립플롭 회로 (16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(21)로부터 얻어지는 삼각파형의 진폭이 부하 급변시에 상기 오차 증폭 신호와 상기 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 정류 스위치(S1)의 오프의 타이밍을 상기 클록 신호로 고정하도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 42에 도시한 실시 형태와 거의 같은 작용을 한다. 단, 본 변형예는, 제 1의 비교기(12)로부터 얻어지는 제 1의 비교 신호와 클록 신호를 부합시키고, 정류 스위치(S1)에 출력하고, 부하 급변시에 정류 스위치(S1)에의 출력 신호를 클록 신호로부터 제 1의 비교 신호로 전환하여, 필터 회로(21)로부터 얻어지는 삼각파형의 진폭이 오차 증폭 신호와 분할 저항(R3, R4)으로부터 얻어지는 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 상기 정류 스위치의 오프의 타이밍을 클록 신호로 고정하도록 한 점에서 작용은 다르다. 또한, 이하의 변형예에 있어서도 상기 변형예와 같이, 정상시에 정류 스위치(S1)의 오프의 타이밍을 클록 신호로 고정한 구성을 갖는 것이 가능하다.
도 45는, 본 실시 형태의 제 2 변형예에 관한 스위칭 전원을 도시한다. 본 변형예에 관한 스위칭 전원은, 도 42에 도시한 실시 형태와 마찬가지로, 정류 스위치(S1), 전류 스위치(S2), 출력 초크(L1) 및 평활 콘덴서(COUT)를 구비하고, 출력 초크(L1)와 평활 콘덴서(COUT)를 직렬로 접속한 전원 회로를 구비하고 있다. 이 전원 회로의 출력측에 제어 회로를 접속하고 있다. 이 제어 회로의 출력은 정류 스위 치(S1)와 전류 스위치(S2)에 접속하고 있다.
전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하여 오차 증폭 신호를 출력하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 비교기(12)의 부의 입력에 접속하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하여 구성하는 필터 회로(21)를 접속하고 있다. 이 필터 회로(21)의 출력을 비교기(12)의 정의 입력에 접속하고 있다.
비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속하고, 제 1의 비교 신호를 출력하도록 하고 있다. 또한, 클록 신호를 플립플롭 회로(16)의 세트측에 접속하고, 클록 신호를 출력하도록 하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(21)로부터 얻어지는 삼각파형과 오차 증폭 신호를 비교하여 비교 신호를 출력하고, 정류 스위치(S1)의 온의 타이밍을 상기 클록 신호로 고정하도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은, 도 42에 도시한 실시 형태에 있어서 필요 불가결한 부재 이외를 제거하고 구성하였기 때문에, 도 42에 도시한 실시 양태와 거의 같은 작용을 한다. 단, 본 변형예는, 도 42에 도시한 실시 양태와 달리, 도 42에 도시한 실시 양태에서 나타내는 제 2의 비교기(13)가 없기 때문에, 제 2의 비교기(13)보다 출력되는 제 2의 비교 신호와 클록 신호를 부합시키는 작용은 없고, 오차 증폭 신호를 필터 회로(21)로부터 얻어지는 삼각파형을 비교하고 비교 신호를 정류 스위치(S1)에 출력하고, 정류 스위치(S1)의 온의 타이밍을 클록 신호로 고정한다. 또한, 도 47 이하의 변형예에 있어서도 상기 변형예와 같이, 정류 스위치(S1)의 온의 타이밍을 클록 신호로 고정하는 구성을 갖는 것이 가능하다.
도 46은, 본 실시 형태의 제 3 변형예에 관한 스위칭 전원을 도시한다. 본 변형예에 관한 스위칭 전원은, 도 44에 도시한 제 1 변형예의 변형예로서, 도 44에 도시한 제 1 변형예와 마찬가지로, 정류 스위치(S1), 전류 스위치(S2), 출력 초크(L1) 및 평활 콘덴서(COUT)를 구비하고, 출력 초크(L1)와 평활 콘덴서(COUT)를 직렬로 접속한 전원 회로를 구비하고 있다. 이 전원 회로의 출력측에 제어 회로를 접속하고 있다. 이 제어 회로의 출력은 정류 스위치(S1)와 전류 스위치(S2)에 접속하고 있다.
전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하여 오차 증폭 신호를 출력하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 비교기(13)의 정의 입력에 접속하고, 분압 신호를 출력하도록 하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 2개 의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하여 구성하는 필터 회로(21)를 접속하고 있다. 이 필터 회로(21)의 출력을 비교기(13)의 부의 입력에 접속하고 있다.
비교기(13)의 출력을 플립플롭 회로(16)의 세트측의 입력에 접속하고, 비교 신호를 출력하도록 하고 있다. 또한, 클록 신호를 플립플롭 회로(16)의 리셋측에 접속하고, 클록 신호를 출력하도록 하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(21)로부터 얻어지는 삼각파형과 오차 증폭 신호를 비교하여 비교 신호를 출력하고, 정류 스위치(S1)의 오프의 타이밍을 상기 클록 신호로 고정하도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은, 도 44에 도시한 제 1 변형예에 있어서 필요 불가결한 부재 이외를 제거하고 구성하였기 때문에 도 44에 도시한 제 1 변형예와 거의 같은 작용을 한다. 단, 본 변형예는 도 44에 도시한 변형예와 달리 도 44에 도시한 제 1의 비교기(12)가 없기 때문에, 제 1의 비교기(12)로부터 출력되는 제 1의 비교 신호와 클록 신호를 부합시키는 작용은 없고, 오차 증폭 신호를 필터 회로(21)로부터 얻어지는 삼각파형을 비교하여 비교 신호를 정류 스위치(S1)에 출력하고, 정류 스위치(S1)의 오프의 타이밍을 클록 신호로 고정하다. 또한, 이하의 변형예에 있어서도 상기 변형예와 같이, 정류 스위치(S1)의 오프의 타이밍을 클록 신호로 고정하는 구성을 갖는 것이 가능하다.
도 47은, 본 실시 형태의 제 4 변형예로서, 도 42에 도시한 실시 형태를 멀 티페이즈화한 스위칭 전원을 도시한다. 이 스위칭 전원은 공통의 전원(Vin)을 가지며, 2개의 전원 회로를 갖는다. 2개의 전원 회로는, 각각, 정류 스위치(S1), 전류 스위치(S2), 출력 초크(L1) 및 평활 콘덴서(COUT)를 구비하고, 출력 초크(L1)와 평활 콘덴서(COUT)를 직렬로 접속한 전원 회로를 구비하고 있다. 이들 전원 회로의 출력측은 공통으로 되어 있고, 전압 검출용의 저항(R1, R2)을 통하여 제어 회로를 접속하고 있다.
전압 검출용의 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하여 오차 증폭 신호를 출력하도록 구성하고 있다. 이 오차 앰프(11)의 출력에는 2개 마련한 제 1의 비교기(12)의 부의 입력에 접속하고 있고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 2개 마련한 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하여 구성하는 필터 회로(21)를 접속하고 있다. 이 필터 회로(21)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속하고, 제 1의 비교 신호를 출력하도록 하고 있다. 또한, 제 2의 비교기(13)의 출력을 OR 회로(39) 한 쪽의 입력에 접속하여, 제 2의 비교기(13)로부터 OR 회로(39)에 제 2의 비교 신호를 출력하도록 하고 있다. OR 회로(39)의 다른 쪽의 입력에는 클록 신호를 입력하고, 플립플롭 회로(16)의 세트측에 이 OR 회로(39)의 출력을 접속하여, 정상시에는 클록 신호를, 부하 급변하였을 때에는 제 2의 비교 신호를 각각 출력하도록 하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(21)로부터 얻어지는 삼각파형의 진폭이 부하 급변시에 오차 증폭 신호와 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 클록 신호로 고정하도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 이하와 같은 작용을 한다. 정상시 및 부하 급감시에 관해서는, 도 42에 도시한 싱글의 경우와 거의 같은 작용을 하기 때문에 설명을 생략한다.
다음에 부하가 급증한 경우에 관해 설명한다. 이 동작 파형도를 도 48에 도시한다. 또한, 도 48의 상측에는 초크 전류 파형을, 하측에는 출력 전압 파형을 각각 나타내고 있다. 부하 전류가 급격하게 증대하면, 도 48에 도시한 바와 같이 출력 전압이 순간적으로 떨어지고, 각각의 초크 전류가 급격하게 증대한다.
이 때도, 도 42에 도시한 실시 형태와 마찬가지로 각각의 필터 회로(21)에 의해 얻어지는 삼각파형과, 오차 앰프(11)에 의해 출력 전압과 기준 전압과의 오차를 증폭하여 생성되는 2개의 레벨을 사용하고, 제 1의 신호를 플립플롭 회로(16)의 리셋측에 입력한다. 이와 함께, 필터 회로(21)에 의해 얻어지는 삼각파형과, 오차 앰프(11)에 의해 출력 전압과 기준 전압과의 오차를 증폭한 오차 증폭 신호로부터 분할 저항(R3, R4)에 의해 저항 분할하여 생성되는 2개의 레벨을 사용하고, 제 2의 비교기(13)에서 비교하여 얻어진 제 2의 비교 신호를 OR 회로(39) 한 쪽의 입력에 입력하고, 이 OR 회로(39)의 다른 쪽의 입력에 클록 신호를 입력한다. 정상시에는 OR 회로(39)로부터 클록 신호를 출력하지만, 부하 급변하면, OR 회로(39)로부터 제 2의 비교 신호가 출력하고, 이 제 2의 비교 신호를 플립플롭 회로(16)의 세트측에 입력한다. 플립플롭 회로(16)에서는 정류 스위치(S1)에 출력하는 신호가 클록 신호로부터 제 2의 비교 신호로 전환하고, 필터 회로(21)로부터 얻어지는 삼각파형의 진폭이 오차 증폭 신호와 분압 신호와의 사이에 수습된다. 따라서, 멀티페이즈화한 경우도 싱글의 경우와 마찬가지로 작용한다. 또한, 본 변형예에서는 전원 회로를 2개 마련하여 멀티페이즈화 하였지만, 전원 회로를 3개 이상 마련하여 멀티페이즈화 하여도 같은 작용을 한다. 또한, 이하의 변형예에 있어서도 멀티페이즈화가 가능하다.
도 49는, 본 실시 형태의 제 5 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력을 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
출력 초크(L1)와 평활 콘덴서(COUT)의 직렬 회로와 병렬로, 저항(RSAW1)과 콘덴서(CSAW1)를 직렬로 접속하여 구성하는 필터 회로(22)를 접속하고 있다. 이 필터 회로(22)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속하고, 제 1의 신호를 출력하도록 하고 있다. 또한, 제 2의 비교기(13)의 출력을 OR 회로(39) 한 쪽의 입력에 접속하고 있다. OR 회로(39)의 다른 쪽의 입력에는 클록 신호를 입력하고, 플립플롭 회로(16)의 세트측에 이 OR 회로(39)의 출력을 접속하고, 정상시에는 클록 신호를, 부하 급변하였을 때에는 제 2의 비교 신호를 각각 출력하도록 하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(22)로부터 얻어지는 삼각파형의 진폭이 부하 급변시에 오차 증폭 신호와 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 상기 클록 신호로 고정하도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 42에 도시한 실시 형태와 거의 같은 작용을 하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 클록 신호로 고정하도록 함에 의해, 발진 주파수가 고정으로 된다. 단, 본 변형예에서는, 전원 회로의 출력측에 전압 검출용의 저항을 마련하지 않고, 또한, 필터 회로(22)는 도 42에 도시한 실시 형태의 필터 회로(21)와 구성이 다르다.
도 50은, 본 실시 형태의 제 6 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력에 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)의 입출력단 사이에 필터 회로(23)를 마련하고 있다. 이 필터 회로(23)는 이하와 같이 구성하고 있다. 전류 스위치(S2)와 병렬로, 또한 출력 초크(L1)의 입력단측에 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하고, 마찬가지로 전류 스위치(S2)와 병렬로, 또한 출력 초크(L1)의 출력단측에 2개의 콘덴서(CSAW1, CSAW2)를 직렬로 접속하고 있다. 직렬로 접속한 저항(RSAW1, RSAW2)의 사이 및 직렬로 접속한 콘덴서(CSAW1, CSAW2)의 사이에 접속부를 마련하고, 이들 접속부를 접속하여 필터 회로(23)를 구성하고 있다. 상기 접속부는 필터 회로(23)의 출력부로서, 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속하고, 제 1의 비교 신호를 출력하도록 하고 있다. 또한, 제 2의 비교기(13)의 출력을 OR 회로(39) 한 쪽의 입력에 접속하여, 제 2의 비교 신호를 출력하도록 하고 있다. OR 회로(39)의 다른 쪽의 입력에는 클록 신호를 입력하고, 플립플롭 회로(16)의 세트측에 이 OR 회로(39)의 출력을 접속하여 정상시에는 클록 신호를, 부하 급변하였을 때에는 제 2의 비교 신호를 각각 출력하도록 하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(23)로부터 얻어지는 삼각파형의 진폭이 부하 급변시에 오차 증폭 신호와 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 상기 클록 신호로 고정하도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 42에 도시한 실시 형태와 거의 같은 작용을 하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 클록 신호로 고정하도록 함에 의해 발진 주파수가 고정으로 된다.
도 51은, 본 실시 형태의 제 7 변형예로서, 도 50에 도시한 변형예와는 거의 같은 구성을 갖는다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력을 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 스위칭 전원은 도 50에 도시한 변형예와 거의 같은 작용을 하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 클록 신호로 고정하도록 함에 의해 발진 주파수가 고정으로 된다.
도 52는, 본 실시 형태의 제 8 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 전압 검출용의 저항(R1, R2)을 구비하고, 이들 저항(R1, R2)의 접속부를 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)와 평활 콘덴서(COUT)와의 사이에 전류 검출용의 저항(R5)을 접속하고 있고, 이 저항(R5)의 입력측을 버퍼 앰프(15)의 정의 입력에, 출력측을 마찬가지로 버퍼 앰프(15)의 부의 입력에 각각 접속하고 있다. 이 버퍼 앰프(15)의 출력에 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하여 구성하는 필터 회로(24)를 접속하고 있다. 이 필터 회로(24)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속하고, 제 1의 비교 신호를 출력하도록 하고 있다. 또한, 제 2의 비교기(13)의 출력을 OR 회로(39) 한 쪽의 입력에 접속하여, 제 2의 비교 신호를 출력하도록 하고 있다. OR 회로(39)의 다른 쪽의 입력에는 클록 신호를 입력하고, 플립플롭 회로(16)의 세트측에 이 OR 회로(39)의 출력을 접속하고, 정상시에는 클록 신호를, 부하 급변하였을 때에는 제 2의 비교 신호를 각각 출력하도록 하고 있다. 이 플립플롭 회로 (16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(24)로부터 얻어지는 삼각파형의 진폭이 부하 급변시에 오차 증폭 신호와 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 상기 클록 신호로 고정하도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 42에 도시한 실시 형태와 거의 같은 작용을 하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 클록 신호로 고정하도록 함에 의해, 발진 주파수가 고정으로 된다. 또한, 이 변형예는 전압 검출용의 저항(R1, R2)을 구비하고 있음과 함께, 필터 회로(24)를 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2)을 직렬로 접속하여 구성하고 있음에 의해, 고주파 성분만을 취출할 수 있다.
도 53은, 본 실시 형태의 제 9 변형예에 관한 스위칭 전원을 도시한다. 이 스위칭 전원은, 전원 회로의 출력측에 오차 앰프(11)의 부의 입력에 접속하고, 이 오차 앰프(11)에서 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고 있다. 이 오차 앰프(11)의 출력을 제 1의 비교기(12)의 부의 입력에 접속하고, 마찬가지로 이 오차 앰프(11)의 출력을 분할 저항(R3, R4)을 통하여 제 2의 비교기(13)의 정의 입력에 접속하고 있다.
이 변형예에서는, 출력 초크(L1)와 평활 콘덴서(COUT)와의 사이에 전류 검출 용의 저항(R5)을 접속하고 있고, 이항(R5)의 입력측을 버퍼 앰프(15)의 정의 입력에, 출력측을 마찬가지로 버퍼 앰프(15)의 부의 입력에 각각 접속하고 있다. 이 버퍼 앰프(15)의 출력을 콘덴서(CSAW)와 저항(RSAW1)을 직렬로 접속하여 구성하는 필터 회로(25)에 접속하고 있다. 이 필터 회로(25)의 출력을 제 1의 비교기(12)의 정의 입력 및 제 2의 비교기(13)의 부의 입력에 접속하고 있다.
제 1의 비교기(12)의 출력을 플립플롭 회로(16)의 리셋측의 입력에 접속하고, 제 1의 비교 신호를 출력하도록 하고 있다. 또한, 제 2의 비교기(13)의 출력을 OR 회로(39) 한 쪽의 입력에 접속하고, 제 2의 비교 신호를 출력하도록 하고 있다. OR 회로(39)의 다른 쪽의 입력에는 클록 신호를 입력하고, 플립플롭 회로(16)의 세트측에 이 OR 회로(39)의 출력을 접속하여 정상시에는 클록 신호를, 부하 급변하였을 때에는 제 2의 비교 신호를 각각 출력하도록 하고 있다. 이 플립플롭 회로(16)의 출력을 드라이버(17)의 입력에 접속하고, 이 드라이버(17)의 출력을 정류 스위치(S1) 및 전류 스위치(S2)의 제어 단자에 접속하고, 필터 회로(25)로부터 얻어지는 삼각파형의 진폭이 부하 급변시에 오차 증폭 신호와 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 상기 클록 신호로 고정하도록 제어하는 구성으로 하고 있다.
이상과 같이 구성하고 있는 스위칭 전원은 도 49에 도시한 변형예와 거의 같은 작용을 하고, 정상시에 정류 스위치(S1)의 온의 타이밍을 클록 신호로 고정하도록 함에 의해, 발진 주파수가 고정으로 된다.
도 54에 도시한 제 10 변형예는, 출력 초크(L1)에 전류 검출 회로(33)를 접속하고, 이 전류 검출 회로(33)의 출력에 콘덴서(CSAW1)와 2개의 저항(RSAW1, RSAW2 )을 직렬로 접속하여 구성하는 필터 회로(24)를 접속하고 있다. 이 이외에 관해서는 도 52에 도시한 변형예와 거의 같은 구성이다. 이상과 같이 구성하고 있는 도 54에 도시한 스위칭 전원은 도 52에 도시한 스위칭 전원과 거의 같은 작용을 한다.
도 55에 도시한 제 11 변형예도 출력 초크(L1)에 전류 검출 회로(33)를 접속하고, 이 전류 검출 회로(33)의 출력을 콘덴서(CSAW)와 저항(RSAW1)을 직렬로 접속하여 구성하는 필터 회로(25)를 접속하고 있다. 이 이외에 관해서는 도 53에 도시한 변형예와 거의 같은 구성이다. 이상과 같이 구성하고 있는 도 55에 도시한 스위칭 전원은 도 53에 도시한 스위칭 전원과 거의 같은 작용을 한다.
도 56에 도시한 제 12 변형예는 도 42에 도시한 실시 형태에, 도 57에 도시한 변형예는 도 49에 도시한 변형예에, 도 58에 도시한 변형예는 도 50에 도시한 변형예에, 도 59에 도시한 변형예는 도 51에 도시한 변형예에 대응함으로써, 이들의 변형예는, 정류 스위치(S1)에 전류 검출 회로(34)를 접속하고, 이 전류 검출 회로(34)의 출력을 출력 초크(L1)의 출력단에 접속한 저항(RSAW1)의 타단에 접속하고 있다.
이상과 같이 구성하고 있는 도 56 내지 도 59에 도시한 스위칭 전원은, 각각 대응하는 도 42, 도 49, 도 50 및 도 51에 도시한 스위칭 전원과 거의 같은 작용을 하지만, 이들에 더하여, 이들의 스위칭 전원은, 필터 회로(21, 22, 23, 23)에서 전 류 검출 회로(34)로부터 흐른 전류를 가하기 위해, 출력 임피던스를 조정할 수 있다.
본 발명의 하나의 양태에 의하면, 필터 회로로부터 얻어지는 삼각파형의 진폭이 제 1의 비교기 한 쪽의 입력 레벨과 제 2의 비교기 한 쪽의 입력 레벨과의 사이에 수습되도록 제어하는 제어 수단을 마련하고 있음에 의해, 삼각파는 저항과 콘덴서로 구성한 필터의 바로 앞에서 접속하여 있는 출력 스위치의 온/오프에 의해 생성되기 때문에, 출력 스위치의 동작 상태와 오차 증폭 신호와의 위상차가 고정되고, 오차 증폭 신호의 주파수 대역을 내리지 않아도 안정성을 확보할 수 있다.
또한, 정류 스위치에 전류 검출 회로를 접속하고, 이 전류 검출 회로를 필터 회로에 접속함에 의해, 필터 회로에는 통상 흐르는 전류와 전류 검출 회로를 경유하여 흐르는 전류가 흐르고, 출력 임피던스를 조정할 수 있다.
본 발명의 다른 양태에 의하면, 스위칭 전원은, 인덕터 전류의 불연속 상태를 검출하고, 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해 안정된 출력 리플 특성을 실현할 수 있다.
본 발명의 또 다른 양태에 의하면, 스위칭 전원은 입출력 전압차에 비례하여 삼각파의 진폭을 자동적으로 변화시키는 회로를 내장함에 의해, 다양한 입출력 조건에 있어서, 안정된 효율·출력 리플 특성을 실현할 수 있다.
본 발명의 또 다른 양태에 의하면, 필터 회로로부터 얻어지는 삼각파형의 진폭이 부하 급변시에 출력 전압과 기준 전압과의 오차를 증폭한 오차 증폭 신호와, 상기 오차 증폭 신호를 분압하여 얻어지는 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 정류 스위치의 온 또는 오프의 타이밍을 고정하도록 함에 의해, 발진 주파수가 고정으로 되고, 멀티페이즈화를 위한 위상을 약간 변경한 신호의 발생이 용이하다.
또한, 분압 신호를 이용하지 않아도, 분압 신호를 이용한 경우와 마찬가지로, 발진 주파수가 고정으로 되고, 멀티페이즈화를 위한 위상을 약간 변경한 신호의 발생이 용이하다.

Claims (9)

  1. 정류 스위치, 전류(轉流) 스위치, 출력 초크 및 평활 콘덴서를 구비하고, 상기 출력 초크와 평활 콘덴서를 직렬로 접속한 스위칭 전원으로서, 이 전원 회로의 출력측에 오차 앰프의 입력을 접속하여 검출 전압과 기준 전압과의 오차를 증폭하도록 구성하고, 이 오차 앰프의 출력을 제 1의 비교기 한 쪽의 입력에 접속하고, 마찬가지로 이 오차 앰프의 출력을 분할 저항을 통하여 제 2의 비교기 한 쪽의 입력에 접속하고 있고, 상기 전류 스위치와 병렬로, 저항 및 콘덴서를 구비한 필터 회로를 접속하고, 이 필터 회로의 출력을 상기 제 1의 비교기의 다른 쪽의 입력 및 제 2의 비교기의 다른 쪽의 입력에 접속하고, 상기 필터 회로로부터 얻어지는 삼각파형의 진폭이 상기 제 1의 비교기 한 쪽의 입력 레벨과 제 2의 비교기 한 쪽의 입력 레벨과의 사이에 수습되도록 제어하는 제어 수단을 마련하고 있는 것을 특징으로 하는 스위칭 전원.
  2. 제 1항에 있어서,
    상기 제어 수단은, 이 오차 앰프의 출력을, 분압비를 자유롭게 변화시키는 전압 분압 회로를 통하여 제 2의 비교기 한 쪽의 입력에 접속하고, 상기 필터 회로로부터 얻어지는 삼각파형의 진폭이 상기 제 1의 비교기 한 쪽의 입력 레벨과 제 2의 비교기 한 쪽의 입력 레벨과의 사이에 수습되도록 구성하고 있는 것을 특징으로 하는 스위칭 전원.
  3. 제 2항에 있어서,
    상기 전압 분압 회로는, 저항을 3개 이상 직렬로 접속하여, 분압비 가변부와 분압비 고정부를 구성하고, 상기 분압비 가변부의 일단을 상기 오차 앰프의 출력과 상기 제 1의 비교기의 입력 사이에 접속하고, 마찬가지로 분압비 가변부의 타단을 상기 제 2의 비교기 한 쪽의 입력에 접속하고 있고, 상기 분압비 가변부에 마련한 적어도 하나의 저항과 병렬로 스위치를 접속하고, 인덕터 전류가 불연속 상태가 된 것을 검출하고, 분압비를 자유롭게 변화시키도록 하고 있는 것을 특징으로 하는 스위칭 전원.
  4. 제 1항에 있어서,
    상기 제어 수단은, 입출력 전위차에 비례하여 변화하는 전류원을 구비하고, 이 전류원은, 상기 분할 저항의 중점과 접지 전위와의 사이에 접속하여 제 2의 신호를 출력하도록 구성하고, 상기 3각파형의 진폭이 상기 제 1 및 제 2의 신호의 사이에 수습되도록 구성하고 있는 것을 특징으로 하는 스위칭 전원.
  5. 제 4항에 있어서,
    상기 분할 저항을 2개 이상 직렬로 접속하고, 저항 분할점과 접지 전위와의 사이에 입출력 전압차에 비례하는 전류원을 접속하여, 분압비를 자유롭게 변화시키도록 하고 있는 것을 특징으로 하는 스위칭 전원.
  6. 제 1항에 있어서,
    상기 오차 앰프에서 전원 회로의 출력 전압과 기준 전압과의 오차를 증폭하여 얻은 오차 증폭 신호를, 상기 필터 회로로부터 얻어지는 삼각파형과를 비교하여 제 1의 비교 신호를 상기 정류 스위치에 출력하고, 상기 오차 증폭 신호를 분압하여, 이 분압 신호를 상기 3각파형과를 비교하여 제 2의 비교 신호를 생성 가능한 구성으로 하고, 상기 제 2의 비교 신호와 클록 신호를 부합시키고, 부하 급변시에 상기 제 2의 비교 신호를 출력하여, 상기 정류 스위치에의 출력 신호를 상기 클록 신호로부터 제 2의 비교 신호로 전환하여, 상기 3각파형의 진폭이 상기 오차 증폭 신호와 상기 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 상기 정류 스위치의 온의 타이밍을 상기 클록 신호로 고정하도록 한 것을 특징으로 하는 스위칭 전원.
  7. 제 6항에 있어서,
    상기 제어 수단은, 부하 급증시에 있어서도, 상기 정류 스위치의 온의 타이밍을 클록 신호로 고정하도록 한 것을 특징으로 하는 스위칭 전원.
  8. 제 1항에 있어서,
    상기 오차 앰프에서 전원 회로의 출력 전압과 기준 전압과의 오차를 증폭하여 얻은 오차 증폭 신호를, 상기 필터 회로로부터 얻어지는 삼각파형과를 비교하여 제 1의 비교 신호를 생성 가능한 구성으로 하고, 상기 제 1의 비교 신호와 클록 신호를 부합시키고, 상기 정류 스위치에 출력하고, 상기 오차 증폭 신호를 분압하여, 이 분압 신호를 상기 삼각파형과를 비교하여 제 2의 비교 신호를 출력하고, 부하 급변시에 상기 정류 스위치에의 출력 신호를 상기 클록 신호로부터 제 1의 비교 신호로 전환하여, 상기 3각파형의 진폭이 상기 오차 증폭 신호와 상기 분압 신호와의 사이에 수습되도록 제어하고, 정상시에 상기 정류 스위치의 오프의 타이밍을 상기 클록 신호로 고정하도록 한 것을 특징으로 하는 스위칭 전원.
  9. 제 8항에 있어서,
    상기 제어 수단은, 부하 급감시에 있어서도, 상기 정류 스위치의 오프의 타이밍을 클록 신호로 고정하도록 한 것을 특징으로 하는 스위칭 전원.
KR1020047019293A 2003-09-05 2004-02-19 스위칭 전원 KR100607807B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00313441 2003-09-05
JP2003313441A JP4020844B2 (ja) 2003-09-05 2003-09-05 スイッチング電源
JP2003423924A JP4020859B2 (ja) 2003-12-22 2003-12-22 スイッチング電源
JP2003423925A JP4020860B2 (ja) 2003-12-22 2003-12-22 スイッチング電源
JPJP-P-2003-00423924 2003-12-22
JPJP-P-2003-00423925 2003-12-22

Publications (2)

Publication Number Publication Date
KR20060023931A true KR20060023931A (ko) 2006-03-15
KR100607807B1 KR100607807B1 (ko) 2006-08-02

Family

ID=34279562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047019293A KR100607807B1 (ko) 2003-09-05 2004-02-19 스위칭 전원

Country Status (7)

Country Link
US (1) US6984966B2 (ko)
EP (1) EP1603220B1 (ko)
KR (1) KR100607807B1 (ko)
AT (1) ATE527746T1 (ko)
CA (1) CA2500507C (ko)
TW (1) TWI231643B (ko)
WO (1) WO2005025041A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002986A (ko) * 2015-06-30 2017-01-09 한국광기술원 Led 전원공급장치
KR20170068670A (ko) * 2015-12-09 2017-06-20 삼성디스플레이 주식회사 전원 공급부 및 그의 구동방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829765B2 (ja) * 2002-06-26 2006-10-04 株式会社デンソー 電源回路
JP2005086931A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp スイッチング電源装置とそれに用いられる半導体集積回路
JP4493045B2 (ja) * 2005-12-05 2010-06-30 パナソニック株式会社 スイッチングレギュレータ回路
CN101395790B (zh) * 2006-02-28 2013-01-02 Nxp股份有限公司 供dc-dc转换器使用的具有精确电平的改进的窗口比较器
CN101071991A (zh) * 2006-05-12 2007-11-14 鸿富锦精密工业（深圳）有限公司 减少输出纹波的开关电源
JP4686745B2 (ja) * 2006-06-05 2011-05-25 トレックス・セミコンダクター株式会社 スイッチング電源回路
US7576527B1 (en) * 2006-07-20 2009-08-18 Marvell International Ltd. Low power DC-DC converter with improved load regulation
US7768246B2 (en) * 2006-07-27 2010-08-03 Richtek Technology Corp. Output ripple control circuit and method for a PWM system
US20100013446A1 (en) * 2008-07-17 2010-01-21 International Business Machines Corporation method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit
TWI377773B (en) * 2009-05-08 2012-11-21 Richtek Technology Corp Pwm controller and method for a dc-to-dc converter
EP2337203B1 (en) * 2009-12-15 2013-05-22 Nxp B.V. Circuit for a switch mode power supply
JP5578861B2 (ja) * 2010-01-18 2014-08-27 トレックス・セミコンダクター株式会社 スイッチング電源回路
JP5676961B2 (ja) 2010-07-30 2015-02-25 スパンション エルエルシー 電源の制御回路、電子機器及び電源の制御方法
US8896284B2 (en) 2011-06-28 2014-11-25 Texas Instruments Incorporated DC-DC converter using internal ripple with the DCM function
US9077242B2 (en) * 2012-09-27 2015-07-07 Semiconductor Components Industries, Llc Converter and method which remains biased for operation in the pulse frequency modulation mode and pulse width modulation mode
EP2728725B1 (en) * 2012-10-30 2017-08-02 Dialog Semiconductor GmbH Hysteretic power converter with current shaping
JP2015012694A (ja) * 2013-06-28 2015-01-19 株式会社東芝 電源回路
CN103401403A (zh) * 2013-07-03 2013-11-20 武汉鑫双易科技开发有限公司 电感充电电荷控制方法及其在开关电源中的应用
CN105375740B (zh) * 2014-09-01 2018-01-30 台达电子工业股份有限公司 功率转换电路
KR101690305B1 (ko) * 2014-10-16 2016-12-27 주식회사 솔루엠 컨버터
US9660628B2 (en) * 2014-12-08 2017-05-23 Analog Devices Global Resistor controlled timer circuit with gain ranging
DE102016205037A1 (de) * 2016-03-24 2017-09-28 Robert Bosch Gmbh Gleichspannungs-Konverter und Verfahren zur Regelung eines Gleichspannungs-Konverters
KR102502419B1 (ko) * 2016-06-02 2023-02-22 삼성전기주식회사 단일 비교기를 갖는 멀티 페이즈 전원 장치
DE102016220199A1 (de) * 2016-10-17 2018-04-19 Continental Automotive Gmbh Gleichspannungswandler und Verfahren zum Betreiben eines Gleichspannungswandlers
US10116207B1 (en) * 2017-08-15 2018-10-30 Dialog Semiconductor (Uk) Limited Hysteretic controller with fixed-frequency continuous conduction mode operation
US11689101B2 (en) * 2020-11-12 2023-06-27 Psemi Corporation Mixed-mode power converter control
US11594965B2 (en) 2020-12-14 2023-02-28 Psemi Corporation Power converter counter circuit with under-regulation detector

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196963A (ja) 1982-05-08 1983-11-16 Sumitomo Metal Ind Ltd 薄肉管の端面バリ取り方法
JPS60108193U (ja) * 1983-12-21 1985-07-23 太陽誘電株式会社 トランジスタ安定化直流電源装置
US4943902A (en) * 1987-11-23 1990-07-24 Viteq Corporation AC to DC power converter and method with integrated line current control for improving power factor
US5481178A (en) * 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
JPH07222437A (ja) 1994-02-02 1995-08-18 Matsushita Electric Ind Co Ltd スイッチング電源装置
JPH09140126A (ja) * 1995-05-30 1997-05-27 Linear Technol Corp 適応スイッチ回路、適応出力回路、制御回路およびスイッチング電圧レギュレータを動作させる方法
US5734259A (en) * 1995-09-29 1998-03-31 Cherry Semiconductor Corporation Balanced delta current method for current control in a hysteretic power supply
JP3402983B2 (ja) 1997-01-29 2003-05-06 三洋電機株式会社 電源回路
JP3655993B2 (ja) 1997-12-17 2005-06-02 新日本無線株式会社 同期型ｄｃ／ｄｃコンバータ
US6127815A (en) * 1999-03-01 2000-10-03 Linear Technology Corp. Circuit and method for reducing quiescent current in a switching regulator
JP3469131B2 (ja) 1999-07-09 2003-11-25 シャープ株式会社 直流安定化電源装置
US6181120B1 (en) * 1999-09-01 2001-01-30 Intersil Corporation Current mode dc/dc converter with controlled output impedance
US6188206B1 (en) * 1999-12-08 2001-02-13 Intel Corporation Dynamic hysteresis voltage regulation
US6518738B1 (en) * 2000-03-29 2003-02-11 Semiconductor Components Industries, Llc Switching regulator control circuit with proactive transient response
US6674274B2 (en) * 2001-02-08 2004-01-06 Linear Technology Corporation Multiple phase switching regulators with stage shedding
US6492794B2 (en) 2001-03-30 2002-12-10 Champion Microelectronic Corp. Technique for limiting current through a reactive element in a voltage converter
JP4364554B2 (ja) 2002-06-07 2009-11-18 株式会社ルネサステクノロジ スイッチング電源装置及びスイッチング電源システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002986A (ko) * 2015-06-30 2017-01-09 한국광기술원 Led 전원공급장치
KR20170068670A (ko) * 2015-12-09 2017-06-20 삼성디스플레이 주식회사 전원 공급부 및 그의 구동방법

Also Published As

Publication number Publication date
US20050212498A1 (en) 2005-09-29
CA2500507A1 (en) 2005-03-17
KR100607807B1 (ko) 2006-08-02
US6984966B2 (en) 2006-01-10
EP1603220A4 (en) 2010-12-15
TW200511700A (en) 2005-03-16
ATE527746T1 (de) 2011-10-15
CA2500507C (en) 2007-06-12
WO2005025041A1 (ja) 2005-03-17
TWI231643B (en) 2005-04-21
EP1603220B1 (en) 2011-10-05
EP1603220A1 (en) 2005-12-07

Similar Documents

Publication Publication Date Title
KR100607807B1 (ko) 스위칭 전원
US7417413B2 (en) Ripple converter
JP4493045B2 (ja) スイッチングレギュレータ回路
US6642696B2 (en) DC-DC converter with a feedback controller
TWI395082B (zh) 用於變頻式電壓調節器的頻率控制電路及方法
US7403365B2 (en) Over-current detection circuit and method for power-supply device
US8018217B2 (en) PWM power converter using a multi-slope ramp signal to improve the transient response thereof
EP1137162A1 (en) Analog/digital PWM control circuit of a winding
US20030214354A1 (en) Balanced current converter with multiple pulse width modulated channels
US20180269787A1 (en) System and method for controlling switching power supply
US6683798B2 (en) Switching power supply with transfer function control circuit
US9552003B2 (en) Zero drift, limitless and adjustable reference voltage generation
US6882132B2 (en) DC voltage chopper for DC voltage
CN100474209C (zh) 步升/步降开关稳压器控制电路和步升/步降开关稳压器
JP4020735B2 (ja) スイッチング電源
JP4020860B2 (ja) スイッチング電源
CN114499123A (zh) 电源转换器的控制电路
JP4020844B2 (ja) スイッチング電源
JP2009055695A (ja) スイッチング電源
JP4364021B2 (ja) スイッチング電源
JP4020859B2 (ja) スイッチング電源
JP4342351B2 (ja) スイッチング電源
JP5151966B2 (ja) スイッチング電源
KR20230159123A (ko) 가변하는 출력 전압을 생성하는 직류-직류 컨버터를 포함하는 전원 공급 장치 및 그것의 동작 방법
CN116526837A (zh) 切换式电源转换器及其转换控制电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090604

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee