JP4020860B2 - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP4020860B2 JP4020860B2 JP2003423925A JP2003423925A JP4020860B2 JP 4020860 B2 JP4020860 B2 JP 4020860B2 JP 2003423925 A JP2003423925 A JP 2003423925A JP 2003423925 A JP2003423925 A JP 2003423925A JP 4020860 B2 JP4020860 B2 JP 4020860B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- power supply
- switch
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
S2 転流スイッチ
L1 出力チョーク
COUT 平滑コンデンサ
R1,R2,R3,R4,R5,RSAW,RSAW1,RSAW2 抵抗
CSAW1,CSAW2 コンデンサ
11 誤差増幅器
12 第一の比較器
13 第二の比較器
14 OR回路
15 バッファアンプ
16 フリップフロップ回路
17 ドライバ
18 電流検出回路
21,22,23,24,25 フィルタ回路
31 誤差増幅器
32 比較器
33 発振器
34 電流検出回路
35 ラッチ
36 フリップフロップ回路
37 ドライバ
Claims (22)
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記転流スイッチと並列に、抵抗及びコンデンサを接続したフィルタ回路を設けてあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を前記フィルタ回路より得られる三角波形とを比較して第一の比較信号を生成可能な構成とするとともに、前記誤差増幅信号を分圧して、この分圧信号を前記三角波形とを比較して第二の比較信号を生成可能な構成とし、前記整流スイッチのオンのタイミングを前記クロック信号で固定するとともに、前記第二の比較信号を出力すると前記整流スイッチへの出力信号として出力し、前記第一の比較信号を出力すると、前記整流スイッチへの出力信号を前記クロック信号又は前記第一の比較信号から前記第二の比較信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記転流スイッチと並列に、抵抗及びコンデンサを接続したフィルタ回路を設けてあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を前記フィルタ回路より得られる三角波形とを比較して第一の比較信号を生成可能な構成とするとともに、前記誤差増幅信号を分圧して、この分圧信号を前記三角波形とを比較して第二の比較信号を前記整流スイッチに出力し、前記整流スイッチのオフのタイミングを前記クロック信号で固定するとともに、前記第一の比較信号を出力すると、前記整流スイッチへの出力信号を前記第二の比較信号から前記第一の比較信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記転流スイッチと並列に、抵抗及びコンデンサを接続したフィルタ回路を設けてあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を前記フィルタ回路より得られる三角波形とを比較して比較信号を出力し、前記整流スイッチのオンのタイミングをクロック信号で固定し、前記比較信号を出力すると、前記クロック信号から前記比較信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記転流スイッチと並列に、抵抗及びコンデンサを接続したフィルタ回路を設けてあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を分圧して、この分圧信号を前記フィルタ回路より得られる三角波形とを比較して比較信号を出力し、前記整流スイッチのオフのタイミングをクロック信号で固定し、前記クロック信号を出力すると、前記比較信号から前記クロック信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 前記整流スイッチと前記出力チョークとの間に、前記フィルタ回路を構成し、このフィルタ回路は、抵抗及びコンデンサを各々少なくとも一つずつ設けて構成してあることを特徴とする請求項1乃至4のいずれかの記載のスイッチング電源。
- 前記フィルタ回路は抵抗と二つのコンデンサを直列に接続して構成し、前記抵抗を前記整流スイッチと前記出力チョークとの間に接続し、前記二つのコンデンサ間に前記フィルタ回路の出力部を設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差増幅器の入力に接続してあることを特徴とする請求項5記載のスイッチング電源。
- 前記フィルタ回路は抵抗とコンデンサを直列に接続して構成し、この抵抗とコンデンサとの接続部に前記フィルタ回路の出力部を設けてあることを特徴とする請求項5記載のスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークの入力端に前記転流スイッチと並列に抵抗を複数個直列に、前記出力チョークの出力端と負電極との間にコンデンサを複数個直列にそれぞれ接続し、抵抗間及びコンデンサ間に接続部を設け、これら接続部を接続してフィルタ回路を構成してあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を前記フィルタ回路より得られる三角波形とを比較して第一の比較信号を生成可能な構成とするとともに、前記誤差増幅信号を分圧して、この分圧信号を前記三角波形とを比較して第二の比較信号を生成可能な構成とし、前記整流スイッチのオンのタイミングを前記クロック信号で固定するとともに、前記第二の比較信号を出力すると前記整流スイッチへの出力信号として出力し、前記第一の比較信号を出力すると、前記整流スイッチへの出力信号を前記クロック信号又は前記第一の比較信号から前記第二の比較信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークの入力端に前記転流スイッチと並列に抵抗を複数個直列に、前記出力チョークの出力端と負電極との間にコンデンサを複数個直列にそれぞれ接続し、抵抗間及びコンデンサ間に接続部を設け、これら接続部を接続してフィルタ回路を構成してあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を前記フィルタ回路より得られる三角波形とを比較して第一の比較信号を生成可能な構成とするとともに、前記誤差増幅信号を分圧して、この分圧信号を前記三角波形とを比較して第二の比較信号を前記整流スイッチに出力し、前記整流スイッチのオフのタイミングを前記クロック信号で固定するとともに、前記第一の比較信号を出力すると、前記整流スイッチへの出力信号を前記第二の比較信号から前記第一の比較信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークの入力端に前記転流スイッチと並列に抵抗を複数個直列に、前記出力チョークの出力端と負電極との間にコンデンサを複数個直列にそれぞれ接続し、抵抗間及びコンデンサ間に接続部を設け、これら接続部を接続してフィルタ回路を構成してあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を前記フィルタ回路より得られる三角波形とを比較して比較信号を出力し、前記整流スイッチのオンのタイミングをクロック信号で固定し、前記比較信号を出力すると、前記クロック信号から前記比較信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークの入力端に前記転流スイッチと並列に抵抗を複数個直列に、前記出力チョークの出力端と負電極との間にコンデンサを複数個直列にそれぞれ接続し、抵抗間及びコンデンサ間に接続部を設け、これら接続部を接続してフィルタ回路を構成してあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を分圧して、この分圧信号を前記フィルタ回路より得られる三角波形とを比較して比較信号を出力し、前記整流スイッチのオフのタイミングをクロック信号で固定し、前記クロック信号を出力すると、前記比較信号から前記クロック信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差増幅器の入力に接続してあることを特徴とする請求項8乃至11のいずれかに記載のスイッチング電源。
- 前記整流スイッチに該整流スイッチの電流を検出する電流検出回路を接続し、この電流検出回路を前記フィルタ回路に接続し、このフィルタ回路に前記電流検出回路から流れる電流を加えるように構成してあることを特徴とする請求項1乃至12のいずれかに記載のスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと前記平滑コンデンサとの間に電流検出部を接続し、この電流検出部の入力側並びに出力側にバッファアンプの入力を接続し、このバッファアンプの出力に、抵抗及びコンデンサを備えたフィルタ回路を接続してあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を前記フィルタ回路より得られる三角波形とを比較して第一の比較信号を生成可能な構成とするとともに、前記誤差増幅信号を分圧して、この分圧信号を前記三角波形とを比較して第二の比較信号を生成可能な構成とし、前記整流スイッチのオンのタイミングを前記クロック信号で固定するとともに、前記第二の比較信号を出力すると前記整流スイッチへの出力信号として出力し、前記第一の比較信号を出力すると、前記整流スイッチへの出力信号を前記クロック信号又は前記第一の比較信号から前記第二の比較信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと前記平滑コンデンサとの間に電流検出部を接続し、この電流検出部の入力側並びに出力側にバッファアンプの入力を接続し、このバッファアンプの出力に、抵抗及びコンデンサを備えたフィルタ回路を接続してあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を前記フィルタ回路より得られる三角波形とを比較して第一の比較信号を生成可能な構成とするとともに、前記誤差増幅信号を分圧して、この分圧信号を前記三角波形とを比較して第二の比較信号を前記整流スイッチに出力し、前記整流スイッチのオフのタイミングを前記クロック信号で固定するとともに、前記第一の比較信号を出力すると、前記整流スイッチへの出力信号を前記第二の比較信号から前記第一の比較信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと前記平滑コンデンサとの間に電流検出部を接続し、この電流検出部の入力側並びに出力側にバッファアンプの入力を接続し、このバッファアンプの出力に、抵抗及びコンデンサを備えたフィルタ回路を接続してあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を前記フィルタ回路より得られる三角波形とを比較して比較信号を出力し、前記整流スイッチのオンのタイミングをクロック信号で固定し、前記比較信号を出力すると、前記クロック信号から前記比較信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと前記平滑コンデンサとの間に電流検出部を接続し、この電流検出部の入力側並びに出力側にバッファアンプの入力を接続し、このバッファアンプの出力に、抵抗及びコンデンサを備えたフィルタ回路を接続してあるスイッチング電源であって、この電源回路の出力電圧と基準電圧との誤差を増幅し、この誤差増幅信号を分圧して、この分圧信号を前記フィルタ回路より得られる三角波形とを比較して比較信号を出力し、前記整流スイッチのオフのタイミングをクロック信号で固定し、前記クロック信号を出力すると、前記比較信号から前記クロック信号へ切り換えて、前記三角波形の振幅が前記誤差増幅信号と前記分圧信号との間に収まるように制御するようにしたことを特徴とするスイッチング電源。
- 前記フィルタ回路はコンデンサと抵抗を直列に接続して構成し、前記バッファアンプの出力を前記コンデンサに接続し、このフィルタ回路の出力部をコンデンサと抵抗との間の接続部に設けてあることを特徴とする請求項14乃至17のいずれかに記載のスイッチング電源。
- 前記フィルタ回路はコンデンサに2つの抵抗を直列に接続して構成し、前記バッファアンプの出力を前記コンデンサに接続し、このフィルタ回路の出力部を前記2つの抵抗の接続部に設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差増幅器の入力に接続してあることを特徴とする請求項14乃至17のいずれかに記載のスイッチング電源。
- 前記出力チョークに該出力チョークの電流を検出する電流検出回路を接続し、この電流検出回路に前記フィルタ回路を接続し、このフィルタ回路に前記電流検出回路から流れる電流を加えるように構成してあることを特徴とする請求項1乃至4のいずれかに記載のスイッチング電源。
- 前記フィルタ回路はコンデンサと抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部をコンデンサと抵抗との間の接続部に設けてあることを特徴とする請求項20記載のスイッチング電源。
- 前記フィルタ回路はコンデンサに2つの抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部を前記2つの抵抗の接続部に設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差増幅器の入力に接続してあることを特徴とする請求項20記載のスイッチング電源。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003423925A JP4020860B2 (ja) | 2003-12-22 | 2003-12-22 | スイッチング電源 |
TW093103466A TWI231643B (en) | 2003-09-05 | 2004-02-13 | Switching power supply |
CA002500507A CA2500507C (en) | 2003-09-05 | 2004-02-19 | Switching power supply |
AT04712668T ATE527746T1 (de) | 2003-09-05 | 2004-02-19 | Schaltbares netzgerät |
KR1020047019293A KR100607807B1 (ko) | 2003-09-05 | 2004-02-19 | 스위칭 전원 |
PCT/JP2004/001890 WO2005025041A1 (ja) | 2003-09-05 | 2004-02-19 | スイッチング電源 |
EP04712668A EP1603220B1 (en) | 2003-09-05 | 2004-02-19 | Switching power supply |
US10/519,450 US6984966B2 (en) | 2003-09-05 | 2004-02-19 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003423925A JP4020860B2 (ja) | 2003-12-22 | 2003-12-22 | スイッチング電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005185023A JP2005185023A (ja) | 2005-07-07 |
JP4020860B2 true JP4020860B2 (ja) | 2007-12-12 |
Family
ID=34784255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003423925A Expired - Fee Related JP4020860B2 (ja) | 2003-09-05 | 2003-12-22 | スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4020860B2 (ja) |
-
2003
- 2003-12-22 JP JP2003423925A patent/JP4020860B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005185023A (ja) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100607807B1 (ko) | 스위칭 전원 | |
US7417413B2 (en) | Ripple converter | |
US6813173B2 (en) | DC-to-DC converter with improved transient response | |
JP4690784B2 (ja) | Dc−dcコンバータ | |
TWI395082B (zh) | 用於變頻式電壓調節器的頻率控制電路及方法 | |
US20070188958A1 (en) | Over-current detection circuit and method for power-supply device | |
KR20060049915A (ko) | Dc-dc 컨버터 회로 | |
US8648639B2 (en) | Duty adjustment circuits and signal generation devices using the same | |
JP6932056B2 (ja) | スイッチングレギュレータ | |
US11329618B2 (en) | Fully differential PWM/PFM power converter control | |
JP4020860B2 (ja) | スイッチング電源 | |
JP4020735B2 (ja) | スイッチング電源 | |
JP4364021B2 (ja) | スイッチング電源 | |
JP4020844B2 (ja) | スイッチング電源 | |
JP4342351B2 (ja) | スイッチング電源 | |
JP2012016241A (ja) | Dc−dcコンバータおよびそれを用いた電子機器 | |
JP2009055695A (ja) | スイッチング電源 | |
JP4020859B2 (ja) | スイッチング電源 | |
JP4293350B2 (ja) | スイッチング電源 | |
JP4369702B2 (ja) | スイッチング電源装置 | |
JP2005328585A (ja) | 電流モード降圧型スイッチングレギュレータの過電流制限回路 | |
JPH10215569A (ja) | Dc−dcコンバータ | |
JP5151966B2 (ja) | スイッチング電源 | |
JP3560100B2 (ja) | 共振型dc−dcコンバータ | |
JP2593250Y2 (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |