KR20050122085A - Internal voltage generator - Google Patents

Internal voltage generator Download PDF

Info

Publication number
KR20050122085A
KR20050122085A KR1020040047237A KR20040047237A KR20050122085A KR 20050122085 A KR20050122085 A KR 20050122085A KR 1020040047237 A KR1020040047237 A KR 1020040047237A KR 20040047237 A KR20040047237 A KR 20040047237A KR 20050122085 A KR20050122085 A KR 20050122085A
Authority
KR
South Korea
Prior art keywords
level
source
node
internal power
power supply
Prior art date
Application number
KR1020040047237A
Other languages
Korean (ko)
Inventor
변상진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040047237A priority Critical patent/KR20050122085A/en
Publication of KR20050122085A publication Critical patent/KR20050122085A/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

본 발명은 외부에서 인가되는 전원전압 VDD의 레벨과 관계없이, 설계 시 예상한 레벨을 안정적으로 유지하는 내부전원을 공급할 수 있는 내부전원 생성장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 기준전압과 내부전원에 대한 피드백전압의 레벨 차이를 감지 및 증폭하여 정출력 및 부출력으로 출력하기 위한 레벨 감지부와, 상기 레벨감지부의 정출력 및 부출력에 응답하여 구동량 조절신호를 출력하기 위한 출력부를 구비하는 레벨 조절수단; 상기 구동량 조절신호에 제어받아 내부전원을 공급하고, 출력된 내부전원을 상기 피드백전압으로 출력하기 위한 내부전원 공급수단; 및 상기 레벨 조절부를 구동하기 위한 구동전원의 레벨과 상관없이, 상기 출력부가 상기 레벨 감지부의 정 및 부출력에만 의존하여 상기 구동량 조절신호를 출력하도록 하기 위한 전류보상수단을 구비하는 내부전원 공급장치를 제공한다. The present invention is to provide an internal power generation device capable of supplying an internal power supply that maintains a level expected at design time regardless of the level of the power supply voltage VDD applied from the outside. A level sensing unit for sensing and amplifying a level difference of a feedback voltage with respect to an internal power source and outputting the positive and negative outputs; and an output unit for outputting a driving amount control signal in response to the positive and negative outputs of the level sensing unit. Level adjusting means provided; Internal power supply means for supplying internal power by being controlled by the driving amount control signal and outputting the output internal power as the feedback voltage; And a current compensating means for causing the output unit to output the driving amount control signal depending on only the positive and negative outputs of the level sensing unit, irrespective of the level of the driving power for driving the level adjusting unit. To provide.

Description

내부전원 생성장치{INTERNAL VOLTAGE GENERATOR} Internal Power Generator {INTERNAL VOLTAGE GENERATOR}

본 발명은 반도체 설계 기술에 관한 것으로, 특히 안정적인 내부전원을 공급하는 내부전원 생성장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to an internal power generator for supplying stable internal power.

일반적으로 반도체메모리소자는 외부에서 인가되는 외부전원 VDD를 낮은 전위로 변환하거나, 또는 펌핑을 통하여 높은 전위로 변환하는 등의 과정을 통해 다양한 레벨의 내부전원(VCORE, VPERI, VDLL, VBLP, VCP)을 생성한다.In general, semiconductor memory devices have various levels of internal power sources (VCORE, VPERI, VDLL, VBLP, VCP) by converting the external power supply VDD applied to the outside into a low potential or by converting the voltage to a high potential through pumping. Create

한편, 현재 반도체메모리소자의 초고속, 고밀도, 그리고 저전력의 요구추세에 따라, 소자에서 실질적 동작이 없는 스탠드바이 상태에서는 낮은 레벨의 전압을 통해 적은 전류량으로 소자를 구동하고, 액티브와 같이 많은 동작이 수행되는 액티브 상태에서는 피드백 루프를 통해 소자에서 요구하는 전류량을 감지하여 전압레벨의 변동없이 안정적으로 전류를 공급하는데, 노력을 기울이고 있다.On the other hand, in accordance with the trend of ultra-fast, high-density, and low-power demand of the current semiconductor memory device, in the standby state where there is no substantial operation in the device, the device is driven with a small amount of current through a low level voltage, and many operations such as active are performed. In the active state, efforts are made to sense the amount of current required by the device through a feedback loop and to provide a stable current without a change in voltage level.

도 1은 종래기술에 따른 내부전원 생성장치의 회로도이다.1 is a circuit diagram of an internal power generator according to the prior art.

도 1을 참조하면, 종래기술에 따른 내부전원 생성장치는 액티브신호(act)와 테스트신호(test)를 입력으로 가져 구동신호(on)를 생성하기 위한 커맨드 입력부(10)와, 구동신호(on)에 의해 액티브되어 기준전압(Vref)의 레벨에 따라 내부전원(Vint)의 레벨을 조절하기 위한 레벨 조절부(20)와, 레벨 조절부(20)의 출력신호(drv)에 응답하여 내부전원(Vint)을 공급하기 위한 내부전원 공급부(30)를 구비한다.Referring to FIG. 1, the internal power generator according to the related art includes a command input unit 10 for generating a driving signal on the active signal act and a test signal as an input, and a driving signal on. Is activated by the power level control unit 20 to adjust the level of the internal power supply Vint according to the level of the reference voltage Vref, and the internal power supply in response to the output signal drv of the level control unit 20. An internal power supply unit 30 for supplying Vint is provided.

그리고 내부전원 공급부(30)는 레벨 조절부(20)의 출력신호(drv)에 응답하여 내부전원(Vint)을 공급하기 위한 출력부(32)와, 내부전원(Vint)을 레벨 조절부(20)로 피드백시키기 위한 피드백부(34)와, 파워업신호(pwrup)에 응답하여 출력부(32)의 출력노드를 초기화시키기 위한 파워업 초기화부(30)를 구비한다.The internal power supply unit 30 outputs the internal power supply Vint to supply the internal power supply Vint in response to the output signal drv of the level control unit 20, and the internal power supply Vint to the level control unit 20. And a power up initialization unit 30 for initializing the output node of the output unit 32 in response to the power up signal pwrup.

또한, 레벨 조절부(20)는 기준전압(Vref)에 대한 피드백(34)의 출력전압(Vint_hl)의 레벨을 감지하기 위한 레벨 감지부(22)와, 레벨 감지부(22)의 출력신호에 응답하여 구동량 조절신호(drv)를 출력하기 위한 출력부(24)와, 구동신호(on)에 응답하여 레벨 감지부(22) 및 출력부(24)를 초기화시키기 위한 초기화부(26)를 구비한다.In addition, the level adjuster 20 may provide a level detector 22 for sensing a level of the output voltage Vint_hl of the feedback 34 to the reference voltage Vref, and an output signal of the level detector 22. An output unit 24 for outputting the driving amount adjustment signal drv in response, and an initialization unit 26 for initializing the level sensing unit 22 and the output unit 24 in response to the driving signal on. Equipped.

먼저, 내부전원 공급부(30)의 각 블록의 내부 회로를 살펴보도록 한다.First, the internal circuit of each block of the internal power supply unit 30 will be described.

내부전원 공급부(30) 내 출력부(32)는 구동량 조절신호(drv)를 게이트 입력으로 가지며 전원전압 VDD와 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM8)와, 전원전압 VDD를 게이트 입력으로 가지며 출력노드에 자신의 드레인단이 접속된 NMOS트랜지스터(NM6)와, 구동신호(on)를 게이트 입력으로 가지며 NMOS트랜지스터(NM6)의 소스단에 자신의 드레인단이 접속되고 전원전압 VSS에 자신의 소스단이 접속된 NMOS트랜지스터(NM7)를 구비하여, 출력노드에 걸린 전압을 내부전원(Vint)으로 공급한다.The output part 32 of the internal power supply 30 has a driving amount control signal drv as a gate input, and a PMOS transistor PM8 having a source-drain path between the power supply voltage VDD and the output node, and a power supply voltage VDD. NMOS transistor NM6 having its gate input and its drain terminal connected to the output node, and its driving signal on as its gate input, its drain terminal is connected to the source terminal of the NMOS transistor NM6, and the power supply voltage VSS. An NMOS transistor NM7 having a source terminal connected thereto is provided, and a voltage applied to the output node is supplied to the internal power supply Vint.

그리고 피드백부(34)는 출력노드와 전원전압 VSS 사이에 직렬로 연결된 커패시터(C1, C2)와, 커패시터(C1, C2)의 연결노드와 출력노드 사이에 소스-드레인 경로를 가지며 자신의 소스단이 게이트단에 접속된 PMOS트랜지스터(PM10)와, 커패시터(C1, C2)의 연결노드와 전원전압 VSS 사이에 소스-드레인 경로를 가지며 자신의 게이트단이 드레인단과 접속된 PMOS트랜지스터(PM11)를 구비하여, PMOS트랜지스터(PM10)의 게이트단에 걸린 전압을 피드백 전압(Vint_hl)으로 출력한다.In addition, the feedback unit 34 has a source-drain path between the capacitors C1 and C2 connected in series between the output node and the power supply voltage VSS, and the connection node and the output node of the capacitors C1 and C2. A PMOS transistor PM10 connected to the gate terminal and a PMOS transistor PM11 having a source-drain path between the connection node of the capacitors C1 and C2 and the power supply voltage VSS and its gate terminal connected to the drain terminal. The voltage applied to the gate terminal of the PMOS transistor PM10 is output as the feedback voltage Vint_hl.

끝으로, 파워업 초기화부(36)는 파워업신호(pwrup)를 게이트 입력으로 가지며 전원전압 VDD와 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM9)를 구비한다. Finally, the power-up initialization unit 36 includes a PMOS transistor PM9 having a power-up signal pwrup as a gate input and having a source-drain path between the power supply voltage VDD and the output node.

다음으로 레벨 조절부(20) 내 각 블록들의 내부 회로를 살펴보도록 한다.Next, the internal circuits of the blocks in the level controller 20 will be described.

먼저, 레벨 감지부(22)는 전원전압 VDD와 노드 L 사이에 소스-드레인 경로를 가지며 자신의 드레인단이 게이트단에 접속된 PMOS트랜지스터(PM3)와, 전원전압 VDD와 노드 R사이에 소스-드레인 경로를 가지며 자신의 드레인단이 게이트단에 접속된 PMOS트랜지스터(PM4)와, 기준전압(Vref)을 게이트 입력으로 가지며 노드 L에 자신의 드레인단이 접속된 NMOS트랜지스터(NM2)와, 피드백전압(Vint_hl)을 게이트 입력으로 가지며 노드 R에 자신의 드레인단이 접속되고 자신의 소스단이 NMOS트랜지스터(NM2)의 소스단에 접속된 NMOS트랜지스터(NM4)와, 구동신호(on)를 게이트 입력으로 가지며 자신의 드레인단이 NMOS트랜지스터(NM2)의 소스단에 접속되고 자신의 드레인단이 전원전압 VSS에 접속된 NMOS트랜지스터(NM3)를 구비하여, 노드 L 및 R에 걸린 전압을 제1 및 제2 레벨 감지신호로 출력한다.First, the level sensing unit 22 has a source-drain path between the power supply voltage VDD and the node L, and its drain terminal is connected to the gate terminal, and the source-between the power supply voltage VDD and the node R. A PMOS transistor (PM4) having a drain path and its drain terminal connected to the gate terminal, a NMOS transistor (NM2) having its drain terminal connected to the node L with a reference voltage (Vref) as a gate input, and a feedback voltage. The NMOS transistor NM4 and its driving terminal are connected to the source terminal of the NMOS transistor NM2 and its drain terminal is connected to the node R with (Vint_hl) as the gate input. And an NMOS transistor NM3 having its drain terminal connected to the source terminal of the NMOS transistor NM2 and its drain terminal connected to the power supply voltage VSS, so that the voltages applied to the nodes L and R are first and second. Output by level detection signal The.

또한, 출력부(24)는 제1 레벨 감지신호를 게이트 입력으로 가지며 전원전압 VDD에 자신의 소스단에 접속된 PMOS트랜지스터(PM1)와, 자신의 드레인단과 게이트단이 연결되어 PMOS트랜지스터(PM1)의 드레인단에 자신의 드레인단이 접속되고 전원전압 VSS에 자신의 소스단이 접속된 NMOS트랜지스터(NM1)와, 제2 레벨 감지신호를 게이트 입력으로 가지며 전원전압 VDD와 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM6)와, NMOS트랜지스터(NM1)의 게이트 단에 걸린 전압을 게이트 입력으로 가지며 출력노드와 전원전압 VSS 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM5)를 구비하여, 자신의 출력노드에 걸린 전압을 구동량 조량조절신호로 출력한다. In addition, the output unit 24 has a first level sensing signal as a gate input, and has a PMOS transistor PM1 connected to its source terminal to a power supply voltage VDD, and its drain terminal and gate terminal thereof are connected to the PMOS transistor PM1. A drain terminal of the NMOS transistor NM1 having its drain terminal connected to its drain terminal and its source terminal connected to the power supply voltage VSS, and a second level sensing signal as a gate input, and having a source-drain between the power supply voltage VDD and the output node. A PMOS transistor PM6 having a path, and an NMOS transistor NM5 having a drain-source path between an output node and a power supply voltage VSS and having a voltage applied to a gate terminal of the NMOS transistor NM1 as a gate input. Outputs the voltage applied to the output node of as a driving amount control signal.

끝으로, 초기화부(26)는 구동신호(on)를 게이트 입력으로 가지며 전원전압 VDD와 노드 L 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM2)와, 구동신호(on)를 게이트 입력으로 가지며 전원전압 VDD와 노드 R 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM5)와, 구동신호(on)를 게이트 입력으로 가지며 전원전압 VDD와 출력부(24)의 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM7)를 구비한다.Finally, the initialization unit 26 has a drive signal on as a gate input, a PMOS transistor PM2 having a source-drain path between the power supply voltage VDD and the node L, and a drive signal on as a gate input. A PMOS transistor PM5 having a source-drain path between the power supply voltage VDD and the node R, a drive signal on as a gate input, and a source-drain path between the power supply voltage VDD and the output node of the output unit 24. It has a PMOS transistor PM7 having.

커맨드 입력부(10)는 액티브신호(act)와 테스트신호(test)를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 반전시켜 구동신호(on)를 출력시키기 위한 인버터(I1)를 구비한다.The command input unit 10 may include an NAND gate ND1 having an active signal act and a test signal as an input, and an inverter for outputting a driving signal ON by inverting an output signal of the NAND gate ND1 ( I1).

다음에서는 내부전원 생성장치의 동작을 살펴보도록한다.Next, the operation of the internal power generator will be described.

동작설명에 앞서 사용되는 신호에 관해 살펴보면, 파워업신호(pwrup)는 소자의 초기 구동 시 외부에서 인가되는 외부전원 VDD와 VSS가 일정레벨 이상 상승하여 회로의 신뢰적 동작을 보장할 수 있을 때 활성화되는 신호이며, 액티브신호(act)는 소자의 동작을 의미하는 신호이다. 또한, 테스트신호(test)는 테스트모드로의 진입여부를 나타내며, 기준전압(Vint)은 생성되는 내부전원 Vint이 갖는 레벨에 대한 기준을 제공한다.Looking at the signals used prior to the description of the operation, the power-up signal (pwrup) is activated when the external power supply VDD and VSS applied externally during the initial driving of the device rises above a certain level to ensure reliable operation of the circuit. The active signal act is a signal representing the operation of the device. In addition, the test signal test indicates whether the test mode is entered, and the reference voltage Vint provides a reference to the level of the generated internal power supply Vint.

먼저, 파워업 동작에서는, 파워업신호(pwrup)가 비활성화되므로 PMOS트랜지스터(PM9)가 턴온된어, 전원전압 VDD의 레벨을 내부전원 Vint가 따라간다. 이후, 파워업신호(pwrup)가 활성화되면, PMOS트랜지스터(PM9)는 턴오프된다.First, in the power-up operation, since the power-up signal pwrup is inactivated, the PMOS transistor PM9 is turned on, and the internal power supply Vint follows the level of the power supply voltage VDD. Thereafter, when the power-up signal pwrup is activated, the PMOS transistor PM9 is turned off.

또한, 초기화 동작은 액티브신호(act) 및 테스트신호(test)가 활성화되거나, 또는 액티브신호(act)가 비활성화되고 테스트신호(test)가 활성화된 경우에 커맨드 입력부(10)가 구동신호(on)를 비활성화시키므로 PMOS트랜지스터(PM2, PM5, PM7)에 의해 수행된다.In addition, in the initialization operation, when the active signal act and the test signal test are activated, or when the active signal act is inactivated and the test signal test is activated, the command input unit 10 is driven with the driving signal on. Is deactivated and is performed by the PMOS transistors PM2, PM5, and PM7.

또한, 내부전원 생성 동작은 파워업신호(pwrup) 및 액티브신호(act)가 활성화되고 테스트신호(test)가 비활성화된 경우, 커맨드 입력부(10)가 구동신호(on)를 활성화시켜 수행된다.In addition, when the power-up signal pwrup and the active signal act are activated and the test signal test is deactivated, the internal power generation operation is performed by activating the driving signal on.

내부전원 생성동작을 보다 구체적으로 살펴보면, 초기 동작 시에는 내부전원 Vint가 충분한 레벨로 상승하지 못하였으므로, 이로인해 생성된 피드백 전압(Vint_hl)의 레벨은 기준전압(Vref)의 레벨보다 낮다. 따라서, 구동신호(on)에 의해 턴온된 NMOS트랜지스터(NM3)에 의해 바이어스 전류가 공급되며, 기준전압(Vref)을 게이트 입력으로 갖는 NMOS트랜지스터(NM2)가 피드백 전압(Vint_hl)을 게이트 입력으로 갖는 NMOS트랜지스터(NM4)에 비해 보다 많이 턴온되므로, 노드 L의 전압 레벨이 노드 R에 비해 낮아진다. 노드 L에 걸린 전압을 게이트 입력으로 갖는 PMOS트랜지스터(PM1)에 의해 노드 C의 전압레벨이 상승함에 따라 NMOS트랜지스터(NM1)가 점차 턴온되며, 동일한 게이트 입력을 갖는 NMOS트랜지스터(NM5)도 동일한 만큼 턴온되어 동일한 양의 전류가 흐르게되어, 출력부(24)의 출력노드의 전압레벨은 점차 하강한다. 즉, 출력노드에 걸린 전압이 구동량 조절신호(drv)이므로, 구동량 조절신호(drv)의 레벨이 점차 하강함에 따라 이에 제어받는 PMOS트랜지스터(PM8)가 구동량을 증가시켜 내부전원(Vint)의 레벨을 상승시키며, 피드백부(34)가 내부전원(Vint)의 절반레벨을 갖는 피드백 전압(Vint_hl)을 레벨 감지부(22)로 피드백한다. 이와같은 과정은 피드백전압(Vint_hl)의 레벨이 기준전압(Vref)의 레벨과 같아질 때 까지 반복된다.Looking at the internal power generation operation in more detail, since the internal power supply Vint did not rise to a sufficient level during the initial operation, the level of the feedback voltage Vint_hl generated thereby is lower than the level of the reference voltage Vref. Accordingly, the bias current is supplied by the NMOS transistor NM3 turned on by the driving signal on, and the NMOS transistor NM2 having the reference voltage Vref as the gate input has the feedback voltage Vint_hl as the gate input. Since more turns on compared to the NMOS transistor NM4, the voltage level of the node L is lower than that of the node R. As the voltage level of node C increases by the PMOS transistor PM1 having the voltage applied to the node L as the gate input, the NMOS transistor NM1 is gradually turned on, and the NMOS transistor NM5 having the same gate input is turned on as much as the same. The same amount of current flows, and the voltage level of the output node of the output unit 24 gradually decreases. That is, since the voltage applied to the output node is the drive amount control signal drv, as the level of the drive amount control signal drv gradually decreases, the controlled PMOS transistor PM8 increases the drive amount, thereby increasing the internal power supply Vint. The feedback unit 34 feeds back the feedback voltage Vint_hl having the half level of the internal power supply Vint to the level sensing unit 22. This process is repeated until the level of the feedback voltage Vint_hl is equal to the level of the reference voltage Vref.

이와같이 기준전압(Vref)의 레벨과 피드백전압(Vint_hl)의 레벨이 같아지면, 구동량 조절신호(drv)의 레벨이 일정해져 내부전원(Vint)의 레벨이 안정된다.When the level of the reference voltage Vref is equal to the level of the feedback voltage Vint_hl in this manner, the level of the driving amount control signal drv becomes constant so that the level of the internal power supply Vint is stabilized.

그런데, 전원전압 VDD가 점차 상승함에 따라 포화영역에서 동작하는 NMOS트랜지스터(NM1)의 드레인-소스전류(Drain To Source Current, 이하 'Ids'라고 함)가 증가하는 현상이 발생되어, 내부전원 Vint의 레벨이 상승하는 문제점이 생긴다.However, as the power supply voltage VDD gradually increases, the drain-to-source current (hereinafter referred to as 'Ids') of the NMOS transistor NM1 operating in the saturation region increases, thereby causing an increase in the internal power supply Vint. There is a problem that the level rises.

기준전압(Vref)의 레벨과 피드백 전압(Vint_hl)의 레벨이 동일하면, 각 NMOS트랜지스터(NM1 및 NM5)로 흐르는 전류량이 동일하다. 그러므로 이 상태는 외부전압 VDD가 증가하게 되더라도 내부전원 Vint의 전류소모가 없다면 일정하게 유지되어야 한다. 이는 NMOS트랜지스터(NM1)가 PN 다이오드와 같이 동작을 하여 문턱전압(Threshold Voltage, Vt) 이상에서는 다이오드가 턴온되어 소스와 드레인과 게이트를 묶은 노드 사이에 일정한 전위를 유지하게되고, 이 노드를 게이트 입력으로 받는 NMOS트랜지스터(NM5)에 동일한 양의 전류를 흐리기 때문에 가능하다.When the level of the reference voltage Vref and the level of the feedback voltage Vint_hl are the same, the amount of current flowing through each of the NMOS transistors NM1 and NM5 is the same. Therefore, this state should be kept constant even if the external voltage VDD is increased without current consumption of the internal power supply Vint. This is because the NMOS transistor NM1 operates like a PN diode and the diode is turned on above the threshold voltage (Vt) to maintain a constant potential between the source, the drain, and the node that binds the gate. This is possible because the same amount of current flows in the received NMOS transistor NM5.

그러나 전원전압 VDD가 점차로 상승하게 되면 트랜지스터들은 포화영역임에도 불구하고 채널랭스 모듈레이션에 의해 유효 채널의 길이가 짧아지게되어 트랜지스터의 Ids가 증가하게된다. 이러한 이유로 PMOS트랜지스터(PM1)의 게이트 전압을 증가시키게되며, 동일한 게이트 전압을 갖는 NMOS트랜지스터(NM1)의 게이트전압도 증가하게된다. 따라서, 구동량 조절신호(drv)의 전압레벨이 하강하여 PMOS트랜지스터(PM8)의 전류 구동량을 늘리게되므로, 내부전원 Vint의 레벨이 상승한다. 물론 채널의 길이가 짧은 트랜지스터들은 모두 채널랭스 모듈레이션을 일읔ㄴ다. 하지만, 내부전원 발생회로에서 채널랭스 모듈레이션의 영향을 가장 많이 받는 부분은 피드백 루프이다.However, if the power supply voltage VDD gradually rises, the channel length modulation shortens the effective channel length even though the transistors are saturated, thereby increasing the Ids of the transistor. For this reason, the gate voltage of the PMOS transistor PM1 is increased, and the gate voltage of the NMOS transistor NM1 having the same gate voltage is also increased. Therefore, since the voltage level of the drive amount control signal drv decreases to increase the current drive amount of the PMOS transistor PM8, the level of the internal power supply Vint increases. Of course, all transistors with short channel lengths result in channel length modulation. However, the feedback loop is the most affected by channel length modulation in the internal power generation circuit.

내부전원 Vint레벨이 상승함에 따라 피드백전압(Vint_hl)의 레벨이 기준전압(Vref)의 레벨보다 상승하게되므로, 레벨감지부(22)에 의해 노드 R의 전압레벨이 노드 L보다 낮아져 PMOS트랜지스터(PM6)의 공급전류량이 증가하나, NMOS트랜지스터(NM5)을 통해 흐르는 전류량보다 많은 양의 전류를 공급하지 못하므로 구동량 조절신호(drv)의 레벨을 상승시키지 못한다.As the level of the internal power supply Vint increases, the level of the feedback voltage Vint_hl rises above the level of the reference voltage Vref. Therefore, the voltage level of the node R becomes lower than that of the node L by the level sensing unit 22 so that the PMOS transistor PM6 is increased. ), But the amount of supply current is increased, but it cannot supply a larger amount of current than the amount of current flowing through the NMOS transistor NM5, and thus does not increase the level of the driving amount control signal drv.

따라서, PMOS트랜지스터(PM1)의 Ids의 증가에 NMOS다이오드(NM1)의 게이트 전압이 증가함에 따라 점차적으로 내부전원 Vint의 레벨도 상승하게되어, 칩의 신뢰성이 떨어지는 문제점이 발생된다.Therefore, as the gate voltage of the NMOS diode NM1 increases with the increase of Ids of the PMOS transistor PM1, the level of the internal power supply Vint gradually rises, resulting in a problem of inferior chip reliability.

하기 수식은 채널랭스 모듈레이션에 따른 Ids를 나타낸다.The following formula represents Ids according to channel length modulation.

수학식1 에서 W는 게이트의 넓이이며, L은 게이트의 길이이다. 또한, VT는 트랜지스터의 문턱전압이며, K'n은 소자의 파라미터(parameter)이며, λ는 채널랭스 모듈레이션에 따른 영향을 나타내는 계수이다.In Equation 1, W is the width of the gate, and L is the length of the gate. In addition, V T is a threshold voltage of a transistor, K ' n is a parameter of a device, and λ is a coefficient indicating an effect of channel length modulation.

도 2는 전원전압 VDD에 따른 도 1의 동작 파형도로서. 전술한 바와같이 전원전압 VDD가 상승함에 따라 포화영역에서도 내부전원(Vint)의 레벨이 상승하는 것을 알 수 있다. 2 is an operating waveform diagram of FIG. 1 according to a power supply voltage VDD. As described above, it can be seen that as the power supply voltage VDD rises, the level of the internal power supply Vint rises even in the saturation region.

종래기술에 기술에 따른 내부전원 생성장치를 사용하는 경우 내부전원 Vint의 레벨이 기준전압(Vref)과는 관계없이 전원전압 VDD가 상승함에 따라 점차 상승하여 칩의 신뢰성을 떨어뜨리며, 또한 칩의 수율도 감소시킨다. In the case of using the internal power generator according to the prior art, the level of the internal power supply Vint gradually increases as the power supply voltage VDD increases regardless of the reference voltage (Vref), thereby lowering the reliability of the chip and yielding the chip yield. Also reduces.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 외부에서 인가되는 전원전압 VDD의 레벨과 관계없이, 설계 시 예상한 레벨을 안정적으로 유지하는 내부전원을 공급할 수 있는 내부전원 생성장치를 제공하는데 그 목적이 있다. The present invention is proposed to solve the problems of the prior art as described above, regardless of the level of the power supply voltage VDD applied from the outside, to generate an internal power supply that can supply the internal power to maintain a stable level expected at design The purpose is to provide a device.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 내부전원 생성장치는 기준전압과 내부전원에 대한 피드백전압의 레벨 차이를 감지 및 증폭하여 정출력 및 부출력으로 출력하기 위한 레벨 감지부와, 상기 레벨감지부의 정출력 및 부출력에 응답하여 구동량 조절신호를 출력하기 위한 출력부를 구비하는 레벨 조절수단; 상기 구동량 조절신호에 제어받아 내부전원을 공급하고, 출력된 내부전원을 상기 피드백전압으로 출력하기 위한 내부전원 공급수단; 및 상기 레벨 조절부를 구동하기 위한 구동전원의 레벨과 상관없이, 상기 출력부가 상기 레벨 감지부의 정 및 부출력에만 의존하여 상기 구동량 조절신호를 출력하도록 하기 위한 전류보상수단을 구비한다. An internal power generation device according to an embodiment of the present invention for achieving the above technical problem is a level sensing unit for detecting and amplifying the level difference between the reference voltage and the feedback voltage for the internal power output to the positive output and the negative output And an output unit for outputting a driving amount control signal in response to the positive output and the negative output of the level detection unit. Internal power supply means for supplying internal power by being controlled by the driving amount control signal and outputting the output internal power as the feedback voltage; And current compensation means for causing the output unit to output the drive amount adjustment signal depending on only the positive and negative outputs of the level sensing unit, irrespective of the level of the driving power for driving the level adjusting unit.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 3은 본 발명의 일 실시예에 따른 내부전원 생성장치의 회로도이다.3 is a circuit diagram of an internal power generator according to an embodiment of the present invention.

도 3을 참조하면, 본 발명에 따른 내부전원 생성장치는 액티브신호(act)와 테스트신호(test)를 입력으로 하여 구동신호(on)를 출력하기 위한 커맨드입력부(10)와, 기준전압(Vref)과 피드백전압(Vint_hl)의 차이를 감지 및 증폭하여 제1 및 제2 레벨감지신호로 출력하기 위한 레벨 감지부(22)와, 레벨감지부(22)의 제1 및 제2 레벨감지신호 응답하여 구동량 조절신호(drv)를 출력하기 위한 출력부(24)와, 구동신호(on)에 응답하여 레벨감지부(22) 및 출력부(24)의 출력노드를 초기화시키기 위한 초기화부(26)를 구비하는 레벨 조절부(20)와, 구동량 조절신호(drv)에 제어받아 내부전원(Vint)을 공급하고, 출력된 내부전원(Vint)을 피드백전압(Vint_hl)으로 출력하기 위한 내부전원 공급부와, 레벨 조절부(20)를 구동하기 위한 전원전압 VDD의 레벨과 상관없이, 출력부(24)가 레벨 감지부(22)의 제1 및 제2 레벨감지신호에만 의존하여 구동량 조절신호(drv)를 출력하도록 하기 위한 전류보상부(NM8)를 구비한다.Referring to FIG. 3, the internal power generator according to the present invention includes a command input unit 10 for outputting a driving signal on by inputting an active signal act and a test signal test, and a reference voltage Vref. ) And a level sensing unit 22 for sensing and amplifying a difference between the feedback voltage Vint_hl and the first and second level sensing signals, and the first and second level sensing signal responses of the level sensing unit 22. An output unit 24 for outputting the driving amount adjustment signal drv and an initialization unit 26 for initializing the output nodes of the level sensing unit 22 and the output unit 24 in response to the driving signal on. An internal power supply for supplying the internal power supply Vint under the control of the driving amount control signal drv and outputting the output internal power supply Vint as the feedback voltage Vint_hl. Regardless of the level of the supply unit and the power supply voltage VDD for driving the level adjusting unit 20, the output unit 24 is the level sensing unit 2. And a current compensator NM8 for outputting the drive amount adjustment signal drv in dependence only on the first and second level detection signals of 2).

또한, 내부전원 생성장치의 레벨 조절부(20) 내 레벨감지부(22)와 출력부(24)는 2 스테이지 전류미러형 차동증폭기(2 Stage Current Mirror Differential Amplifier)로, 기준전압(Vref)과 내부전원에 대한 피드백 전압(Vint_hl)의 레벨차를 감지 및 증폭하여 내부전원(Vint)의 구동량을 조절한다.In addition, the level sensing unit 22 and the output unit 24 in the level control unit 20 of the internal power generator are two stage current mirror differential amplifiers. The driving amount of the internal power supply Vint is adjusted by detecting and amplifying the level difference between the feedback voltage Vint_hl and the internal power supply.

그리고 전류보상부(NM8)는 노드 L에 걸린 전압을 게이트 입력으로 가지며 NMOS트랜지스터의 게이트에 자신의 드레인단이 접속되고 전원전압 VSS에 자신의 소스단이 접속된 NMOS트랜지스터를 구비한다.The current compensator NM8 has a voltage applied to the node L as a gate input, and has an NMOS transistor having its drain terminal connected to the gate of the NMOS transistor and its source terminal connected to the power supply voltage VSS.

참고적으로, 내부전원 생성장치의 전류보상부(NM8)를 제외한 모든 블록(10, 20, 30)은 종래의 내부전원 생성장치와 동일한 회로구성을 가지므로, 이에 대해서는 동일 도면부호를 부여하고 구체적 연결관계에 대해서는 생략하도록한다. 또한, 전류보상부(NM8)가 소모하는 전류는 트랜지스터의 사이즈 조정을 통해 줄일 수 있다.For reference, all blocks 10, 20, and 30 except for the current compensating unit NM8 of the internal power generator have the same circuit configuration as the conventional internal power generator, and the same reference numerals are given to the same. Omit the connection. In addition, the current consumed by the current compensator NM8 can be reduced by adjusting the size of the transistor.

본 발명에 따른 내부전원 생성장치는 전류보상부(NM8)를 더 구비하여, 노드 L의 전압레벨이 일정이상 증가하면, 이때 부터 NMOS트랜지스터(NM1)로 흐르는 전류량의 일정비율을 줄여준다. 따라서, 2 스테이지 전류미러형 차동증폭기의 전류미러는 전원전압 VDD의 레벨과 상관없이 일정한 레벨의 전류를 공급한다.The internal power generator according to the present invention further includes a current compensating unit NM8, and when the voltage level of the node L increases by a certain level or more, the constant rate of the amount of current flowing into the NMOS transistor NM1 is reduced. Therefore, the current mirror of the two-stage current mirror type differential amplifier supplies a constant level of current regardless of the level of the power supply voltage VDD.

도 4는 전원전압 VDD에 따른 도 3의 동작 파형도이다.4 is an operation waveform diagram of FIG. 3 according to a power supply voltage VDD.

도면에 도시된바와 같이, 포화영역에서 전원전압 VDD가 계속 상승하여도, 본 발명에 따른 내부전원 생성장치에 의해 생성된 내부전원(Vint)의 레벨이 일정한 레벨을 지속적으로 유지하는 것을 알 수 있다.As shown in the figure, even when the power supply voltage VDD continues to rise in the saturation region, it can be seen that the level of the internal power supply Vint generated by the internal power generator according to the present invention maintains a constant level. .

이는 포화영역에서 전원전압 VDD가 증가함에 따라 전류보상부(NM8)가 액티브되어 채널랭스 모듈레이션으로 인해 발생되는 NMOS트랜지스터(NM1)의 Ids 증가분 만큼의 전류를 제거하여주므로, 전원전압 VDD의 레벨과 상관없이 일정한 레벨의 전류가 NMOS트랜지스터(NM1)를 통해 흐르게된다.This is correlated with the level of the supply voltage VDD because the current compensator NM8 is activated in the saturation region and the current compensator NM8 is activated to remove the current as much as the Ids increase of the NMOS transistor NM1 caused by channel length modulation. Without this, a constant level of current flows through the NMOS transistor NM1.

따라서, 종래와 같이 채널랭스 모듈레이션에 의해 NMOS트랜지스터(NM1)의 전류가 증가하여 기준전압(Vref)과 피드백전압(Vint_hl)의 레벨이 동일함에도 불구하고 내부전원(Vint)의 레벨이 상승하는 현상이 발생하지 않는다.Accordingly, the current of the NMOS transistor NM1 is increased by channel length modulation so that the level of the internal power supply Vint rises despite the same level of the reference voltage Vref and the feedback voltage Vint_hl. Does not occur.

그러므로, 전술한 본 발명에 따른 내부전원 생성장치를 이용하여 내부전원을 공급하는 경우 전원전압 VDD와 상관없이 안정적 레벨로 전류를 공급하므로, 소자 동작에 있어서의 신뢰성을 향상시키며, 또한 칩의 수율을 향상시킨다.Therefore, when the internal power is supplied using the internal power generator according to the present invention described above, the current is supplied at a stable level irrespective of the power supply voltage VDD, thereby improving reliability in device operation and improving chip yield. Improve.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 채널랭스 모듈레이션으로 인해 발생하는 트랜지스터의 전류 증가분을 제거하여주므로, 전원전압 VDD의 레벨과 상관없이 안정적인 내부전원을 공급하므로, 소자 동작에 있어 신뢰성을 확보하며, 또한 칩의 수율을 향상시킨다. Since the present invention eliminates the current increase of the transistor caused by the channel length modulation, it provides a stable internal power supply regardless of the level of the power supply voltage VDD, thereby ensuring reliability in device operation and improving chip yield. Improve.

도 1은 종래기술에 따른 내부전원 생성장치의 회로도.1 is a circuit diagram of an internal power generator according to the prior art.

도 2는 전원전압 VDD에 따른 도 1의 동작 파형도.2 is an operational waveform diagram of FIG. 1 according to a power supply voltage VDD;

도 3은 본 발명의 일 실시예에 따른 내부전원 생성장치의 회로도.3 is a circuit diagram of an internal power generator according to an embodiment of the present invention.

도 4는 전원전압 VDD에 따른 도 3의 동작 파형도. 4 is an operational waveform diagram of FIG. 3 according to a power supply voltage VDD;

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

NM8 : 전류보상부 NM8: current compensator

Claims (11)

기준전압과 내부전원에 대한 피드백전압의 레벨 차이를 감지 및 증폭하고, 이를 통해 공급되는 내부전원을 레벨을 조절하기 위한 2-스테이지 전류미러형 차동증폭기를 구비하는 내부전원 공급장치에 있어서,An internal power supply comprising a two-stage current mirror type differential amplifier for detecting and amplifying a level difference between a reference voltage and a feedback voltage with respect to an internal power supply, and for adjusting a level of the internal power supplied through the same. 상기 차동증폭기을 구동하기 위한 구동전원의 레벨과 상관없이, 상기 차동증폭기 내 전류미러가 상기 기준전압과 피드백전압의 전압차이에 의존적으로 전류를 공급하도록 하기 위한 전류보상수단Current compensation means for causing the current mirror in the differential amplifier to supply current depending on the voltage difference between the reference voltage and the feedback voltage, regardless of the level of a driving power source for driving the differential amplifier. 을 구비하는 내부전원 공급장치.Internal power supply having a. 제1항에 있어서,The method of claim 1, 상기 차동증폭기는,The differential amplifier, 구동신호를 입력으로 가지며 제1 노드와 제2 구동전원 사이에 드레인-소스 경로를 갖는 제1 NMOS트랜지스터와, 상기 기준전압을 게이트 입력으로 가지며 제2 노드와 상기 제1 노드 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터와, 상기 피드백전압을 게이트 입력으로 가지며 제3 노드와 상기 제1 노드 사이에 드레인-소스 경로를 갖는 제3 NMOS트랜지스터와, 자신의 드레인단에 자신의 게이트단이 접속되며 제1 구동전원과 상기 제2 노드 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터와, 자신의 드레인단에 자신의 게이트단이 접속되며 제1 구동전원과 상기 제3 노드 사이에 소스-드레인 경로를 갖는 제2 PMOS트랜지스터와, 상기 제2 노드에 걸린 전압을 게이트 입력으로 가지며 제1 구동전원에 자신의 소스단이 접속된 제3 PMOS트랜지스터와, 자신의 드레인단에 자신의 게이트단이 접속되고 상기 제3 PMOS트랜지스터의 드레인단에 자신의 드레인단이 접속되며 제2 구동전원에 소스단이 접속된 제4 NMOS트랜지스터와, 제3 노드에 걸린 전압을 게이트 입력으로 가지며 제1 구동전원과 출력노드 사이에 소스-드레인 경로를 갖는 제4 PMOS트랜지스터와, 상기 제4 NMOS트랜지스터의 게이트단에 자신의 게이트단이 접속되고 상기 출력노드와 제2 구동전원 사이에 드레인-소스 경로를 갖는 제5 NMOS트랜지스터를 구비하는 것을 특징으로 하는 내부전원 공급장치.A first NMOS transistor having a driving signal as an input and having a drain-source path between a first node and a second driving power source, and a drain-source path between the second node and the first node having the reference voltage as a gate input; A second NMOS transistor having a gate voltage, a third NMOS transistor having the feedback voltage as a gate input, and having a drain-source path between a third node and the first node, and a gate terminal thereof connected to a drain terminal thereof; A first PMOS transistor having a source-drain path between a first driving power source and the second node, and a gate terminal thereof connected to a drain terminal thereof, and a source-drain path between the first driving power source and the third node. A second PMOS transistor having a gate input, a third PMOS transistor having a voltage applied to the second node as a gate input, and having a source terminal thereof connected to a first driving power source; A fourth NMOS transistor having its gate end connected to an in terminal, a drain terminal thereof connected to a drain terminal of the third PMOS transistor, and a source terminal connected to a second driving power source, and a voltage applied to a third node A fourth PMOS transistor having a source-drain path between the first driving power source and the output node, and a gate terminal thereof connected to a gate terminal of the fourth NMOS transistor, and a drain between the output node and the second driving power source; An internal power supply, characterized in that it comprises a fifth NMOS transistor with a source path. 제2항에 있어서,The method of claim 2, 상기 전류보상수단은,The current compensation means, 상기 제2 노드에 걸린 전압을 게이트 입력으로 가지며 상기 제4 NMOS트랜지스터의 게이트단에 자신의 드레인단이 접속되고 제2 구동전원에 자신의 소스단이 접속된 제6 NMOS트랜지스터를 구비하는 것을 특징으로 하는 내부전원 공급장치.And a sixth NMOS transistor having a voltage applied to the second node as a gate input, a drain terminal thereof connected to a gate terminal of the fourth NMOS transistor, and a source terminal thereof connected to a second driving power source. Internal power supply. 기준전압과 내부전원에 대한 피드백전압의 레벨 차이를 감지 및 증폭하여 정출력 및 부출력으로 출력하기 위한 레벨 감지부와, 상기 레벨감지부의 정출력 및 부출력에 응답하여 구동량 조절신호를 출력하기 위한 출력부를 구비하는 레벨 조절수단;A level sensing unit for sensing and amplifying a level difference between a reference voltage and a feedback voltage with respect to an internal power supply and outputting the positive and negative outputs, and outputting a driving amount control signal in response to the positive and negative outputs of the level sensing unit; Level adjusting means having an output unit for; 상기 구동량 조절신호에 제어받아 내부전원을 공급하고, 출력된 내부전원을 상기 피드백전압으로 출력하기 위한 내부전원 공급수단; 및Internal power supply means for supplying internal power by being controlled by the driving amount control signal and outputting the output internal power as the feedback voltage; And 상기 레벨 조절부를 구동하기 위한 구동전원의 레벨과 상관없이, 상기 출력부가 상기 레벨 감지부의 정 및 부출력에만 의존하여 상기 구동량 조절신호를 출력하도록 하기 위한 전류보상수단Current compensation means for causing the output unit to output the drive amount adjustment signal depending on only the positive and negative outputs of the level sensing unit, irrespective of the level of the driving power for driving the level adjusting unit; 을 구비하는 내부전원 공급장치.Internal power supply having a. 제4항에 있어서,The method of claim 4, wherein 상기 출력부는,The output unit, 상기 정출력를 게이트 입력으로 가지며 제1 구동전원에 자신의 소스단이 접속된 제1 PMOS트랜지스터와, 상기 제1 PMOS트랜지스터의 드레인단에 자신의 드레인단이 접속되, 자신의 드레인단과 게이트단이 연결되고 자신의 소스단이 제2 구동전원에 접속된 제1 NMOS트랜지스터와, 상기 제1 NMOS트랜지스터의 게이단에 자신의 게이트단이 접속되고 출력노드와 제2 구동전원 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터와, 상기 부출력을 게이트 입력으로 가지며 제1 구동전원과 출력노드 사이에 소스-드레인 경로를 갖는 제2 PMOS트랜지스터를 구비하고,A first PMOS transistor having its positive output as a gate input and having its source terminal connected to a first driving power supply, and its drain terminal connected to the drain terminal of the first PMOS transistor connected to its drain terminal and the gate terminal. And a first NMOS transistor whose source terminal is connected to a second driving power source, and a gate terminal of the first NMOS transistor connected to a gay terminal of the first NMOS transistor, and having a drain-source path between an output node and a second driving power source. A second NMOS transistor, and a second PMOS transistor having the negative output as a gate input and having a source-drain path between the first driving power supply and the output node, 상기 출력노드에 걸린전압을 상기 구동량 조절신호로 출력하는 것을 특징으로 하는 내부전원 공급장치.And an output voltage applied to the output node as the driving amount control signal. 제5항에 있어서,The method of claim 5, 상기 전류보상수단은 상기 정출력을 게이트 입력으로 가지며 상기 제1 NMOS트랜지스터의 게이트단에 자신의 드레인단이 접속되며, 자신의 소스단이 제2 구동전원에 접속된 제3 NMOS트랜지스터로 구현되는 것을 특징으로 하는 내부전원 공급장치.The current compensating means has the positive output as a gate input, and its drain terminal is connected to the gate terminal of the first NMOS transistor, and its source terminal is implemented by a third NMOS transistor connected to a second driving power source. Internal power supply characterized in that. 제6항에 있어서,The method of claim 6, 상기 레벨 감지부는,The level detection unit, 상기 구동신호를 게이트 입력으로 가지며 제1 노드와 제2 구동전원 사이에 드레인-소스 경로를 갖는 제4 NMOS트랜지스터와, 상기 기준전압을 게이트 입력으로 가지며 제2 노드와 상기 제1 노드 사이에 드레인-소스 경로를 갖는 제5 NMOS트랜지스터와, 상기 피드백전압을 게이트 입력으로 가지며 제3 노드와 상기 제1 노드 사이에 드레인-소스 경로를 갖는 제6 NMOS트랜지스터와, 자신의 드레인단에 자신의 게이트단이 연결되고 제1 구동전원과 상기 제2 노드 사이에 소스-드레인 경로를 갖는 제3 PMOS트랜지스터와, 자신의 드레인단에 자신의 게이트단이 연결되고 제1 구동전원과 상기 제3 노드 사이에 소스-드레인 경로를 갖는 제4 PMOS트랜지스터를 구비하고,A fourth NMOS transistor having the driving signal as a gate input and having a drain-source path between a first node and a second driving power supply; and a drain between the second node and the first node having the reference voltage as a gate input; A fifth NMOS transistor having a source path, a sixth NMOS transistor having the feedback voltage as a gate input, and having a drain-source path between a third node and the first node, and a gate end thereof at a drain end thereof; A third PMOS transistor connected between the first driving power source and the second node and having a source-drain path, and a gate terminal thereof connected to a drain terminal thereof and a source-between the first driving power source and the third node; A fourth PMOS transistor having a drain path, 상기 제2 노드에 걸린 전압을 상기 정출력으로, 상기 제3 노드에 걸린 전압을 상기 부출력으로 출력하는 것을 특징으로 하는 내부전원 공급장치.And the voltage applied to the second node as the positive output, and the voltage applied to the third node to the negative output. 제7항에 있어서,The method of claim 7, wherein 상기 내부전원 공급수단은,The internal power supply means, 상기 구동량조절신호에 제어받아 상기 내부전원의 구동량을 조절하여 출력하기 위한 내부전원 출력부와, 상기 내부전원 레벨에 비해 절반의 레벨을 갖는 상기 피드백전압을 출력하기 위한 피드백부를 구비하는 내부전원 공급장치.An internal power source having an internal power output unit for controlling and outputting the driving amount of the internal power under control of the drive amount control signal, and a feedback unit for outputting the feedback voltage having a level that is half the level of the internal power level; Feeder. 제8항에 있어서,The method of claim 8, 상기 내부전원 공급수단은,The internal power supply means, 파워업신호에 응답하여 상기 내부전원 공급수단을 초기화시키기 위한 파워업 초기화부를 더 구비하는 것을 특징으로 하는 내부전원 공급장치.And a power up initialization unit for initializing the internal power supply means in response to a power up signal. 제9항에 있어서,The method of claim 9, 상기 레벨 조절부는,The level control unit, 상기 구동신호에 응답하여 상기 레벨 조절부를 초기화시키기 위한 초기화부An initialization unit for initializing the level control unit in response to the driving signal 을 더 구비하는 것을 특징으로 하는 내부전원 공급장치.Internal power supply characterized in that it further comprises. 제3항 또는 제10항에 있어서,The method of claim 3 or 10, 액티브신호와 테스트신호를 입력으로 하여 상기 구동신호를 출력하기 위한 커맨드입력부를 더 구비하는 것을 특징으로 하는 내부전원 공급장치.And a command input unit for outputting the driving signal by inputting an active signal and a test signal.
KR1020040047237A 2004-06-23 2004-06-23 Internal voltage generator KR20050122085A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040047237A KR20050122085A (en) 2004-06-23 2004-06-23 Internal voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040047237A KR20050122085A (en) 2004-06-23 2004-06-23 Internal voltage generator

Publications (1)

Publication Number Publication Date
KR20050122085A true KR20050122085A (en) 2005-12-28

Family

ID=37294042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040047237A KR20050122085A (en) 2004-06-23 2004-06-23 Internal voltage generator

Country Status (1)

Country Link
KR (1) KR20050122085A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885488B1 (en) * 2007-08-14 2009-02-24 주식회사 하이닉스반도체 Semiconductor memory device
KR101030273B1 (en) * 2005-04-29 2011-04-22 주식회사 하이닉스반도체 Internal voltage generator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030273B1 (en) * 2005-04-29 2011-04-22 주식회사 하이닉스반도체 Internal voltage generator
KR100885488B1 (en) * 2007-08-14 2009-02-24 주식회사 하이닉스반도체 Semiconductor memory device

Similar Documents

Publication Publication Date Title
KR100577560B1 (en) semiconductor memory device having internal circuit responding to temperature sensing data
KR100733407B1 (en) Bulk bias voltage level detector in semiconductor memory device
US8207719B2 (en) Series regulator circuit and semiconductor integrated circuit
KR0152905B1 (en) Internal voltage generating circuit of semiconductor memory apparatus
KR100802073B1 (en) Internal voltage generator in semiconductor memory device
KR100854503B1 (en) Internal voltage generator
KR102519602B1 (en) Level shifter and driver circuit including the same
KR100815183B1 (en) Internal voltage generator
KR100812299B1 (en) Voltage down converter
KR20060127366A (en) Internal voltage driving circuit
US20060186865A1 (en) Voltage regulator
KR100728557B1 (en) Input Buffer for Semiconductor Memory Apparatus
KR100379555B1 (en) Internal voltage generator of semiconductor device
KR20050122085A (en) Internal voltage generator
KR20090103623A (en) Internal voltage generator
KR100748459B1 (en) Vbb level sensing apparatus of semiconductor memory
KR100764367B1 (en) Circuit for providing a voltage to a sense amplifier of semiconductor memory device
KR100772711B1 (en) Internal voltage generator
KR100327568B1 (en) Substrate Bias Voltage Control Circuit
KR100360022B1 (en) Active internal voltage generating circuit
KR100902121B1 (en) Internal voltage generator
KR101026380B1 (en) Voltage Level Detecting Circuit
KR100806605B1 (en) Internal Voltage Generator in Semiconductor Memory Device
KR100554840B1 (en) Circuit for generating a power up signal
KR100239725B1 (en) Pumping voltage detection circuit for charge pump

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination