KR20050116736A - 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들 - Google Patents
재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들 Download PDFInfo
- Publication number
- KR20050116736A KR20050116736A KR1020040041963A KR20040041963A KR20050116736A KR 20050116736 A KR20050116736 A KR 20050116736A KR 1020040041963 A KR1020040041963 A KR 1020040041963A KR 20040041963 A KR20040041963 A KR 20040041963A KR 20050116736 A KR20050116736 A KR 20050116736A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- plate
- insulating film
- region
- pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (59)
- 기판;상기 기판 상에 형성되되, 접지 패드, 전원 패드 및 적어도 하나의 신호 패드를 구비하는 복수개의 패드들;상기 패드들 및 상기 기판을 덮되, 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하는 절연막;상기 절연막의 상기 제1 영역 상에 재배치된(redistributed) 신호선(signal line); 및상기 절연막의 상기 제2 영역 상에 재배치된 접지 플레이트(ground plate) 및 전원 플레이트(power source plate)를 포함하되, 상기 접지 플레이트, 상기 전원 플레이트 및 상기 신호선은 각각 상기 접지 패드, 상기 전원 패드 및 상기 신호 패드에 전기적으로 접속된 것을 특징으로 하는 집적회로 패키지.
- 제 1 항에 있어서,상기 패드들을 갖는 기판을 덮는 패시베이션막을 더 포함하되, 상기 패시베이션막은 상기 절연막 및 상기 기판 사이에 개재되는 것을 특징으로 하는 집적회로 패키지.
- 제 1 항에 있어서,상기 전원 플레이트, 상기 접지 플레이트, 상기 신호선을 갖는 기판을 덮되, 상기 전원 플레이트의 일 부분, 상기 접지 플레이트의 일 부분 및 상기 신호선의 일 부분을 노출시키는 상부 절연막; 및상기 노출된 전원 플레이트, 상기 노출된 접지 플레이트 및 상기 노출된 신호선 상에 각각 부착된 전원 솔더 볼, 접지 솔더 볼 및 신호 솔더 볼을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
- 제 3 항에 있어서,상기 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함하되, 상기 볼 랜드부들은 실질적으로(substantially) 상기 제1 영역과 동일한 레벨에 위치하는 상부 면들을 갖는 것을 특징으로 하는 집적회로 패키지.
- 제 1 항에 있어서,상기 접지 플레이트와 중첩하는 추가 전원 플레이트(additional power source plate) 및 상기 전원 플레이트와 중첩하는 추가 접지 플레이트(additional ground plate)중 적어도 하나를 더 포함하되, 상기 추가 전원 플레이트 및/또는 상기 추가 접지 플레이트는 상기 절연막의 상부에 배치되거나 상기 절연막의 하부에 배치되고, 상기 추가 전원 플레이트 및 상기 추가 접지 플레이트는 각각 상기 전원 패드 및 상기 접지 패드에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
- 기판;상기 기판 상에 형성되되, 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하도록 단차진 상부 면(a stepped top surface)을 갖는 절연막;상기 단차진 절연막(stepped insulating layer)의 상기 제1 영역 상에 재배치된(redistributed) 신호선(signal line); 및상기 단차진 절연막의 상기 제2 영역 상에 재배치된 전력 공급 플레이트(power supply plate)를 포함하는 집적회로 패키지.
- 제 6 항에 있어서,상기 기판은 반도체 웨이퍼인 것을 특징으로 하는 집적회로 패키지.
- 제 6 항에 있어서,상기 기판 상에 형성된 복수개의 패드들; 및상기 패드들을 갖는 기판 및 상기 단차진 절연막 사이에 개재된 패시베이션막을 더 포함하되, 상기 신호선 및 상기 전력 공급 플레이트는 상기 단차진 절연막 및 상기 패시베이션막을 관통하는 비아 홀들을 통하여 상기 패드들에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
- 제 6 항에 있어서,상기 전력 공급 플레이트는 전원 플레이트(power source plate) 및 접지 플레이트(ground plate)중 적어도 어느 하나를 포함하는 것을 특징으로 하는 집적회로 패키지.
- 제 6 항에 있어서,상기 전력 공급 플레이트, 상기 신호선 및 상기 단차진 절연막을 덮고 상기 전력 공급 플레이트의 일 부분 및 상기 신호선의 일 부분을 노출시키는 상부 절연막; 및상기 노출된 신호선 및 상기 노출된 전력 공급 플레이트 상에 제공되는 솔더 볼들을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
- 제 10 항에 있어서,상기 단차진 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함하되, 상기 볼 랜드부들은 상기 제1 영역의 상부 면(top surface)과 실질적으로 동일한 레벨에 위치하는 상부 면들(top surfaces)을 갖는 것을 특징으로 하는 집적회로 패키지.
- 제 10 항에 있어서,상기 전력 공급 플레이트는 전원 플레이트 및 접지 플레이트를 포함하는 것을 특징으로 하는 집적회로 패키지.
- 제 12 항에 있어서,상기 전원 플레이트와 중첩하는 추가 접지 플레이트; 및상기 접지 플레이트와 중첩하는 추가 전원 플레이트를 더 포함하되, 상기 추가 접지 플레이트 및 상기 추가 전원 플레이트는 상기 절연막의 상부 또는 하부에 배치되고, 상기 추가 접지 플레이트 및 상기 추가 전원 플레이트는 각각 상기 전원 플레이트 및 상기 접지 플레이트에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
- 기판;상기 기판 상에 형성되되, 접지 패드, 전원 패드 및 적어도 하나의 신호 패드를 구비하는 복수개의 패드들;상기 패드들을 갖는 기판을 덮는 패시베이션막;상기 패시베이션막 상부에 재배치된 하부 전력 공급 플레이트(a lower power supply plate);상기 하부 전력 공급 플레이트를 갖는 기판 상에 형성되되, 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하는 단차진 절연막;상기 단차진 절연막의 상기 제1 영역 상에 재배치되고 상기 신호 패드에 전기적으로 접속된 신호선(signal line);상기 단차진 절연막의 상기 제2 영역 상에 재배치되어 상기 하부 전력 공급 플레이트와 중첩하는 상부 전력 공급 플레이트(an upper power supply plate); 및상기 단차진 절연막의 상기 제2 영역 상에 재배치되고 상기 상부 전력 공급 플레이트와 이격된 전력 공급선(power supply line)을 포함하는 집적회로 패키지.
- 제 14 항에 있어서,상기 기판은 집적회로를 구비하는 반도체 웨이퍼인 것을 특징으로 하는 집적회로 패키지.
- 제 14 항에 있어서,상기 패시베이션막 상에 형성된 하부 절연막을 더 포함하되, 상기 하부 전력 공급 플레이트는 상기 하부 절연막 상에 배치된 것을 특징으로 하는 집적회로 패키지.
- 제 14 항에 있어서,상기 단차진 절연막은 폴리머막인 것을 특징으로 하는 집적회로 패키지.
- 제 17 항에 있어서,상기 폴리머막은 BCB(Benzo-Cyclo-Butens)막, PBO(Poly-Benz-Oxazole)막, 폴리이미드(polyimide)막 또는 에폭시(epoxy)막인 것을 특징으로 하는 집적회로 패키지.
- 제 14 항에 있어서,상기 단차진 절연막은 광반응 화합물(photo-active compound)을 함유하는 폴리머막인 것을 특징으로 하는 집적회로 패키지.
- 제 14 항에 있어서,상기 단차진 절연막은 하부 감광막 및 상기 하부 감광막의 소정영역 상에 형성된 상부 감광막 패턴을 포함하되, 상기 제1 영역은 상기 상부 감광막 패턴 및 그 하부의 상기 하부 감광막으로 구성되고 상기 제2 영역은 상기 하부 감광막으로 구성되는 것을 특징으로 하는 집적회로 패키지.
- 제 14 항에 있어서,상기 단차진 절연막은 무기 절연막인 것을 특징으로 하는 집적회로 패키지.
- 제 14 항에 있어서,상기 하부 전력 공급 플레이트 및 상기 전력 공급선은 각각 상기 접지 패드에 전기적으로 접속된 접지 플레이트 및 접지선이고, 상기 상부 전력 공급 플레이트는 상기 전원 패드에 전기적으로 접속된 전원 플레이트인 것을 특징으로 하는 집적회로 패키지.
- 제 14 항에 있어서,상기 하부 전력 공급 플레이트 및 상기 전력 공급선은 각각 상기 전원 패드에 전기적으로 접속된 전원 플레이트 및 전원선(power source line)이고, 상기 상부 전력 공급 플레이트는 상기 접지 패드에 전기적으로 접속된 접지 플레이트인 것을 특징으로 하는 집적회로 패키지.
- 제 14 항에 있어서,상기 신호선, 상기 상부 전력 공급 플레이트 및 상기 전력 공급선을 갖는 기판을 덮되, 상기 신호선의 일 부분, 상기 상부 전력 공급 플레이트의 일 부분 및 상기 전력 공급선의 일 부분을 노출시키는 제1 상부 절연막; 및상기 노출된 신호선, 상기 노출된 상부 전력 공급 플레이트 및 상기 노출된 전력 공급선 상에 각각 부착된 솔더 볼들을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
- 제 24 항에 있어서,상기 단차진 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함하되, 상기 볼 랜드부들은 상기 제1 영역의 상부 면(top surface)과 실질적으로 동일한 레벨에 위치하는 상부 면들(top surfaces)을 갖는 것을 특징으로 하는 집적회로 패키지.
- 제 14 항에 있어서,상기 상부 전력 공급 플레이트, 상기 전력 공급선 및 상기 단차진 절연막을 덮는 상부 절연막; 및상기 상부 절연막 내에 배치되어 상기 상부 전력 공급 플레이트와 중첩하는 추가 전력 공급 플레이트(additional power supply plate)를 더 포함하되, 상기 추가 전력 공급 플레이트는 상기 전력 공급선 및 상기 하부 전력 공급 플레이트와 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
- 제 26 항에 있어서,상기 하부 전력 공급 플레이트 및 상기 추가 전력 공급 플레이트는 상기 접지 패드에 전기적으로 접속되고, 상기 상부 전력 공급 플레이트는 상기 전원 패드에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
- 제 26 항에 있어서,상기 하부 전력 공급 플레이트 및 상기 추가 전력 공급 플레이트는 상기 전원 패드에 전기적으로 접속되고, 상기 상부 전력 공급 플레이트는 상기 접지 패드에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
- 제 26 항에 있어서,상기 상부 절연막을 관통하여 상기 신호선의 일 부분, 상기 상부 전력 공급 플레이트의 일 부분 및 상기 전력 공급선의 일 부분과 접촉하는 솔더 볼들을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
- 제 29 항에 있어서,상기 단차진 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함하되, 상기 볼 랜드부들은 상기 제1 영역의 상부 면(top surface)과 실질적으로 동일한 레벨에 위치하는 상부 면들(top surfaces)을 갖는 것을 특징으로 하는 집적회로 패키지.
- 기판;상기 기판 상에 형성되되, 접지 패드, 전원 패드 및 적어도 하나의 신호 패드를 구비하는 복수개의 패드들;상기 패드들을 갖는 기판을 덮는 패시베이션막;상기 패시베이션막 상부에 형성되되, 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하는 단차진 절연막(a stepped insulating layer);상기 단차진 절연막의 상기 제1 영역 상에 재배치되고 상기 신호 패드에 전기적으로 접속된 신호선(signal line);상기 단차진 절연막의 상기 제2 영역 상에 재배치된 전력 공급 플레이트(a power supply plate);상기 단차진 절연막의 상기 제2 영역 상에 재배치되고 상기 전력 공급 플레이트와 이격된 전력 공급선(power supply line);상기 전력 공급 플레이트 및 상기 전력 공급선을 갖는 기판 상에 형성된 상부 절연막; 및상기 상부 절연막 내에 재배치되어 상기 전력 공급 플레이트와 중첩하는 추가 전력 공급 플레이트를 포함하는 집적회로 패키지.
- 제 31 항에 있어서,상기 기판은 집적회로를 구비하는 반도체 웨이퍼인 것을 특징으로 하는 집적회로 패키지.
- 제 31 항에 있어서,상기 단차진 절연막은 폴리머막인 것을 특징으로 하는 집적회로 패키지.
- 제 33 항에 있어서,상기 폴리머막은 BCB(Benzo-Cyclo-Butens)막, PBO(Poly-Benz-Oxazole)막, 폴리이미드(polyimide)막 또는 에폭시(epoxy)막인 것을 특징으로 하는 집적회로 패키지.
- 제 31 항에 있어서,상기 단차진 절연막은 광반응 화합물(photo-active compound)을 함유하는 폴리머막인 것을 특징으로 하는 집적회로 패키지.
- 제 31 항에 있어서,상기 단차진 절연막은 하부 감광막 및 상기 하부 감광막의 소정영역 상에 형성된 상부 감광막 패턴을 포함하되, 상기 제1 영역은 상기 상부 감광막 패턴 및 그 하부의 상기 하부 감광막으로 구성되고 상기 제2 영역은 상기 하부 감광막으로 구성되는 것을 특징으로 하는 집적회로 패키지.
- 제 31 항에 있어서,상기 단차진 절연막은 무기 절연막인 것을 특징으로 하는 집적회로 패키지.
- 제 31 항에 있어서,상기 전력 공급선 및 상기 전력 공급 플레이트는 각각 상기 접지 패드 및 상기 전원 패드에 전기적으로 접속되고, 상기 추가 전력 공급 플레이트는 상기 접지 패드에 전기적으로 접속된 것을 특징으로 하는 집적회로 패키지.
- 제 31 항에 있어서,상기 전력 공급선 및 상기 전력 공급 플레이트는 각각 상기 전원 패드 및 상기 접지 패드에 전기적으로 접속되고, 상기 추가 전력 공급 플레이트는 상기 전원 패드에 전기적으로 접속된 것을 특징으로 하는 집적회로 패키지.
- 제 31 항에 있어서,상기 상부 절연막을 관통하여 상기 신호선의 일 부분, 상기 전력 공급 플레이트의 일 부분 및 상기 전력 공급선의 일 부분과 접촉하는 솔더 볼들을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
- 제 40 항에 있어서,상기 단차진 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함하되, 상기 볼 랜드부들은 상기 제1 영역의 상부 면(top surface)과 실질적으로 동일한 레벨에 위치하는 상부 면들(top surfaces)을 갖는 것을 특징으로 하는 집적회로 패키지.
- 기판을 준비하고,상기 기판 상에 절연막을 형성하되, 상기 절연막은 단차진 상부 면(a stepped top surface)을 갖도록 형성되어 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하고,상기 단차진 절연막(stepped insulating layer)의 상기 제1 영역 상에 신호선(signal line)을 형성함과 동시에 상기 단차진 절연막의 상기 제2 영역 상에 전력 공급 플레이트(power supply plate) 및 전력 공급선을 형성하는 것을 포함하는 집적회로 패키지의 제조방법.
- 제 42 항에 있어서,상기 기판 상에 패드들을 형성하되, 상기 패드들은 전원패드, 접지패드 및 적어도 하나의 신호패드를 구비하고,상기 패드들을 갖는 기판 상에 패시베이션막을 형성하고,상기 패시베이션막을 패터닝하여 상기 패드들을 노출시키는 패드 창들(pad windows)을 형성하는 것을 더 포함하되, 상기 단차진 절연막은 상기 패드 창들을 갖는 기판 상부에 형성되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 43 항에 있어서, 상기 단차진 절연막을 형성하는 것은상기 패드 창들을 갖는 기판 상에 감광성 폴리머막(photo sensitive polymer layer)을 형성하고,상기 감광성 폴리머막의 소정영역 상에 제1 노광 빛을 조사하여 상기 감광성 폴리머막의 초기 두께보다 얇은 제1 노광 영역을 형성하고,상기 패드들 상의 상기 감광성 폴리머막 상에 선택적으로 제2 노광 빛을 조사하여 상기 패드들 상에 제2 노광 영역들을 형성하고,상기 제1 및 제2 노광 영역들을 현상액을 사용하여 선택적으로 제거하여 상대적으로 돌출된 제1 영역 및 상대적으로 리세스된 제2 영역을 형성함과 동시에 상기 패드들을 노출시키는 비아홀들을 형성하는 것을 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 44 항에 있어서,상기 제2 노광 빛의 조사는 상기 제1 노광 빛의 조사 전에 실시되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 44 항에 있어서,상기 제1 노광 빛의 에너지는 상기 제2 노광 빛의 에너지보다 작은 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 44 항에 있어서,상기 감광성 폴리머막은 BCB(Benzo-Cyclo-Butens), PBO(Poly-Benz-Oxazole), 폴리이미드(polyimide) 및 에폭시(epoxy)중 어느 하나와 광반응 화합물(photo active compound)로 이루어진 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 43 항에 있어서, 상기 단차진 절연막을 형성하는 것은상기 패드 창들을 갖는 기판 상에 감광성 폴리머막(photo sensitive polymer layer)을 형성하고,상기 감광성 폴리머막의 소정영역 상에 제1 노광 빛을 조사하여 상기 감광성 폴리머막의 초기 두께보다 얇은 제1 노광 영역을 형성하고,상기 제1 노광 영역을 현상액을 사용하여 선택적으로 제거하여 상대적으로 돌출된 제1 영역 및 상대적으로 리세스된 제2 영역을 형성하고,상기 패드들 상의 상기 감광성 폴리머막 상에 선택적으로 제2 노광 빛을 조사하여 상기 패드들 상에 제2 노광 영역들을 형성하고,상기 제2 노광 영역들을 현상액을 사용하여 선택적으로 제거하여 상기 패드들을 노출시키는 비아홀들을 형성하는 것을 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 48 항에 있어서,상기 제2 노광 빛의 조사 및 상기 제2 노광 영역들의 제거는 상기 제1 노광 빛의 조사 전에 실시되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 48 항에 있어서,상기 제1 노광 빛의 에너지는 상기 제2 노광 빛의 에너지보다 작은 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 48 항에 있어서,상기 감광성 폴리머막은 BCB(Benzo-Cyclo-Butens), PBO(Poly-Benz-Oxazole), 폴리이미드(polyimide) 및 에폭시(epoxy)중 어느 하나와 광반응 화합물(photo active compound)로 이루어진 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 43 항에 있어서, 상기 단차진 절연막을 형성하는 것은상기 패드 창들을 갖는 기판 상에 하부 감광막을 형성하고,상기 하부 감광막을 사진공정으로 패터닝하여 상기 패드들을 노출시키고,상기 패터닝된 하부 감광막을 하드 베이크 공정을 사용하여 경화시키고,상기 경화된 하부 감광막을 갖는 기판 상에 상부 감광막을 형성하고,상기 상부 감광막의 소정영역을 노광시키되, 상기 상부 감광막의 상기 소정영역은 상기 패드들 상의 상기 상부 감광막을 포함하고,상기 노광된 상부 감광막을 현상하여 상기 경화된 하부 감광막의 소정영역 상에 상부 감광막 패턴을 형성함과 동시에 상기 패드들을 노출시키는 것을 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 43 항에 있어서, 상기 단차진 절연막을 형성하는 것은상기 패드 창들을 갖는 기판 상에 절연막을 형성하고,상기 절연막의 소정영역을 부분 식각하여 상대적으로 돌출된 제1 영역 및 리세스된 제2 영역을 형성하고,상기 부분 식각된 절연막을 패터닝하여 상기 패드들을 노출시키는 것을 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 53 항에 있어서,상기 절연막은 무기 절연막 또는 폴리머막으로 형성하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 43 항에 있어서,상기 패드 창들을 갖는 기판 상에 하부 절연막을 형성하고,상기 하부 절연막을 패터닝하여 상기 패드들을 노출시키는 패드 개구부들(pad openings)을 형성하고,상기 하부 절연막 상에 하부 전력 공급 플레이트를 형성하는 것을 더 포함하되, 상기 하부 전력 공급 플레이트는 상기 전원패드 또는 상기 접지패드에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 55 항에 있어서,상기 하부 전력 공급 플레이트가 상기 접지 패드에 전기적으로 접속된 경우에, 상기 제2 영역 상의 상기 전력 공급선 및 상기 전력 공급 플레이트는 각각 상기 접지 패드 및 상기 전원 패드에 전기적으로 접속되도록 형성되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 55 항에 있어서,상기 하부 전력 공급 플레이트가 상기 전원 패드에 전기적으로 접속된 경우에, 상기 제2 영역 상의 상기 전력 공급선 및 상기 전력 공급 플레이트는 각각 상기 전원 패드 및 상기 접지 패드에 전기적으로 접속되도록 형성되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 43 항에 있어서,상기 신호선, 상기 전력 공급선 및 상기 전력 공급 플레이트를 갖는 기판 상에 제1 상부 절연막을 형성하고,상기 제1 상부 절연막 상에 상기 제2 영역 상의 상기 전력 공급 플레이트와 중첩하는 추가 전력 공급 플레이트를 형성하되, 상기 추가 전력 공급 플레이트는 상기 전력 공급선에 전기적으로 접속되고,상기 추가 전력 공급 플레이트를 갖는 기판 상에 제2 상부 절연막을 형성하고,상기 전력 공급선의 일 부분, 상기 신호선의 일 부분 및 상기 전력 공급 플레이트의 일 부분에 접촉하는 솔더 볼들을 형성하는 것을 더 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
- 제 43 항에 있어서,상기 신호선, 상기 전력 공급선 및 상기 전력 공급 플레이트를 갖는 기판 상에 제1 상부 절연막을 형성하고,상기 제1 상부 절연막 상에 상기 제2 영역 상의 상기 전력 공급 플레이트와 중첩하는 제1 추가 전력 공급 플레이트 및 상기 전력 공급선과 중첩하는 제2 추가 전력 공급 플레이트를 형성하되, 상기 제1 및 제2 추가 전력 공급 플레이트들은 각각 상기 전력 공급선 및 상기 전력 공급 플레이트에 전기적으로 접속되고,상기 제1 및 제2 추가 전력 공급 플레이트들을 갖는 기판 상에 제2 상부 절연막을 형성하고,상기 제1 및 제2 상부 절연막을 관통하여 상기 전력 공급선의 일 부분, 상기 신호선의 일 부분 및 상기 전력 공급 플레이트의 일 부분에 접촉하는 솔더 볼들을 형성하는 것을 더 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040041963A KR100583966B1 (ko) | 2004-06-08 | 2004-06-08 | 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들 |
US11/137,803 US7274097B2 (en) | 2004-06-08 | 2005-05-26 | Semiconductor package including redistribution pattern and method of manufacturing the same |
DE102005026229A DE102005026229B4 (de) | 2004-06-08 | 2005-06-07 | Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung |
JP2005168768A JP5507783B2 (ja) | 2004-06-08 | 2005-06-08 | 再配置されたパターンを有する半導体パッケージ及びその製造方法 |
CNB2005100817672A CN100397634C (zh) | 2004-06-08 | 2005-06-08 | 包括再分布图案的半导体封装及其制造方法 |
US11/837,577 US20080048322A1 (en) | 2004-06-08 | 2007-08-13 | Semiconductor package including redistribution pattern and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040041963A KR100583966B1 (ko) | 2004-06-08 | 2004-06-08 | 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050116736A true KR20050116736A (ko) | 2005-12-13 |
KR100583966B1 KR100583966B1 (ko) | 2006-05-26 |
Family
ID=35446775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040041963A KR100583966B1 (ko) | 2004-06-08 | 2004-06-08 | 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7274097B2 (ko) |
KR (1) | KR100583966B1 (ko) |
CN (1) | CN100397634C (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100728988B1 (ko) * | 2006-06-29 | 2007-06-15 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지 및 그의 제조방법 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271489B2 (en) | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
US7579681B2 (en) * | 2002-06-11 | 2009-08-25 | Micron Technology, Inc. | Super high density module with integrated wafer level packages |
KR100537892B1 (ko) | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
KR100843213B1 (ko) * | 2006-12-05 | 2008-07-02 | 삼성전자주식회사 | 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법 |
TWI356481B (en) * | 2007-05-18 | 2012-01-11 | Taiwan Tft Lcd Ass | Bump structure |
KR100910231B1 (ko) | 2007-11-30 | 2009-07-31 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법 |
KR100971211B1 (ko) * | 2007-12-28 | 2010-07-20 | 주식회사 동부하이텍 | 크랙 방지를 위한 반도체 칩 패키지 및 그 제조 방법 |
US7880297B2 (en) * | 2007-12-31 | 2011-02-01 | Mediatek Inc. | Semiconductor chip having conductive member for reducing localized voltage drop |
TWI341628B (en) | 2008-02-12 | 2011-05-01 | Taiwan Tft Lcd Ass | Contact structure and bonding structure |
US7683495B2 (en) * | 2008-02-27 | 2010-03-23 | Broadcom Corporation | Integrated circuit package substrate having configurable bond pads |
CN101527288B (zh) * | 2008-03-04 | 2011-06-15 | 台湾薄膜电晶体液晶显示器产业协会 | 接点结构以及接合结构 |
US20110075392A1 (en) * | 2009-09-29 | 2011-03-31 | Astec International Limited | Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets |
KR101652386B1 (ko) * | 2009-10-01 | 2016-09-12 | 삼성전자주식회사 | 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법 |
KR20130044052A (ko) * | 2011-10-21 | 2013-05-02 | 에스케이하이닉스 주식회사 | 적층 반도체 패키지 |
US10204876B2 (en) * | 2013-03-07 | 2019-02-12 | Maxim Integrated Products, Inc. | Pad defined contact for wafer level package |
CN104157624A (zh) * | 2013-05-14 | 2014-11-19 | 肖步文 | 凸点芯片及其制作工艺 |
US9484308B2 (en) * | 2014-06-25 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device |
CN104617069A (zh) * | 2014-12-19 | 2015-05-13 | 南通富士通微电子股份有限公司 | 半导体圆片级封装结构 |
JP6019367B2 (ja) * | 2015-01-13 | 2016-11-02 | 株式会社野田スクリーン | 半導体装置 |
US10518172B2 (en) * | 2016-03-07 | 2019-12-31 | Htc Corporation | Accessory management of virtual reality system |
CN106960829B (zh) * | 2017-05-11 | 2019-07-12 | 北京工业大学 | 一种缓解芯片封装应力的结构及其制作方法 |
KR102428328B1 (ko) * | 2017-07-26 | 2022-08-03 | 삼성전자주식회사 | 반도체 장치 |
US10762319B2 (en) * | 2018-01-30 | 2020-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fingerprint sensor and manufacturing method thereof |
KR102540961B1 (ko) | 2018-07-05 | 2023-06-07 | 삼성전자주식회사 | 반도체 칩, 및 이를 가지는 반도체 패키지 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4866507A (en) * | 1986-05-19 | 1989-09-12 | International Business Machines Corporation | Module for packaging semiconductor integrated circuit chips on a base substrate |
US5135889A (en) * | 1991-12-09 | 1992-08-04 | Micron Technology, Inc. | Method for forming a shielding structure for decoupling signal traces in a semiconductor |
JP3316103B2 (ja) * | 1995-05-31 | 2002-08-19 | 株式会社東芝 | 半導体集積回路及びその製造方法 |
US5665650A (en) * | 1996-05-30 | 1997-09-09 | International Business Machines Corporation | Method for manufacturing a high density electronic circuit assembly |
US6333556B1 (en) * | 1997-10-09 | 2001-12-25 | Micron Technology, Inc. | Insulating materials |
JP2000100814A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体装置 |
US6326701B1 (en) * | 1999-02-24 | 2001-12-04 | Sanyo Electric Co., Ltd. | Chip size package and manufacturing method thereof |
JP3287346B2 (ja) | 1999-11-29 | 2002-06-04 | カシオ計算機株式会社 | 半導体装置 |
TW567532B (en) * | 2000-04-25 | 2003-12-21 | Hannstar Display Corp | Method of concurrently defining holes with different etching depths |
US6462423B1 (en) * | 2000-08-31 | 2002-10-08 | Micron Technology, Inc. | Flip-chip with matched lines and ground plane |
KR100352236B1 (ko) * | 2001-01-30 | 2002-09-12 | 삼성전자 주식회사 | 접지 금속층을 갖는 웨이퍼 레벨 패키지 |
DE10231385B4 (de) * | 2001-07-10 | 2007-02-22 | Samsung Electronics Co., Ltd., Suwon | Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung |
JP4126891B2 (ja) * | 2001-08-03 | 2008-07-30 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-06-08 KR KR1020040041963A patent/KR100583966B1/ko active IP Right Grant
-
2005
- 2005-05-26 US US11/137,803 patent/US7274097B2/en active Active
- 2005-06-08 CN CNB2005100817672A patent/CN100397634C/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100728988B1 (ko) * | 2006-06-29 | 2007-06-15 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지 및 그의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100583966B1 (ko) | 2006-05-26 |
CN100397634C (zh) | 2008-06-25 |
US20050269684A1 (en) | 2005-12-08 |
CN1722421A (zh) | 2006-01-18 |
US7274097B2 (en) | 2007-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100583966B1 (ko) | 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들 | |
USRE49631E1 (en) | Semiconductor device and production method thereof | |
JP3297287B2 (ja) | ワイヤ・ボンド・タイプのチップ用の有機チップ・キャリア | |
JP5507783B2 (ja) | 再配置されたパターンを有する半導体パッケージ及びその製造方法 | |
JP3938759B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR102475818B1 (ko) | 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법 | |
US20130313703A1 (en) | Semiconductor device having wafer-level chip size package | |
US20130295725A1 (en) | Semiconductor package and method of forming the same | |
US20060006521A1 (en) | Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages | |
JP5188426B2 (ja) | 半導体装置及びその製造方法、電子装置 | |
US9355859B2 (en) | Stacked chips with through electrodes | |
US20230215799A1 (en) | Semiconductor package | |
TWI239608B (en) | Semiconductor device and the manufacturing method thereof, and semiconductor wafer | |
US7067929B2 (en) | Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device | |
JP3301894B2 (ja) | 半導体装置の製造方法 | |
US12027432B2 (en) | Semiconductor packages | |
JP2004247464A (ja) | 半導体装置及びその製造方法 | |
US20220199529A1 (en) | Semiconductor package | |
JP3526529B2 (ja) | 半導体装置の製造方法 | |
JP2003133683A (ja) | 電子部品の積層実装構造および電子部品の積層実装方法 | |
JP5320264B2 (ja) | 半導体装置の製造方法 | |
TW202226502A (zh) | 倒裝晶片微裝置結構 | |
KR20230023856A (ko) | 인쇄회로기판 및 그를 포함하는 반도체 패키지 | |
TW202308087A (zh) | 封裝元件 | |
JP2001332677A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 14 |