KR20050116736A - 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들 - Google Patents

재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들 Download PDF

Info

Publication number
KR20050116736A
KR20050116736A KR1020040041963A KR20040041963A KR20050116736A KR 20050116736 A KR20050116736 A KR 20050116736A KR 1020040041963 A KR1020040041963 A KR 1020040041963A KR 20040041963 A KR20040041963 A KR 20040041963A KR 20050116736 A KR20050116736 A KR 20050116736A
Authority
KR
South Korea
Prior art keywords
power supply
plate
insulating film
region
pad
Prior art date
Application number
KR1020040041963A
Other languages
English (en)
Other versions
KR100583966B1 (ko
Inventor
백승덕
장동현
이종주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040041963A priority Critical patent/KR100583966B1/ko
Priority to US11/137,803 priority patent/US7274097B2/en
Priority to DE102005026229A priority patent/DE102005026229B4/de
Priority to JP2005168768A priority patent/JP5507783B2/ja
Priority to CNB2005100817672A priority patent/CN100397634C/zh
Publication of KR20050116736A publication Critical patent/KR20050116736A/ko
Application granted granted Critical
Publication of KR100583966B1 publication Critical patent/KR100583966B1/ko
Priority to US11/837,577 priority patent/US20080048322A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그 제조방법들이 제공된다. 상기 집적회로 패키지들은 기판 및 상기 기판 상에 적층된 절연막을 구비한다. 상기 절연막은 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 갖는다. 상기 제1 영역 상에 신호선(signal line)이 재배치되고 상기 제2 영역 상에 전력 공급 플레이트(power supply plate)가 재배치된다. 상기 절연막은 폴리머막, 광반응 화합물을 함유하는 폴리머막, 또는 무기 절연막으로 형성한다.

Description

재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그 제조방법들{Integrated circuit packages having redistributed metal lines and methods of fabricating the same}
본 발명은 집적회로 패키지들 및 그 제조방법들에 관한 것으로, 특히 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그 제조방법들에 관한 것이다.
휴대용 전자제품들(portable electronic devices)이 점점 소형화됨에 따라, 반도체 집적회로 패키지들의 크기들(dimensions) 또한 감소되고 있다. 상기 집적회로 패키지들의 크기들을 감소시키기 위하여 칩 스케일 패키지 기술이 사용되고 있다. 상기 칩 스케일 패키지 기술의 예로서 웨이퍼 레벨 패키지 기술이 널리 알려져 있다. 상기 웨이퍼 레벨 패키지는 반도체 칩의 패드들 및 상기 패드들에 전기적으로 접속된 솔더 볼들(solder balls)을 포함한다. 상기 솔더 볼들은 상기 패드들보다 큰 사이즈를 갖는다. 즉, 상기 솔더 볼들의 피치는 상기 패드들의 피치보다 크다. 이에 따라, 상기 패드들을 상기 솔더 볼들에 전기적으로 접속시키기 위해서는 상기 반도체 칩 상에 재배치된 금속 배선들이 요구된다.
도 1은 상기 재배치된 금속배선들을 갖는 종래의 웨이퍼 레벨 패키지의 평면도이다. 또한, 도 2는 도 1의 절단선 Ⅰ-Ⅰ'에 따라 취해진 단면도이고, 도 3은 도 1의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도이다.
도 1 내지 도 3을 참조하면, 집적회로가 형성된 반도체 웨이퍼(1) 상에 층간절연막(3)이 제공된다. 상기 층간절연막(3) 상에 패드들(5)이 제공되고, 상기 패드들(5)을 갖는 웨이퍼는 패시베이션막(passivation layer; 7)으로 덮여진다. 상기 패시베이션막(7)은 상기 패드들(5)을 노출시키는 개구부들을 가질 수 있다. 상기 패시베이션막(7) 상에 하부 절연막(9)이 적층되고(stacked), 상기 하부 절연막(9) 상에 재배치된 금속배선들(11)이 제공된다. 상기 재배치된 금속배선들(11)은 상기 하부 절연막(9)을 관통하는 비아 홀들을 통하여 상기 각 패드들(5)에 전기적으로 접속된다. 결과적으로, 상기 금속배선들(11) 및 상기 집적회로 사이의 기생 커패시턴스(parasitic capacitance)는 상기 하부 절연막(9)의 두께(9T)에 의존한다.
상기 패드들(5)은 입/출력 패드들(input/output pads), 접지 패드(ground pad) 및 전원 패드(power pad)를 포함할 수 있고, 상기 금속배선들(11)은 신호선들(signal lines), 전원선(power line) 및 접지선(ground line)을 포함할 수 있다. 이 경우에, 상기 입/출력 패드들(I/O pads)은 각각 상기 신호선들에 전기적으로 접속되고, 상기 접지 패드는 상기 접지선에 전기적으로 접속된다. 또한, 상기 전원 패드는 상기 전원선에 전기적으로 접속된다. 따라서, 상기 신호선들, 전원선 및 접지선의 기생 커패시턴스들은 상기 하부 절연막(9)의 두께(9T)에 따라 결정될 수 있다.
상기 신호선들의 기생 커패시턴스는 상기 신호선들을 통하여 전달되는 전기적인 신호의 지연시간을 감소시키기 위하여 감소되어야 한다. 즉, 상기 신호선들의 기생 커패시턴스를 감소시키기 위해서는 상기 하부 절연막(9)의 두께(9T)를 증가시켜야 한다. 그러나, 상기 하부 절연막(9)의 두께(9T)를 증가시키면, 상기 반도체 웨이퍼(1)에 인가되는 물리적인 스트레스(physical stress)가 증가되어 상기 반도체 웨이퍼(1)의 휨(warpage)을 유발시킨다. 이에 더하여, 상기 하부 절연막(9)의 두께(9T)를 증가시키면, 상기 전원선 및 접지선의 기생 커패시턴스는 감소한다. 이 경우에, 상기 집적회로는 상기 전원선 및/또는 접지선에 인가되는 전기적인 잡음(noise)에 취약할 수 있다.
계속해서, 상기 금속배선들(11)을 갖는 웨이퍼는 상부 절연막(13)으로 덮여진다. 상기 상부 절연막(13) 상에 복수개의 솔더 볼들(15) 제공되고, 상기 솔더 볼들(15)은 각각 상기 금속배선들(11)의 단부들(ends)에 전기적으로 접속된다.
상술한 바와 같이, 상기 종래의 웨이퍼 레벨 패키지는 상기 금속 배선들(11)의 기생 커패시턴스는 물론 상기 웨이퍼의 휨 현상을 최적화시키기가 어렵다.
한편, 고성능 반도체 칩 패키지(high performance semiconductor chip package)가 미국특허 제4,866,507호에 "기판 상에 반도체 집적회로 칩들을 패키징하기 위한 모듈(Module for Packaging Semiconductor Integrated Circuit Chips on A Base Substrate)"이라는 제목으로 제이콥 등(Jacob et al.)에 의해 개시된 바 있다. 제이콥 등에 따르면, 금속배선들을 통하여 흐르는 전기적 신호들의 지연시간(delay time), 혼선(cross-talk) 및 잡음(noise)을 최소화시키기에 적합한 반도체 집적회로 칩 패키지를 제공한다. 그러나, 상기 제이콥 등에 따른 패키지는 여전히 패시베이션막 상에 적층되는 두꺼운 폴리이미드막을 요구한다.
본 발명이 이루고자 하는 기술적 과제는 기판에 가해지는 물리적인 스트레스의 감소와 아울러서 상기 기판 상의 재배치된 금속배선들의 기생 커패시턴스들의 최적화에 적합한 고성능 집적회로 패키지들을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 기판에 가해지는 물리적인 스트레스를 감소시킬 수 있고 상기 기판 상의 재배치된 금속배선들의 기생 커패시턴스들을 최적화시킬 수 있는 고성능 집적회로 패키지의 제조방법들을 제공하는 데 있다.
본 발명의 대표적인 실시예들(exemplary embodiments)은 집적회로 패키지들 및 그 제조방법들을 제공된다.
본 발명의 일 양태에 따르면, 상기 집적회로 패키지들은 기판 및 상기 기판 상에 형성된 패드들을 구비한다. 상기 패드들은 접지 패드, 전원 패드 및 적어도 하나의 신호 패드를 포함한다. 상기 패드들 및 상기 기판은 절연막으로 덮여진다. 상기 절연막은 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비한다. 상기 절연막의 상기 제1 영역 상에 신호선(signal line)이 재배치되고(redistributed), 상기 절연막의 상기 제2 영역 상에 접지 플레이트(ground plate) 및 전원 플레이트(power source plate)가 재배치된다. 상기 접지 플레이트, 상기 전원 플레이트 및 상기 신호선은 각각 상기 접지 패드, 상기 전원 패드 및 상기 신호 패드에 전기적으로 접속된다.
몇몇 실시예들에서, 상기 패드들을 갖는 기판은 패시베이션막으로 덮여지고, 상기 패시베이션막은 상기 절연막 및 상기 기판 사이에 개재된다.
다른 실시예들에서, 상기 전원 플레이트, 상기 접지 플레이트, 상기 신호선을 갖는 기판은 상부 절연막으로 덮여진다. 상기 상부 절연막은 상기 전원 플레이트의 일 부분, 상기 접지 플레이트의 일 부분 및 상기 신호선의 일 부분을 노출시킨다. 상기 노출된 전원 플레이트, 상기 노출된 접지 플레이트 및 상기 노출된 신호선 상에 각각 전원 솔더 볼, 접지 솔더 볼 및 신호 솔더 볼이 부착된다. 상기 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함할 수 있다. 이 경우에, 상기 볼 랜드부들은 실질적으로(substantially) 동일한 레벨에 위치하는 상부 면들을 갖는다.
또 다른 실시예들에서, 상기 집적회로 패키지들은 상기 접지 플레이트와 중첩하는 추가 전원 플레이트(additional power source plate) 및 상기 전원 플레이트와 중첩하는 추가 접지 플레이트(additional ground plate)중 적어도 하나를 더 포함할 수 있다. 상기 추가 전원 플레이트 및/또는 상기 추가 접지 플레이트는 상기 절연막의 상부에 배치되거나 상기 절연막의 하부에 배치된다. 또한, 상기 추가 전원 플레이트 및 상기 추가 접지 플레이트는 각각 상기 전원 패드 및 상기 접지 패드에 전기적으로 접속된다.
본 발명의 다른 양태에 따르면, 상기 집적회로 패키지들은 기판 및 상기 기판 상에 형성된 단차진 절연막을 구비한다. 상기 단차진 절연막은 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하도록 단차진 상부 면(a stepped top surface)을 갖는다. 상기 단차진 절연막(stepped insulating layer)의 상기 제1 영역 상에 신호선(signal line)이 재배치되고(redistributed), 상기 단차진 절연막의 상기 제2 영역 상에 전력 공급 플레이트(power supply plate)가 재배치된다.
몇몇 실시예들에서, 상기 기판은 반도체 웨이퍼일 수 있다.
다른 실시예들에서, 상기 집적회로 패키지들은 상기 기판 상에 형성된 복수개의 패드들 및 상기 패드들을 갖는 기판 상에 형성된 패시베이션막을 더 포함할 수 있다. 상기 신호선 및 상기 전력 공급 플레이트는 상기 단차진 절연막 및 상기 패시베이션막을 관통하는 비아 홀들을 통하여 상기 패드들에 전기적으로 접속된다.
또 다른 실시예들에서, 상기 전력 공급 플레이트는 전원 플레이트(power source plate) 및 접지 플레이트(ground plate)중 적어도 어느 하나일 수 있다.
또 다른 실시예들에서, 상기 집적회로 패키지들은 상기 전력 공급 플레이트, 상기 신호선 및 상기 단차진 절연막을 덮는 상부 절연막과 아울러서 상기 상부 절연막 상에 배치된 솔더 볼들을 더 포함할 수 있다. 상기 솔더 볼들은 상기 상부 절연막을 관통하여 상기 전력 공급 플레이트의 일 부분 및 상기 신호선의 일 부분과 접촉한다. 이 경우에, 상기 단차진 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함할 수 있다. 상기 볼 랜드부들은 상기 제1 영역의 상부 면(top surface)과 실질적으로 동일한 레벨에 위치하는 상부 면들(top surfaces)을 갖는다.
또 다른 실시예들에서, 상기 전력 공급 플레이트는 전원 플레이트 및 접지 플레이트를 포함할 수 있다. 이 경우에, 상기 집적회로 패키지들은 상기 전원 플레이트와 중첩하는 추가 접지 플레이트 및 상기 접지 플레이트와 중첩하는 추가 전원 플레이트를 더 포함할 수 있다. 상기 추가 접지 플레이트 및 상기 추가 전원 플레이트는 상기 절연막의 상부 또는 하부에 배치되고, 상기 추가 접지 플레이트 및 상기 추가 전원 플레이트는 각각 상기 전원 플레이트 및 상기 접지 플레이트에 전기적으로 접속된다.
본 발명의 또 다른 양태에 따르면, 상기 집적회로 패키지들은 기판 및 상기 기판 상에 형성된 복수개의 패드들을 포함한다. 상기 복수개의 패드들은 접지 패드, 전원 패드 및 적어도 하나의 신호 패드를 구비한다. 상기 패드들을 갖는 기판은 패시베이션막으로 덮여진다. 상기 패시베이션막 상부에 하부 전력 공급 플레이트(a lower power supply plate)가 재배치된다. 상기 하부 전력 공급 플레이트를 갖는 기판은 단차진 절연막으로 덮여지고, 상기 단차진 절연막은 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비한다. 상기 단차진 절연막의 상기 제1 영역 상에 신호선이 재배치되고 상기 신호선은 상기 신호 패드에 전기적으로 접속된다. 상기 단차진 절연막의 상기 제2 영역 상에 상부 전력 공급 플레이트(an upper power supply plate)가 재배치되고, 상기 상부 전력 공급 플레이트는 상기 하부 전력 공급 플레이트와 중첩한다. 상기 단차진 절연막의 상기 제2 영역 상에 전력 공급선이 재배치되고, 상기 전력 공급선은 상기 상부 전력 공급 플레이트와 이격된다.
본 발명의 또 다른 양태에 따르면, 상기 집적회로 패키지들은 기판 및 상기 기판 상에 형성된 복수개의 패드들을 포함한다. 상기 복수개의 패드들은 접지 패드, 전원 패드 및 적어도 하나의 신호 패드를 구비한다. 상기 패드들을 갖는 기판은 패시베이션막으로 덮여지고, 상기 패시베이션막 상부에 단차진 절연막(a stepped insulating layer)이 제공된다. 상기 단차진 절연막은 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비한다. 상기 단차진 절연막의 상기 제1 영역 상에 신호선이 재배치되고, 상기 신호선은 상기 신호 패드에 전기적으로 접속된다. 상기 단차진 절연막의 상기 제2 영역 상에 전력 공급 플레이트(a power supply plate)가 재배치된다. 상기 단차진 절연막의 상기 제2 영역 상에 전력 공급선(power supply line)이 재배치되고, 상기 전력 공급선은 상기 전력 공급 플레이트와 이격된다. 상기 전력 공급 플레이트 및 상기 전력 공급선을 갖는 기판 상에 상부 절연막이 제공된다. 상기 상부 절연막 내에 추가 전력 공급 플레이트가 재배치되고, 상기 추가 전력 공급 플레이트는 상기 전력 공급 플레이트와 중첩한다.
본 발명의 또 다른 양태에 따르면, 집적회로 패키지들의 제조방법들이 제공된다. 이 방법들은 기판을 준비하는 것과 상기 기판 상에 절연막을 형성하는 것을 포함한다. 상기 절연막은 단차진 상부 면(a stepped top surface)을 갖도록 형성되어 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비한다. 상기 단차진 절연막(stepped insulating layer)의 상기 제1 영역 상에 신호선(signal line)을 형성한다. 상기 신호선을 형성하는 동안 상기 단차진 절연막의 상기 제2 영역 상에 전력 공급 플레이트(power supply plate) 및 전력 공급선이 형성된다.
몇몇 실시예들에서, 상기 집적회로 패키지들의 제조방법들은 상기 기판 상에 패드들을 형성하는 것과, 상기 패드들을 갖는 기판 상에 패시베이션막을 형성하는 것과, 상기 패시베이션막을 패터닝하여 상기 패드들을 노출시키는 패드 창들(pad windows)을 형성하는 것을 더 포함할 수 있다. 상기 패드들은 전원패드, 접지패드 및 적어도 하나의 신호패드를 구비하도록 형성되고, 상기 단차진 절연막은 상기 패드 창들을 갖는 기판 상부에 형성된다.
다른 실시예들에서, 상기 단차진 절연막을 형성하는 것은 상기 패드 창들을 갖는 기판 상에 감광성 폴리머막(photo sensitive polymer layer)을 형성하는 것과, 상기 감광성 폴리머막의 소정영역 상에 제1 노광 빛을 조사하여 상기 감광성 폴리머막의 초기 두께보다 얇은 제1 노광 영역을 형성하는 것과, 상기 패드들 상의 상기 감광성 폴리머막 상에 선택적으로 제2 노광 빛을 조사하여 상기 패드들 상에 제2 노광 영역들을 형성하는 것과, 상기 제1 및 제2 노광 영역들을 현상액을 사용하여 선택적으로 제거하는 것을 포함할 수 있다. 그 결과, 상기 제1 노광 영역의 제거에 의해 상대적으로 돌출된 제1 영역이 형성되고, 상기 제1 노광 영역의 하부에 상대적으로 리세스된 제2 영역이 형성된다. 또한, 상기 패드들을 노출시키는 비아홀들이 형성된다. 상기 제1 노광 빛의 에너지는 상기 제2 노광 빛의 에너지보다 작을 수 있다. 또한, 상기 감광성 폴리머막은 BCB(Benzo-Cyclo-Butens), PBO(Poly-Benz-Oxazole), 폴리이미드(polyimide) 및 에폭시(epoxy)중 어느 하나와 광반응 화합물(photo active compound)로 이루어질 수 있다
또 다른 실시예들에서, 상기 제2 노광 빛의 조사는 상기 제1 노광 빛의 조사 전에 실시할 수 있다.
또 다른 실시예들에서, 상기 제2 노광 빛을 조사하기 전에, 상기 제1 노광 영역을 현상액을 사용하여 제거할 수 있다.
또 다른 실시예들에서, 상기 단차진 절연막은 이중 사진 공정 기술(double photolithography process technique)을 사용하여 형성할 수 있다. 상기 이중 사진 공정 기술은 상기 패드 창들을 갖는 기판 상에 하부 감광막(lower photosensitive layer)을 형성하는 것과, 상기 하부 감광막을 사진공정으로 패터닝하여 상기 패드들을 노출시키는 것과, 상기 패터닝된 하부 감광막을 하드 베이크 공정을 사용하여 경화시키는 것과, 상기 경화된 하부 감광막을 갖는 기판 상에 상부 감광막을 형성하는 것과, 상기 상부 감광막의 소정영역을 노광시키는 것과, 상기 노광된 상부 감광막을 현상하여 상기 경화된 하부 감광막의 소정영역 상에 상부 감광막 패턴을 형성하는 것을 포함할 수 있다. 상기 상부 감광막의 상기 소정영역은 상기 패드들 상의 상기 상부 감광막을 포함할 수 있다. 이 경우에, 상기 패드들은 상기 노광된 상부 감광막을 현상함으로써 노출된다.
또 다른 실시예들에서, 상기 단차진 절연막을 형성하는 것은 상기 패드 창들을 갖는 기판 상에 무기 절연막을 형성하는 것과, 상기 무기 절연막의 소정영역을 부분 식각하여 상대적으로 돌출된 제1 영역 및 리세스된 제2 영역을 형성하는 것과, 상기 패드들 상의 상기 제1 및 제2 영역들을 식각하여 상기 패드들을 노출시키는 것을 포함할 수 있다.
또 다른 실시예들에서, 상기 집적회로 패키지들의 제조방법들은 상기 패드 창들을 갖는 기판 상에 하부 절연막을 형성하는 것과, 상기 하부 절연막을 패터닝하여 상기 패드들을 노출시키는 패드 개구부들(pad openings)을 형성하는 것과, 상기 하부 절연막 상에 하부 전력 공급 플레이트를 형성하는 것을 더 포함할 수 있다. 상기 하부 전력 공급 플레이트는 상기 제2 영역 상의 상기 전력 공급 플레이트와 중첩하도록 형성될 수 있다.
또 다른 실시예들에서, 상기 집적회로 패키지들의 제조방법들은 상기 신호선, 상기 전력 공급선 및 상기 전력 공급 플레이트를 갖는 기판 상에 제1 상부 절연막을 형성하는 것과, 상기 제1 상부 절연막 상에 적어도 상기 전력 공급 플레이트와 중첩하는 추가 전력 공급 플레이트를 형성하는 것과, 상기 추가 전력 공급 플레이트를 갖는 기판 상에 제2 상부 절연막을 형성하는 것과, 상기 전력 공급선의 일 부분, 상기 신호선의 일 부분 및 상기 전력 공급 플레이트의 일 부분에 접촉하는 솔더 볼들을 형성하는 것을 더 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4는 본 발명의 실시예들에 따른 집적회로 패키지들의 일 부분을 도시한 평면도이다. 또한, 도 5a 및 도 5b는 각각 도 4의 절단선들 Ⅲ-Ⅲ' 및 Ⅳ-Ⅳ'에 따라 취해진 단면도들이다.
도 4, 도 5a 및 도 5b를 참조하면, 기판(21) 상에 금속층간 절연막(23)이 적층된다. 상기 기판(21)은 집적회로를 갖는 반도체 웨이퍼일 수 있다. 상기 금속층간 절연막(23) 상에 복수개의 패드들이 제공된다. 상기 복수개의 패드들은 접지 패드(ground pad; 25G), 전원 패드(power source pad; 25P) 및 적어도 하나의 신호 패드(signal pad; 25S)를 포함할 수 있다. 상기 접지 패드(25G) 및 전원 패드(25P)는 상기 집적회로에 전력을 공급하기 위한 금속 패드들이고, 상기 집적회로의 입/출력 신호들은 상기 신호 패드들(25S)을 통하여 전송된다.
상기 패드들(25G, 25P, 25S)을 갖는 기판 상에 패시베이션막(27)이 제공될 수 있다. 상기 패시베이션막(27)은 상기 접지 패드(25G), 전원 패드(25P) 및 신호 패드들(25S)을 각각 노출시키는 접지패드 창(window; 27G), 전원패드 창(27P) 및 신호패드 창들(27S)을 구비할 수 있다. 상기 패시베이션막(27)을 갖는 기판 상에 절연막(an insulating layer; 29')이 제공된다. 상기 절연막(29')은 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비한다. 즉, 상기 절연막(29')은 상기 제1 및 제2 영역들을 한정하는 단차진 상부면(a stepped top surface)을 갖는 단차진 절연막(a stepped insulating layer)일 수 있다. 상기 제1 영역은 돌출된 적어도 하나의 신호선 지지부(signal line support portion; 29SL)일 수 있고, 상기 제2 영역은 상기 신호선 지지부(29SL)에 비하여 상대적으로 리세스된 기저부(base portion; 29B)일 수 있다.
본 발명의 실시예에서, 상기 단차진 절연막(29')은 상기 제1 영역들(상기 신호선 지지부들; 29SL)에 더하여 볼 랜드부들(ball landing portions)을 포함할 수 있다. 구체적으로, 상기 볼 랜드부들은 접지 볼 랜드부(ground ball landing portion; 29GB), 전원 볼 랜드부(power source ball landing portion; 29PB), 및 상기 신호선 지지부들(29SL)로부터 연장된 신호 볼 랜드부들(signal ball landing portions; 29SB)를 구비할 수 있다. 상기 신호선 지지부들(29SL)은 상기 신호 패드들(25S)과 중첩하도록 연장될 수 있다. 상기 볼 랜드부들(29GB, 29PB, 29SB)은 상기 신호선 지지부들(29SL)의 상부면들과 실질적으로 동일한 레벨에 위치하는 상부면들을 갖는다.
상기 단차진 절연막(29')은 여러 가지의 절연막들로 이루어질 수 있다. 본 발명의 일 실시예에서, 상기 단차진 절연막(29')은 폴리머막(polymer layer)일 수 있다. 구체적으로, 상기 폴리머막은 BCB(Benzo-Cyclo-Butens)막, PBO(Poly-Benz-Oxazole)막, 폴리이미드(polyimide)막 또는 에폭시(epoxy)막일 수 있다. 본 발명의 다른 실시예에서, 상기 단차진 절연막은 광반응 화합물(photo-active compound)을 함유하는 폴리머막일 수 있다. 상기 광반응 화합물은 반도체소자의 노광 공정에 사용되는 빛에 반응성을 갖는 화합물이다. 예를 들면, 상기 광반응 화합물은 g 광선(g line) 또는 i 광선(i line)에 대하여 반응성을 갖는 디아조 나프타 퀴논(Diazo Naphta Quinone; DNQ) 계열(system)의 화합물일 수 있다. 본 발명의 또 다른 실시예에서, 상기 단차진 절연막(29')은 하부 감광막 및 상기 하부 감광막의 소정영역 상에 형성된 적어도 하나의 상부 감광막 패턴을 포함할 수 있다. 이 경우에, 상기 제1 영역(즉, 상기 신호선 지지부; 29SL)은 상기 상부 감광막 패턴 및 그 하부의 상기 하부 감광막으로 구성되고, 상기 제2 영역(즉, 상기 기저부; 29B)은 상기 상부 감광막 패턴에 인접한 상기 하부 감광막으로 구성된다. 더 나아가서, 상기 단차진 절연막(29')은 무기 절연막일 수 있다.
상기 신호선 지지부들(29SL) 상에 신호선들(31SL)이 재배치되고, 상기 기저부(29B) 상에 전력 공급 플레이트(power supply plate)가 재배치될 수 있다. 본 실시예들에서, 상기 전력 공급 플레이트는 접지 플레이트(ground plate; 31G) 및 전원 플레이트(power source plate; 31P)를 포함할 수 있다. 상기 접지 플레이트(31G)는 상기 접지 볼 랜드부(29GB)의 상부면을 덮도록 연장될 수 있고 상기 단차진 절연막(29')을 관통하는 비아 홀을 통하여 상기 접지 패드(25G)에 전기적으로 접속된다. 또한, 상기 전원 플레이트(31P)는 상기 전원 볼 랜드부(29PB)의 상부면을 덮도록 연장될 수 있고 상기 단차진 절연막(29')을 관통하는 비아 홀을 통하여 상기 전원 패드(25P)에 전기적으로 접속된다. 이와 마찬가지로(similarly), 상기 신호선들(31SL)은 상기 신호 볼 랜드부들(29SB)의 상부 면들을 덮도록 연장될 수 있고 상기 단차진 절연막(29')을 관통하는 비아 홀들을 통하여 상기 신호 패드들(25S)에 전기적으로 접속된다.
상술한 실시예들에 따르면, 상기 신호선들(31SL) 및 상기 기판(21) 사이의 신호선 커패시턴스(signal line capacitance; CPS)는 상기 전원 플레이트(31P) 및 상기 기판(21) 사이의 제1 하부 전원 커패시턴스(power source capacitance; CPP1)와 아울러서 상기 접지 플레이트(31G) 및 상기 기판(21) 사이의 제2 하부 전원 커패시턴스(CPG1)에 비하여 작을 수 있다. 이는, 상기 신호선 지지부들(29SL)의 두께(29T)가 상기 기저부(29B)의 두께(29T')보다 두껍기 때문이다. 이에 따라, 상기 신호선들(31SL)을 통하여 전송되는 전기적인 신호의 지연시간(delay time)은 감소하는 반면에, 상기 접지 플레이트(31G) 및 상기 전원 플레이트(31P)에 인가되는 잡음 신호들(noise signals)에 대한 면역성(immunity)은 증가한다. 또한, 본 실시예들에 따르면, 상기 기판(21) 상에 적층된 상기 단차진 절연막(29')의 평균 두께를 최소화시킬 수 있다. 따라서, 상기 단차진 절연막(29')의 물리적인 스트레스를 감소시킬 수 있으므로, 상기 기판(21)의 휨(warpage)을 현저히 억제시킬 수 있다.
상기 접지/전원 플레이트들(31G, 31P) 및 상기 신호선들(31SL)을 갖는 기판 상에 제1 상부 절연막(33)이 적층된다. 상기 접지 볼 랜드부(29GB) 상의 상기 접지 플레이트(31G)는 상기 제1 상부 절연막(33)을 관통하는 접지 솔더 볼(39GB)과 접촉하고, 상기 전원 볼 랜드부(29PB) 상의 상기 전원 플레이트(31P)는 상기 제1 상부 절연막(33)을 관통하는 전원 솔더 볼(39PB)과 접촉한다. 이에 더하여, 상기 신호 볼 랜드부들(29SB) 상의 상기 신호선들(31SL)은 상기 제1 상부 절연막(33)을 관통하는 신호 솔더 볼들(39SB)과 접촉한다.
본 발명의 또 다른 실시예에서, 상기 제1 상부 절연막(33) 상에 추가 접지 플레이트(additional ground plate; 35G) 및 추가 전원 플레이트(additional power source plate; 35P)중 적어도 하나가 제공될 수 있다. 상기 추가 접지 플레이트(35G) 및 상기 추가 전원 플레이트(35P) 모두가 상기 제1 상부 절연막(33) 상에 배치되는 경우에, 상기 추가 접지 플레이트(35G)는 상기 전원 플레이트(31P)와 중첩하도록 배치될 수 있고 상기 추가 전원 플레이트(35P)는 상기 접지 플레이트(31G)와 중첩하도록 배치될 수 있다. 상기 추가 접지 플레이트(35G)는 상기 제1 상부 절연막(33)을 관통하는 콘택 홀을 통하여 상기 접지 플레이트(31G)에 전기적으로 접속되고, 상기 추가 전원 플레이트(35P)는 상기 제1 상부 절연막(33)을 관통하는 다른 콘택 홀을 통하여 상기 전원 플레이트(31P)에 전기적으로 접속된다. 상기 추가 접지 플레이트(35G), 상기 추가 전원 플레이트(35P) 및 상기 제1 상부 절연막(33)은 제2 상부 절연막(37)으로 덮여진다. 상기 제1 및 제2 절연막들(33, 37)은 콘포말한 절연막들인 것이 바람직하다.
도 5a 및 도 5b에 도시하지는 않았지만, 상기 추가 접지 플레이트(35G) 및 추가 전원 플레이트(35P)중 적어도 하나는 상기 단차진 절연막(29')의 하부에 배치될 수도 있다. 이 경우에, 상기 제2 상부 절연막(37)은 제공되지 않을 수 있다.
상술한 실시예에 따르면, 상기 전원 플레이트(31P) 및 상기 추가 접지 플레이트(35G) 사이에 제1 상부 전원 커패시턴스(CPP2)가 존재하고, 상기 접지 플레이트(31G) 및 상기 추가 전원 플레이트(35P) 사이에 제2 상부 전원 커패시턴스(CPG2)가 존재한다. 상기 제1 상부 전원 커패시턴스(CPP2)는 상기 제1 하부 전원 커패시턴스(CPP1)와 병렬로 접속되어 전원 잡음(power noise)에 대한 면역성을 더욱 향상시킨다. 이와 마찬가지로, 상기 제2 상부 전원 커패시턴스(CPG2) 또한 상기 제2 하부 전원 커패시턴스(CPG1)와 병렬로 접속되어 전원 잡음에 대한 면역성을 더욱 향상시킨다.
도 6a 내지 도 10a는 본 발명의 실시예들에 따른 집적회로 패키지들의 제조방법들을 설명하기 위하여 도 4의 Ⅲ-Ⅲ'에 따라 취해진 단면도들이고, 도 6b 내지 도 10b는 본 발명의 실시예들에 따른 집적회로 패키지들의 제조방법들을 설명하기 위하여 도 4의 Ⅳ-Ⅳ'에 따라 취해진 단면도들이다.
도 4, 도 6a 및 도 6b를 참조하면, 기판(21) 상에 금속층간 절연막(23)을 형성한다. 상기 기판(21)은 집적회로를 갖는 반도체 웨이퍼일 수 있다. 상기 금속층간 절연막(23) 상에 복수개의 패드들을 형성한다. 상기 패드들은 상기 집적회로에 접속된 접지패드(25G), 전원패드(25P) 및 적어도 하나의 신호패드(25S)를 구비하도록 형성된다. 상기 패드들(25G, 25P, 25S)을 갖는 기판 상에 패시베이션막(27)을 형성할 수 있다. 상기 패시베이션막(27)은 실리콘 산화막 및 실리콘 질화막을 차례로 적층시키어 형성할 수 있다. 상기 패시베이션막(27)은 상기 패드들(25G, 25P, 25S)을 노출시키는 패드 창들(27G, 27P, 27S)을 형성하기 위하여 패터닝될 수 있다.
도 4, 도 7a 및 도 7b를 참조하면, 상기 패드 창들(27G, 27P, 27S)을 갖는 기판 상에 광반응 화합물(photo active compound; PAC)을 함유하는 폴리머막(29)을 형성한다. 상기 폴리머는 BCB(Benzo-Cyclo-Butens), PBO(Poly-Benz-Oxazole), 폴리이미드(polyimide) 및 에폭시(epoxy)중 어느 하나일 수 있고, 상기 광반응 화합물은 반도체소자의 노광 공정에 사용되는 빛(예를 들면, g 광선 또는 i 광선)에 대하여 반응성을 갖는 디아조 나프타 퀴논(Diazo Naphta Quinone; DNQ) 계열(system)의 화합물일 수 있다.
상기 감광성 폴리머막(photo sensitive polymer layer; 29)의 소정영역 상에 제1 포토 마스크(도시하지 않음)를 사용하여 선택적으로 제1 노광 빛을 조사하여 제1 노광 영역(29E')을 형성한다. 상기 제1 노광 빛은 상기 감광성 폴리머막(29)의 상부 영역만을 노광시키도록 적절한 에너지로 조사된다. 그 결과, 상기 제1 노광 영역(29E')의 깊이(D)는 상기 감광성 폴리머막(29)의 초기 두께(29T)보다 작다. 상기 제1 노광 영역(29E')은 적어도 하나의 제1 영역, 즉 적어도 하나의 신호선 지지부(29SL)를 한정한다. 상기 제1 노광 영역(29E')은 상기 신호선 지지부들(29SL)에 더하여 접지 볼 랜드부(ground ball landing portion; 29GB), 전원 볼 랜드부(power source ball landing portion; 29PB) 및 신호 볼 랜드부들(signal ball landing portions; 29SB)을 한정하도록 형성될 수 있다. 상기 신호선 지지부들(29SL)의 단부들(ends)은 상기 신호 패드들(25S)과 중첩하도록 형성되고, 상기 신호 볼 랜드부들(29SB)은 상기 신호선 지지부들(29SL)에 인접하도록 형성된다. 결과적으로, 상기 신호선 지지부들(29SL) 및 상기 볼 랜드부들(29GB, 29PB, 29SB)은 평면적으로 보여질 때 상기 제1 노광 빛에 의해 비노광된 영역들에 해당한다.
상기 제1 노광 영역(29E')을 포함하는 기판 상에 제2 포토 마스크(도시하지 않음)를 사용하여 제2 노광 빛을 조사한다. 상기 제2 포토 마스크는 상기 패드들(25G, 25P, 25S) 상부에만 상기 제2 노광 빛을 선택적으로 조사시키기 위하여 설계된 포토 마스크이다. 또한, 상기 제2 노광 빛은 상기 감광성 폴리머막(29)의 하부면까지 도달되어야 한다. 즉, 상기 제2 노광 빛은 상기 제1 노광 빛의 에너지보다 큰 에너지로 조사되어야 한다. 그 결과, 상기 패드들(25G, 25P, 25S) 상의 상기 감광성 폴리머막(29)이 완전히 노광되어 제2 노광 영역들(29E")을 형성한다.
본 발명의 다른 실시예들에서, 상기 제2 포토 마스크를 사용하여 실시하는 제2 노광 공정은 상기 제1 포토 마스크를 사용하여 실시하는 제1 노광 공정 전에 실시될 수도 있다.
도 4, 도 8a 및 도 8b를 참조하면, 상기 제1 및 제2 노광 영역들(29E', 29E")을 현상액(developer)을 사용하여 제거한다. 그 결과, 상기 신호선 지지부들(29SL) 및 상기 볼 랜드부들(29GB, 29PB, 29SB)이 상대적으로 돌출되고, 상기 제1 노광 영역(29E')의 하부에 상기 초기 두께(29T)보다 작은 두께(29T')를 갖는 제2 영역, 즉 기저부(29B)가 형성된다. 이에 따라, 상기 기저부(29B)는 상기 신호선 지지부들(29SL) 및 상기 볼 랜드부들(29GB, 29PB, 29SB)의 상부 면들보다 낮은 상부 면을 갖도록 형성되고, 상기 볼 랜드부들(29GB, 29PB, 29SB)은 상기 신호선 지지부들(29SL)과 실질적으로 동일한 레벨에 위치할 수 있다. 또한, 상기 접지 패드(25G), 전원 패드(25P) 및 신호 패드들(25S)은 각각 상기 제2 노광 영역들(29E")의 제거에 기인하여 형성되는 접지 비아 홀(29G), 전원 비아 홀(29P) 및 신호선 비아 홀들(29S)에 의해 노출된다. 결과적으로, 상기 제1 및 제2 노광 영역들(29E', 29E")을 제거하여 감광성 폴리머막으로 이루어진 단차진 절연막(29')을 형성한다.
본 발명의 다른 실시예들에서, 도 7a 및 도 7b를 참조하여 설명된 상기 제1 노광 영역(29E')은 상기 제2 노광 영역들(29E")을 형성하기 전에 현상액을 사용하여 제거될 수 있다. 이와는 달리, 상기 제1 노광 영역(29E')의 형성 및 제거 전에, 상기 제2 노광 영역들(29E")의 형성 및 제거가 실시될 수도 있다.
도 4, 도 9a 및 도 9b를 참조하면, 상기 단차진 절연막(29') 및 상기 비아 홀들(29G, 29P, 29S)을 갖는 기판 상에 금속막과 같은 도전막을 형성한다. 상기 도전막을 패터닝하여 상기 제1 영역, 즉 상기 신호선 지지부들(29SL) 상에 신호선들(31SL)을 형성함과 동시에 상기 제2 영역, 즉 상기 기저부(29B) 상에 접지 플레이트(31G) 및 전원 플레이트(31P)를 형성한다. 상기 신호선들(31SL)은 상기 신호선 지지부들(29SL)에 인접한 상기 신호 볼 랜드부들(29SB)을 덮도록 연장될 수 있고 상기 신호선 비아 홀들(29S)을 통하여 상기 신호 패드들(25S)에 전기적으로 접속된다. 또한, 상기 접지 플레이트(31G)는 상기 접지 볼 랜드부(29GB)를 덮도록 연장될 수 있고 상기 접지 비아 홀(29G)을 통하여 상기 접지 패드(25G)에 전기적으로 접속된다. 이와 마찬가지로, 상기 전원 플레이트(31P)는 상기 전원 볼 랜드부(29PB)를 덮도록 연장될 수 있고 상기 전원 비아 홀(29P)을 통하여 상기 전원 패드(25P)에 전기적으로 접속된다. 상기 신호선들(31SL), 접지 플레이트(31G) 및 전원 플레이트(31P)를 갖는 기판 상에 제1 상부 절연막(33)을 형성한다. 상기 제1 상부 절연막(33)은 폴리머막으로 형성할 수 있다. 이와는 달리, 상기 제1 상부 절연막은 플라즈마 CVD 기술을 사용하여 콘포말한(conformal) 실리콘 산화막으로 형성할 수도 있다.
도 4, 도 10a 및 도 10b를 참조하면, 상기 제1 상부 절연막(33)을 패터닝하여 상기 접지 볼 랜드부(29GB) 상의 상기 접지 플레이트(31G), 상기 전원 볼 랜드부(29PB) 상의 상기 전원 플레이트(31P) 및 상기 신호 볼 랜드부들(29SB) 상의 상기 신호선들(31SL)을 노출시킨다. 이어서, 상기 노출된 접지 플레이트(31G), 상기 노출된 전원 플레이트(31P) 및 상기 노출된 신호선들(31SL) 상에 각각 접지 솔더 볼(39GB), 전원 솔더 볼(39PB) 및 신호 솔더 볼들(39SB)을 형성한다.
본 발명의 다른 실시예들에서, 상기 솔더 볼들(39GB, 39PB, 39SB)을 형성하기 전에, 상기 제1 상부 절연막(33)을 패터닝하여 접지 플레이트(31G)의 일 부분 및 상기 전원 플레이트(31P)의 일 부분을 각각 노출시키는 추가 접지 콘택 홀 및 추가 전원 콘택 홀을 형성할 수 있다. 이 경우에, 상기 추가 콘택 홀들을 갖는 기판 상에 금속막과 같은 도전막을 형성하고, 상기 도전막을 패터닝하여 상기 기저부(29B)의 상부에 추가 접지 플레이트(35G) 및 추가 전원 플레이트(35P)중 적어도 어느 하나를 형성한다. 상기 추가 접지 플레이트(35G)는 상기 전원 플레이트(31P)와 중첩하도록 형성되고 상기 추가 접지 콘택 홀을 통하여 상기 접지 플레이트(31G)와 접촉하도록 형성된다. 또한, 상기 추가 전원 플레이트(35P)는 상기 접지 플레이트(31G)와 중첩하도록 형성되고 상기 추가 전원 콘택 홀을 통하여 상기 전원 플레이트(31P)와 접촉하도록 형성된다. 이어서, 상기 추가 접지 플레이트(35G) 및 추가 전원 플레이트(35P)를 갖는 기판 상에 제2 상부 절연막(37)을 형성한다. 상기 제2 상부 절연막(37)은 상기 제1 상부 절연막(33)과 동일한 물질막으로 형성할 수 있다. 상기 제2 상부 절연막(37) 및 제1 상부 절연막(33)을 패터닝하여 상기 접지 볼 랜드부(29GB) 상의 상기 접지 플레이트(31G), 상기 전원 볼 랜드부(29PB) 상의 상기 전원 플레이트(31P) 및 상기 신호 볼 랜드부들(29SB) 상의 상기 신호선들(31SL)을 노출시킨다. 이어서, 상기 노출된 접지 플레이트(31G), 상기 노출된 전원 플레이트(31P) 및 상기 노출된 신호선들(31SL) 상에 각각 상기 접지 솔더 볼(39GB), 상기 전원 솔더 볼(39PB) 및 상기 신호 솔더 볼들(39SB)을 형성한다.
본 발명의 또 다른 실시예들에서, 상기 추가 접지 플레이트(35G) 및 추가 전원 플레이트(35P)는 상기 단차진 절연막(29')을 형성하기 전에 상기 패시베이션막(27) 상부에 형성될 수도 있다. 이 경우에, 상기 제2 상부 절연막을 형성하는 공정은 생략될 수 있다.
도 7a, 도 7b, 도 8a 및 도 8b를 참조하여 설명된 상기 단차진 절연막(29')은 여러 가지의 다른 방법들을 사용하여 형성될 수 있다. 예를 들면, 상기 단차진 절연막(29')은 이중 사진 공정 기술(double photolithography process technique)을 사용하여 형성할 수도 있다. 도 11 및 도 12는 상기 이중 사진 공정 기술을 사용하여 상기 단차진 절연막(29')을 형성하는 방법을 설명하기 위하여 도 4의 Ⅲ-Ⅲ'에 따라 취해진 단면도들이다.
도 11을 참조하면, 상기 패드 창들(도 6a 및 도 6b의 27G, 27P 및 27S)이 형성된 기판 상에 하부 감광막을 형성한다. 상기 하부 감광막을 제1 포토 마스크를 채택하는 제1 노광/현상 공정을 사용하여 패터닝하여 상기 패드들(25G, 25P, 25S)을 노출시키는 비아 홀들(41G, 41P, 41S)을 형성한다. 여기서, 상기 제1 포토 마스크는 도 7a 및 도 7b를 참조하여 설명된 제2 포토 마스크와 동일한 포토 마스크일 수 있다. 상기 패터닝된 하부 감광막(patterned lower photosensitive layer; 41)을 통상의 하드 베이크 공정(hard bake process)을 사용하여 경화시킨다.
상기 경화된 하부 감광막(41)을 갖는 기판 상에 상부 감광막(43)을 형성한다. 상기 상부 감광막(43)을 제2 포토 마스크를 채택하는 제2 노광 공정을 사용하여 노광시킨다. 여기서, 상기 제2 포토 마스크는 도 7a 및 도 7b를 참조하여 설명된 제1 포토 마스크와 동일한 포토 마스크일 수 있다. 상기 제2 노광 공정은 상기 상부 감광막(43)의 바닥면까지 도달하기에 충분한 에너지를 갖는 노광 빛을 사용하여 실시되어야 한다. 그 결과, 상기 상부 감광막(43) 내에 도 7a 및 도 7b에 보여진 상기 제1 및 제2 노광 영역들(29E', 29E")에 대응하는 노광 영역(43E)이 형성된다.
도 12를 참조하면, 도 11에 보여진 상기 노광 영역(43E)을 현상액을 사용하여 제거하여 상부 감광막 패턴들(43GB, 43PB, 43SB)을 형성한다. 상기 상부 감광막 패턴들(43GB, 43PB, 43SB, 43SL)은 각각 도 8a 및 도 8b에 보여진 상기 접지 볼 랜드부(29GB), 전원 볼 랜드부(29PB), 신호 볼 랜드부(29SB) 및 신호선 지지부들(29SL)의 돌출부들에 대응하도록 형성된다.
도 13 및 도 14는 상기 단차진 절연막(29')을 형성하는 또 다른 방법을 설명하기 위하여 도 4의 Ⅲ-Ⅲ'에 따라 취해진 단면도들이다.
도 13을 참조하면, 상기 패드 창들(도 6a 및 도 6b의 27G, 27P 및 27S)이 형성된 기판 상에 절연막(51)을 형성한다. 상기 절연막(51)은 무기 절연막 또는 폴리머막으로 형성할 수 있다. 상기 무기 절연막은 플라즈마 CVD 기술 또는 원자층 증착 기술(atomic layer deposition technique)을 사용하여 실리콘 산화막으로 형성할 수 있고, 상기 폴리머막은 광반응 화합물(photo-active compound)을 함유하지 않는 폴리머막으로 형성할 수 있다. 상기 절연막(51) 상에 도 7a 및 도 7b를 참조하여 설명된 제1 포토 마스크를 사용하여 제1 포토레지스트 패턴(도시하지 않음)을 형성한다. 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 절연막(51)을 부분 식각하여 리세스된 영역(R)을 형성한다. 그 결과, 상기 리세스된 영역(R)은 상대적으로 돌출된 신호선 지지부들(51SL)과 아울러서 상기 신호선 지지부들(51SL)과 동일한 레벨에 위치하는 접지 볼 랜드부(51GB), 전원 볼 랜드부(51PB) 및 신호 볼 랜드부들(51SB)을 한정한다. 상기 리세스된 영역(R)의 하부에 잔존하는 상기 절연막(51)은 기저부(51B)에 해당한다.
도 14를 참조하면, 상기 부분 식각된 절연막(51) 상에 도 7a 및 도 7b를 참조하여 설명된 제2 포토 마스크를 사용하여 제2 포토레지스트 패턴(도시하지 않음)을 형성한다. 상기 제2 포토레지스트 패턴을 식각 마스크로 사용하여 상기 부분 식각된 절연막(51)을 식각하여 상기 접지 패드(25G), 전원 패드(25P) 및 신호 패드들(25S)을 각각 노출시키는 접지 비아 홀(51G), 전원 비아 홀(51P) 및 신호선 비아 홀들(도시하지 않음)을 형성한다.
도 15는 본 발명의 다른 실시예들에 따른 집적회로 패키지들을 보여주는 평면도이고, 도 16 및 도 17은 도 15의 Ⅴ-Ⅴ'에 따라 취해진 단면도들이다.
도 15 및 도 16을 참조하면, 기판(61) 상에 금속층간 절연막(63)이 적층된다. 상기 기판(61)은 집적회로를 갖는 반도체 웨이퍼일 수 있다. 상기 금속층간 절연막(63) 상에 복수개의 패드들이 제공된다. 상기 복수개의 패드들은 접지 패드(ground pad; 65G), 전원 패드(power source pad; 65P) 및 적어도 하나의 신호 패드(signal pad; 65S)를 포함할 수 있다. 상기 접지 패드(65G) 및 전원 패드(65P)는 상기 집적회로에 전력을 공급하기 위한 금속 패드들이고, 상기 집적회로의 입/출력 신호들은 상기 신호 패드들(65S)을 통하여 전송된다.
상기 패드들(65G, 65P, 65S)을 갖는 기판 상에 패시베이션막(67)이 제공된다. 상기 패시베이션막(67) 상에 하부 절연막(69)이 적층될 수 있다. 상기 접지 패드(65G), 전원 패드(65P) 및 신호 패드들(65S)은 각각 상기 하부 절연막(69) 및 패시베이션막(69)을 관통하는 접지패드 창(도 15의 69G), 전원패드 창(도 15의 69P) 및 신호패드 창들(도 15의 69S)에 의해 노출된다. 상기 하부 절연막(69) 상에 하부 전력 공급 플레이트(a lower power supply plate), 즉 하부 접지 플레이트(lower ground plate; 71G)가 제공된다. 상기 하부 접지 플레이트(71G)는 상기 접지패드 창(69G)을 통하여 상기 접지패드(65G)에 전기적으로 접속된다. 이 경우에, 상기 전원패드(65P) 및 신호패드들(65S)은 각각 상기 전원패드 창(69P)을 덮는 상부 전원패드(upper power source pad; 71P) 및 상기 신호패드 창들(69S)을 덮는 상부 신호패드들(71S)에 전기적으로 접속될 수 있다.
상기 하부 접지 플레이트(71G)를 갖는 기판 상에 절연막(an insulating layer; 73)이 제공된다. 상기 절연막(73)은 도 4, 도 5a 및 도 5b를 참조하여 설명된 상기 단차진 절연막(29')과 동일한 절연막일 수 있다. 결과적으로, 상기 단차진 절연막(73)은 기저부(73B) 및 상기 기저부(73B)로부터 돌출된 돌출부들을 포함할 수 있고, 상기 돌출부들은 신호선 지지부들(73SL), 신호 볼 랜드부들(73SB), 접지 볼 랜드부(73GB) 및 전원 볼 랜드부(73PB)를 구비할 수 있다. 따라서, 상기 기저부(73B)의 두께(73T')는 상기 돌출부들의 두께(73T)보다 작다.
상기 신호선 지지부들(73SL) 상에 신호선들(75SL)이 재배치되고, 상기 기저부(73B) 상에 전력 공급 플레이트(power supply plate) 및 전력 공급선(power supply line)이 재배치될 수 있다. 상기 신호선들(75SL)은 상기 단차진 절연막(73)을 관통하는 신호선 비아 홀들을 통하여 상기 상부 신호패드들(71S)에 전기적으로 접속되고 상기 신호 볼 랜드부들(73SB)의 상부 면들을 덮도록 연장된다. 상기 전력 공급 플레이트는 상기 하부 접지 플레이트(71G)와 중첩하는 전원 플레이트(power source plate; 75P)에 해당하고, 상기 전력 공급선은 상기 접지 볼 랜드부(73GB)의 상부 면을 덮도록 연장된 접지선(ground line; 75G)에 해당한다. 상기 전원 플레이트(75P)는 상기 단차진 절연막(73)을 관통하는 전원 비아 홀을 통하여 상기 상부 전원패드(71P)에 전기적으로 접속되고, 상기 접지선(75G)은 상기 단차진 절연막(73)을 관통하는 접지 비아 홀을 통하여 상기 하부 접지 플레이트(71G)에 전기적으로 접속된다.
상술한 실시예들에서, 상기 신호선 지지부들(73SL)의 두께(73T) 및 상기 기저부(73B)의 두께(73T')를 적절히 조절하면, 상기 신호선들(75SL) 및 상기 하부 접지 플레이트(71G) 사이의 기생 커패시턴스, 즉 신호선 커패시턴스(CPS)를 감소시킬 수 있고 상기 하부 접지 플레이트(71G) 및 상기 전원 플레이트(75P) 사이의 디커플링(decoupling) 커패시턴스, 즉 하부 전원 커패시턴스(CPP1)를 증가시킬 수 있다. 이에 따라, 상기 신호선들(75SL)을 통하여 전송되는 전기적인 신호의 지연시간(delay time)은 감소되는 반면에, 상기 하부 접지 플레이트(71G) 및 상기 전원 플레이트(75P)에 인가되는 전기적인 잡음(noise)에 대한 면역성(immunity)은 향상된다. 이에 더하여, 상기 기판(61) 상에 적층된 상기 단차진 절연막(73)의 평균 두께를 최소화시킬 수 있으므로, 상기 단차진 절연막(73)의 물리적인 스트레스는 감소된다. 따라서, 상기 기판(61)의 휨(warpage)을 현저히 억제시킬 수 있다.
상기 신호선들(75SL), 전원 플레이트(75P) 및 접지선(75G)을 갖는 기판 상에 제1 상부 절연막(77)이 제공된다. 상기 접지 볼 랜드부(73GB) 상의 상기 접지선(75G), 상기 신호 볼 랜드부들(73SB) 상의 상기 신호선들(75SL) 및 상기 전원 볼 랜드부(73PB) 상의 상기 전원 플레이트(75P)는 각각 상기 제1 상부 절연막(77)을 관통하는 접지 볼 콘택홀(77G), 신호 볼 콘택홀들(77S) 및 전원 볼 콘택홀(77P)에 의해 노출된다. 상기 노출된 접지선(75G), 상기 노출된 신호선들(75SL) 및 상기 노출된 전원 플레이트(75P) 상에 각각 접지 솔더 볼(83G), 신호 솔더 볼들(83S) 및 전원 솔더 볼(83P)이 부착된다.
다른 실시예들에서, 상기 제1 상부 절연막(77) 상에 추가 전력 공급 플레이트, 즉 추가 접지 플레이트(79G)가 배치될 수 있다. 상기 추가 접지 플레이트(79G)는 상기 전원 플레이트(75P)와 중첩하도록 배치되고 상기 제1 상부 절연막(77)의 소정 영역을 관통하는 콘택 홀(77h)을 통하여 상기 접지선(75G)에 전기적으로 접속될 수 있다. 상기 추가 접지 플레이트(79G) 및 상기 제1 상부 절연막(77)은 제2 상부 절연막(81)으로 덮여진다. 상기 제1 및 제2 상부 절연막들(77, 81)은 상부 절연막(82)을 구성한다. 이 경우에, 상기 솔더 볼들(83G, 83S, 83P)은 상기 상부 절연막(82)을 관통하는 볼 콘택 홀들(82G, 82S, 82P)을 통하여 상기 접지선(75G), 신호선들(75SL) 및 전원 플레이트(75P)에 접촉된다. 결과적으로, 본 실시예들에 따르면, 상기 전원 플레이트(75P) 및 상기 추가 접지 플레이트(79G) 사이에 상부 전원 커패시턴스(power source capacitance; CPP2)가 존재한다. 상기 상부 전원 커패시턴스(CPP2)는 상기 하부 전원 커패시턴스(CPP1)와 병렬로 접속되어 전원 잡음(power noise)에 대한 면역성을 더욱 향상시킨다.
또 다른 실시예들에서, 상기 접지패드(65G) 및 상기 전원패드(65P)는 서로 바뀔 수 있다. 이 경우에, 상기 하부 접지 플레이트(71G), 상기 접지선(75G), 상기 추가 접지 플레이트(79G)는 각각 하부 전원 플레이트, 전원선 및 추가 전원 플레이트에 해당하고, 상기 전원 플레이트(75P)는 접지 플레이트에 해당한다. 또한, 상기 접지 솔더 볼(83G)은 전원 솔더 볼에 해당하고, 상기 전원 솔더 볼(83P)은 접지 솔더 볼에 해당한다.
도 17은 도 16으로부터 변형된 또 다른 실시예에 따른 집적회로 패키지를 도시한 단면도이다. 구체적으로, 본 실시예는 도 16을 참조하여 설명된 상기 하부 절연막(69), 상기 하부 전력 공급 플레이트(즉, 상기 하부 접지 플레이트; 71G), 상기 상부 신호패드들(71S) 및 상기 상부 전원패드(71P)를 포함하지 않는다.
도 18 내지 도 21은 본 발명의 다른 실시예들에 따른 집적회로 패키지들의 제조방법들을 설명하기 위하여 도 15의 Ⅴ-Ⅴ'에 따라 취해진 단면도들이다.
도 15 및 도 18을 참조하면, 기판(61) 상에 금속층간 절연막(63)을 형성한다. 상기 기판(61)은 집적회로를 갖는 반도체 웨이퍼일 수 있다. 상기 금속층간 절연막(63) 상에 복수개의 패드들을 형성한다. 상기 패드들은 상기 집적회로에 접속된 접지패드(65G), 전원패드(65P) 및 적어도 하나의 신호패드(65S)를 구비하도록 형성된다. 상기 패드들(65G, 65P, 65S)을 갖는 기판 상에 패시베이션막(67)을 형성할 수 있다. 상기 패시베이션막(67)은 실리콘 산화막 및 실리콘 질화막을 차례로 적층시키어 형성할 수 있다. 상기 패시베이션막(67) 상에 하부 절연막(69)을 형성한다. 상기 하부 절연막(69) 및 상기 패시베이션막(67)을 패터닝하여 상기 접지패드(65G), 전원패드(65P) 및 신호패드들(65S)을 각각 노출시키는 접지패드 창(69G), 전원패드 창(69P) 및 신호패드 창들(69S)을 형성한다.
도 15 및 도 19를 참조하면, 상기 패드 창들(69G, 69P, 69S)을 갖는 기판 상에 금속막과 같은 도전막을 형성한다. 상기 도전막을 패터닝하여 상기 하부 절연막(69)을 덮는 하부 전력 공급 플레이트, 즉 하부 접지 플레이트(71G)를 형성한다. 상기 하부 접지 플레이트(71G)는 상기 접지패드 창(69G)을 통하여 상기 접지패드(65G)에 접촉하도록 형성된다. 상기 하부 접지 플레이트(71G)를 형성하는 동안 상기 전원패드 창(69P)를 덮는 상부 전원패드(71P) 및 상기 신호패드 창들(69S)을 덮는 상부 신호패드들(71S)이 형성될 수 있다.
상기 하부 접지 플레이트(71G)를 갖는 기판 상에 단차진 절연막(73)을 형성한다. 상기 단차진 절연막(73)은 도 7a, 도 7b, 도 8a, 도 8b, 및 도 11 내지 도 14를 참조하여 설명된 것과 동일한 방법들을 사용하여 형성할 수 있다. 결과적으로, 상기 단차진 절연막(73)은 기저부(73B) 및 상기 기저부(73B)로부터 돌출된 적어도 하나의 신호선 지지부(73SL)를 갖도록 형성될 수 있다. 이에 더하여, 상기 단차진 절연막(73)은 상기 신호선 지지부들(73SL)과 실질적으로 동일한 레벨에 위치하는 접지 볼 랜드부(73GB), 전원 볼 랜드부(73PB) 및 신호 볼 랜드부들(73SB)을 갖도록 형성될 수 있다. 따라서, 상기 신호선 지지부들(73SL) 및 상기 볼 랜드부들(73GB, 73PB, 73SB)의 두께(73T)는 상기 기저부(73B)의 두께(73T')보다 크다. 또한, 상기 단차진 절연막(73)은 상기 하부 접지 플레이트(71G)의 소정영역을 노출시키는 접지 비아 홀(73G), 상기 상부 전원패드(71P)를 노출시키는 전원 비아 홀(73P) 및 상기 상부 신호패드들(71S)을 노출시키는 신호선 비아 홀들(73S)을 구비하도록 형성될 수 있다.
상기 단차진 절연막(73)을 갖는 기판 상에 금속막과 같은 도전막을 형성한다. 상기 도전막을 패터닝하여 상기 신호선 지지부들(73SL) 상에 신호선들(75SL)을 형성함과 동시에 상기 기저부(73B) 상에 접지선(75G) 및 전원 플레이트(75P)를 형성한다. 상기 신호선들(75SL)은 상기 신호선 지지부들(73SL)에 인접한 상기 신호 볼 랜드부들(73SB)을 덮도록 연장될 수 있고 상기 신호선 비아 홀들(73S)을 통하여 상기 신호 패드들(65S)에 전기적으로 접속된다. 또한, 상기 접지선(75G)은 상기 접지 볼 랜드부(73GB)를 덮도록 연장될 수 있고 상기 접지 비아 홀(73G)을 통하여 상기 접지 패드(65G)에 전기적으로 접속된다. 이와 마찬가지로, 상기 전원 플레이트(75P)는 상기 전원 볼 랜드부(73PB)를 덮도록 연장될 수 있고 상기 전원 비아 홀(73P)을 통하여 상기 전원 패드(65P)에 전기적으로 접속된다. 결과적으로, 상기 하부 접지 플레이트(71G)는 상기 기저부(73B) 상의 상기 전원 플레이트(75P)와 중첩하도록 형성된다.
도 15 및 도 20을 참조하면, 상기 신호선들(75SL), 접지선(75G) 및 전원 플레이트(75P)를 갖는 기판 상에 제1 상부 절연막(77)을 형성한다. 상기 제1 상부 절연막(77)은 폴리머막으로 형성할 수 있다. 이와는 달리, 상기 제1 상부 절연막(77)은 플라즈마 CVD 기술을 사용하여 콘포말한(conformal) 실리콘 산화막으로 형성할 수 있다. 상기 제1 상부 절연막(77)을 패터닝하여 상기 접지선(75G)의 소정영역을 노출시키는 콘택홀(77H)을 형성할 수 있다. 이어서, 상기 콘택홀(77H)을 갖는 기판 상에 금속막과 같은 도전막을 형성하고, 상기 도전막을 패터닝하여 상기 전원 플레이트(75P)와 중첩하는 추가 접지 플레이트(79G)를 형성할 수 있다. 상기 추가 접지 플레이트(79G)는 상기 콘택홀(77H)을 통하여 상기 접지선(75G)과 접촉하도록 형성된다.
도 15 및 도 21을 참조하면, 상기 추가 접지 플레이트(79G)를 갖는 기판 상에 제2 상부 절연막(81)을 형성한다. 상기 제2 상부 절연막(81)은 상기 제1 상부 절연막(77)과 동일한 물질막으로 형성할 수 있다. 상기 제1 및 제2 상부 절연막들(77, 81)은 상부 절연막(82)을 구성한다. 상기 상부 절연막(82)을 패터닝하여 상기 볼 랜드부들(73GB, 73PB, 73SB) 상의 상기 접지선(75G), 전원 플레이트(75P) 및 신호선들(75SL)을 각각 노출시키는 접지 볼 콘택홀(82G), 전원 볼 콘택홀(82P) 및 신호 볼 콘택홀들(82S)을 형성한다. 상기 볼 콘택홀들(82G, 82P, 82S)에 의해 노출된 상기 접지선(75G), 전원 플레이트(75P) 및 신호선들(75SL) 상에 각각 선택적으로 접지 솔더 볼(83G), 전원 솔더 볼(83P) 및 신호 솔더 볼들(83S)을 형성한다.
본 발명의 다른 실시예들에서, 상기 접지패드(65G) 및 상기 전원패드(65P)는 서로 바뀔 수 있다. 이 경우에, 상기 하부 접지 플레이트(71G), 상기 접지선(75G), 상기 추가 접지 플레이트(79G)는 각각 하부 전원 플레이트, 전원선 및 추가 전원 플레이트에 해당하고, 상기 전원 플레이트(75P)는 접지 플레이트에 해당한다. 또한, 상기 접지 솔더 볼(83G)은 전원 솔더 볼에 해당하고, 상기 전원 솔더 볼(83P)은 접지 솔더 볼에 해당한다.
본 발명의 또 다른 실시예들에서, 상기 추가 접지 플레이트(79G) 및 제2 상부 절연막(81)을 형성하는 공정들은 생략될 수 있다. 이 경우에, 상기 솔더 볼들(83G, 83P, 83S)은 상기 제1 상부 절연막(77)을 관통하도록 형성된다.
상술한 바와 같이 본 발명에 따르면, 신호선들 하부의 절연막은 접지 플레이트 및/또는 전원 플레이트 하부의 절연막보다 두껍다. 따라서, 상기 신호선들의 기생 커패시턴스는 최소화되는 반면에, 상기 접지 플레이트 및/또는 상기 전원 플레이트의 디커플링 커패시턴스는 극대화될 수 있다. 또한, 상기 절연막의 평균 두께는 최소화될 수 있다. 결과적으로, 상기 절연막에 기인하는 물리적인 스트레스를 최소화시키어 상기 기판의 휨을 현저히 억제시킬 수 있다. 이에 더하여, 상기 신호선들을 통하여 전송되는 전기적인 신호들의 지연시간의 증가없이 상기 접지 플레이트 및/또는 전원 플레이트에 인가되는 전기적인 잡음에 대한 면역성을 향상시킬 수 있다.
도 1은 재배치된 금속배선들을 갖는 종래의 웨이퍼 레벨 패키지의 평면도이다.
도 2는 도 1의 절단선 Ⅰ-Ⅰ'에 따라 취해진 단면도이다.
도 3은 도 1의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도이다.
도 4는 본 발명의 실시예들에 따른 집적회로 패키지들(IC packages)의 일 부분을 도시한 평면도이다.
도 5a는 도 4의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도이다.
도 5b는 도 4의 절단선 Ⅳ-Ⅳ'에 따라 취해진 단면도이다.
도 6a 내지 도 10a는 본 발명의 실시예들에 따른 집적회로 패키지들의 제조방법들을 설명하기 위하여 도 4의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도들이다.
도 6b 내지 도 10b는 본 발명의 실시예들에 따른 집적회로 패키지들의 제조방법들을 설명하기 위하여 도 4의 절단선 Ⅳ-Ⅳ'에 따라 취해진 단면도들이다.
도 11 및 도 12는 도 8a 및 도 8b의 단차진 금속층간 절연막(stepped inter-metal dielectric layer)을 형성하기 위한 다른 방법들을 설명하기 위한 단면도들이다.
도 13 및 도 14는 도 8a 및 도 8b의 단차진 금속층간 절연막을 형성하기 위한 또 다른 방법들을 설명하기 위한 단면도들이다.
도 15는 본 발명의 다른 실시예들에 따른 집적회로 패키지들의 일 부분을 도시한 평면도이다.
도 16 및 도 17은 본 발명의 다른 실시예들에 따른 집적회로 패키지들을 설명하기 위하여 도 15의 절단선 Ⅴ-Ⅴ'에 따라 취해진 단면도들이다.
도 18 내지 도 21은 본 발명의 다른 실시예들에 따른 집적회로 패키지들의 제조방법들을 설명하기 위하여 도 15의 절단선 Ⅴ-Ⅴ'에 따라 취해진 단면도들이다.

Claims (59)

  1. 기판;
    상기 기판 상에 형성되되, 접지 패드, 전원 패드 및 적어도 하나의 신호 패드를 구비하는 복수개의 패드들;
    상기 패드들 및 상기 기판을 덮되, 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하는 절연막;
    상기 절연막의 상기 제1 영역 상에 재배치된(redistributed) 신호선(signal line); 및
    상기 절연막의 상기 제2 영역 상에 재배치된 접지 플레이트(ground plate) 및 전원 플레이트(power source plate)를 포함하되, 상기 접지 플레이트, 상기 전원 플레이트 및 상기 신호선은 각각 상기 접지 패드, 상기 전원 패드 및 상기 신호 패드에 전기적으로 접속된 것을 특징으로 하는 집적회로 패키지.
  2. 제 1 항에 있어서,
    상기 패드들을 갖는 기판을 덮는 패시베이션막을 더 포함하되, 상기 패시베이션막은 상기 절연막 및 상기 기판 사이에 개재되는 것을 특징으로 하는 집적회로 패키지.
  3. 제 1 항에 있어서,
    상기 전원 플레이트, 상기 접지 플레이트, 상기 신호선을 갖는 기판을 덮되, 상기 전원 플레이트의 일 부분, 상기 접지 플레이트의 일 부분 및 상기 신호선의 일 부분을 노출시키는 상부 절연막; 및
    상기 노출된 전원 플레이트, 상기 노출된 접지 플레이트 및 상기 노출된 신호선 상에 각각 부착된 전원 솔더 볼, 접지 솔더 볼 및 신호 솔더 볼을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  4. 제 3 항에 있어서,
    상기 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함하되, 상기 볼 랜드부들은 실질적으로(substantially) 상기 제1 영역과 동일한 레벨에 위치하는 상부 면들을 갖는 것을 특징으로 하는 집적회로 패키지.
  5. 제 1 항에 있어서,
    상기 접지 플레이트와 중첩하는 추가 전원 플레이트(additional power source plate) 및 상기 전원 플레이트와 중첩하는 추가 접지 플레이트(additional ground plate)중 적어도 하나를 더 포함하되, 상기 추가 전원 플레이트 및/또는 상기 추가 접지 플레이트는 상기 절연막의 상부에 배치되거나 상기 절연막의 하부에 배치되고, 상기 추가 전원 플레이트 및 상기 추가 접지 플레이트는 각각 상기 전원 패드 및 상기 접지 패드에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
  6. 기판;
    상기 기판 상에 형성되되, 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하도록 단차진 상부 면(a stepped top surface)을 갖는 절연막;
    상기 단차진 절연막(stepped insulating layer)의 상기 제1 영역 상에 재배치된(redistributed) 신호선(signal line); 및
    상기 단차진 절연막의 상기 제2 영역 상에 재배치된 전력 공급 플레이트(power supply plate)를 포함하는 집적회로 패키지.
  7. 제 6 항에 있어서,
    상기 기판은 반도체 웨이퍼인 것을 특징으로 하는 집적회로 패키지.
  8. 제 6 항에 있어서,
    상기 기판 상에 형성된 복수개의 패드들; 및
    상기 패드들을 갖는 기판 및 상기 단차진 절연막 사이에 개재된 패시베이션막을 더 포함하되, 상기 신호선 및 상기 전력 공급 플레이트는 상기 단차진 절연막 및 상기 패시베이션막을 관통하는 비아 홀들을 통하여 상기 패드들에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
  9. 제 6 항에 있어서,
    상기 전력 공급 플레이트는 전원 플레이트(power source plate) 및 접지 플레이트(ground plate)중 적어도 어느 하나를 포함하는 것을 특징으로 하는 집적회로 패키지.
  10. 제 6 항에 있어서,
    상기 전력 공급 플레이트, 상기 신호선 및 상기 단차진 절연막을 덮고 상기 전력 공급 플레이트의 일 부분 및 상기 신호선의 일 부분을 노출시키는 상부 절연막; 및
    상기 노출된 신호선 및 상기 노출된 전력 공급 플레이트 상에 제공되는 솔더 볼들을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  11. 제 10 항에 있어서,
    상기 단차진 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함하되, 상기 볼 랜드부들은 상기 제1 영역의 상부 면(top surface)과 실질적으로 동일한 레벨에 위치하는 상부 면들(top surfaces)을 갖는 것을 특징으로 하는 집적회로 패키지.
  12. 제 10 항에 있어서,
    상기 전력 공급 플레이트는 전원 플레이트 및 접지 플레이트를 포함하는 것을 특징으로 하는 집적회로 패키지.
  13. 제 12 항에 있어서,
    상기 전원 플레이트와 중첩하는 추가 접지 플레이트; 및
    상기 접지 플레이트와 중첩하는 추가 전원 플레이트를 더 포함하되, 상기 추가 접지 플레이트 및 상기 추가 전원 플레이트는 상기 절연막의 상부 또는 하부에 배치되고, 상기 추가 접지 플레이트 및 상기 추가 전원 플레이트는 각각 상기 전원 플레이트 및 상기 접지 플레이트에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
  14. 기판;
    상기 기판 상에 형성되되, 접지 패드, 전원 패드 및 적어도 하나의 신호 패드를 구비하는 복수개의 패드들;
    상기 패드들을 갖는 기판을 덮는 패시베이션막;
    상기 패시베이션막 상부에 재배치된 하부 전력 공급 플레이트(a lower power supply plate);
    상기 하부 전력 공급 플레이트를 갖는 기판 상에 형성되되, 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하는 단차진 절연막;
    상기 단차진 절연막의 상기 제1 영역 상에 재배치되고 상기 신호 패드에 전기적으로 접속된 신호선(signal line);
    상기 단차진 절연막의 상기 제2 영역 상에 재배치되어 상기 하부 전력 공급 플레이트와 중첩하는 상부 전력 공급 플레이트(an upper power supply plate); 및
    상기 단차진 절연막의 상기 제2 영역 상에 재배치되고 상기 상부 전력 공급 플레이트와 이격된 전력 공급선(power supply line)을 포함하는 집적회로 패키지.
  15. 제 14 항에 있어서,
    상기 기판은 집적회로를 구비하는 반도체 웨이퍼인 것을 특징으로 하는 집적회로 패키지.
  16. 제 14 항에 있어서,
    상기 패시베이션막 상에 형성된 하부 절연막을 더 포함하되, 상기 하부 전력 공급 플레이트는 상기 하부 절연막 상에 배치된 것을 특징으로 하는 집적회로 패키지.
  17. 제 14 항에 있어서,
    상기 단차진 절연막은 폴리머막인 것을 특징으로 하는 집적회로 패키지.
  18. 제 17 항에 있어서,
    상기 폴리머막은 BCB(Benzo-Cyclo-Butens)막, PBO(Poly-Benz-Oxazole)막, 폴리이미드(polyimide)막 또는 에폭시(epoxy)막인 것을 특징으로 하는 집적회로 패키지.
  19. 제 14 항에 있어서,
    상기 단차진 절연막은 광반응 화합물(photo-active compound)을 함유하는 폴리머막인 것을 특징으로 하는 집적회로 패키지.
  20. 제 14 항에 있어서,
    상기 단차진 절연막은 하부 감광막 및 상기 하부 감광막의 소정영역 상에 형성된 상부 감광막 패턴을 포함하되, 상기 제1 영역은 상기 상부 감광막 패턴 및 그 하부의 상기 하부 감광막으로 구성되고 상기 제2 영역은 상기 하부 감광막으로 구성되는 것을 특징으로 하는 집적회로 패키지.
  21. 제 14 항에 있어서,
    상기 단차진 절연막은 무기 절연막인 것을 특징으로 하는 집적회로 패키지.
  22. 제 14 항에 있어서,
    상기 하부 전력 공급 플레이트 및 상기 전력 공급선은 각각 상기 접지 패드에 전기적으로 접속된 접지 플레이트 및 접지선이고, 상기 상부 전력 공급 플레이트는 상기 전원 패드에 전기적으로 접속된 전원 플레이트인 것을 특징으로 하는 집적회로 패키지.
  23. 제 14 항에 있어서,
    상기 하부 전력 공급 플레이트 및 상기 전력 공급선은 각각 상기 전원 패드에 전기적으로 접속된 전원 플레이트 및 전원선(power source line)이고, 상기 상부 전력 공급 플레이트는 상기 접지 패드에 전기적으로 접속된 접지 플레이트인 것을 특징으로 하는 집적회로 패키지.
  24. 제 14 항에 있어서,
    상기 신호선, 상기 상부 전력 공급 플레이트 및 상기 전력 공급선을 갖는 기판을 덮되, 상기 신호선의 일 부분, 상기 상부 전력 공급 플레이트의 일 부분 및 상기 전력 공급선의 일 부분을 노출시키는 제1 상부 절연막; 및
    상기 노출된 신호선, 상기 노출된 상부 전력 공급 플레이트 및 상기 노출된 전력 공급선 상에 각각 부착된 솔더 볼들을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  25. 제 24 항에 있어서,
    상기 단차진 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함하되, 상기 볼 랜드부들은 상기 제1 영역의 상부 면(top surface)과 실질적으로 동일한 레벨에 위치하는 상부 면들(top surfaces)을 갖는 것을 특징으로 하는 집적회로 패키지.
  26. 제 14 항에 있어서,
    상기 상부 전력 공급 플레이트, 상기 전력 공급선 및 상기 단차진 절연막을 덮는 상부 절연막; 및
    상기 상부 절연막 내에 배치되어 상기 상부 전력 공급 플레이트와 중첩하는 추가 전력 공급 플레이트(additional power supply plate)를 더 포함하되, 상기 추가 전력 공급 플레이트는 상기 전력 공급선 및 상기 하부 전력 공급 플레이트와 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
  27. 제 26 항에 있어서,
    상기 하부 전력 공급 플레이트 및 상기 추가 전력 공급 플레이트는 상기 접지 패드에 전기적으로 접속되고, 상기 상부 전력 공급 플레이트는 상기 전원 패드에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
  28. 제 26 항에 있어서,
    상기 하부 전력 공급 플레이트 및 상기 추가 전력 공급 플레이트는 상기 전원 패드에 전기적으로 접속되고, 상기 상부 전력 공급 플레이트는 상기 접지 패드에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지.
  29. 제 26 항에 있어서,
    상기 상부 절연막을 관통하여 상기 신호선의 일 부분, 상기 상부 전력 공급 플레이트의 일 부분 및 상기 전력 공급선의 일 부분과 접촉하는 솔더 볼들을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  30. 제 29 항에 있어서,
    상기 단차진 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함하되, 상기 볼 랜드부들은 상기 제1 영역의 상부 면(top surface)과 실질적으로 동일한 레벨에 위치하는 상부 면들(top surfaces)을 갖는 것을 특징으로 하는 집적회로 패키지.
  31. 기판;
    상기 기판 상에 형성되되, 접지 패드, 전원 패드 및 적어도 하나의 신호 패드를 구비하는 복수개의 패드들;
    상기 패드들을 갖는 기판을 덮는 패시베이션막;
    상기 패시베이션막 상부에 형성되되, 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하는 단차진 절연막(a stepped insulating layer);
    상기 단차진 절연막의 상기 제1 영역 상에 재배치되고 상기 신호 패드에 전기적으로 접속된 신호선(signal line);
    상기 단차진 절연막의 상기 제2 영역 상에 재배치된 전력 공급 플레이트(a power supply plate);
    상기 단차진 절연막의 상기 제2 영역 상에 재배치되고 상기 전력 공급 플레이트와 이격된 전력 공급선(power supply line);
    상기 전력 공급 플레이트 및 상기 전력 공급선을 갖는 기판 상에 형성된 상부 절연막; 및
    상기 상부 절연막 내에 재배치되어 상기 전력 공급 플레이트와 중첩하는 추가 전력 공급 플레이트를 포함하는 집적회로 패키지.
  32. 제 31 항에 있어서,
    상기 기판은 집적회로를 구비하는 반도체 웨이퍼인 것을 특징으로 하는 집적회로 패키지.
  33. 제 31 항에 있어서,
    상기 단차진 절연막은 폴리머막인 것을 특징으로 하는 집적회로 패키지.
  34. 제 33 항에 있어서,
    상기 폴리머막은 BCB(Benzo-Cyclo-Butens)막, PBO(Poly-Benz-Oxazole)막, 폴리이미드(polyimide)막 또는 에폭시(epoxy)막인 것을 특징으로 하는 집적회로 패키지.
  35. 제 31 항에 있어서,
    상기 단차진 절연막은 광반응 화합물(photo-active compound)을 함유하는 폴리머막인 것을 특징으로 하는 집적회로 패키지.
  36. 제 31 항에 있어서,
    상기 단차진 절연막은 하부 감광막 및 상기 하부 감광막의 소정영역 상에 형성된 상부 감광막 패턴을 포함하되, 상기 제1 영역은 상기 상부 감광막 패턴 및 그 하부의 상기 하부 감광막으로 구성되고 상기 제2 영역은 상기 하부 감광막으로 구성되는 것을 특징으로 하는 집적회로 패키지.
  37. 제 31 항에 있어서,
    상기 단차진 절연막은 무기 절연막인 것을 특징으로 하는 집적회로 패키지.
  38. 제 31 항에 있어서,
    상기 전력 공급선 및 상기 전력 공급 플레이트는 각각 상기 접지 패드 및 상기 전원 패드에 전기적으로 접속되고, 상기 추가 전력 공급 플레이트는 상기 접지 패드에 전기적으로 접속된 것을 특징으로 하는 집적회로 패키지.
  39. 제 31 항에 있어서,
    상기 전력 공급선 및 상기 전력 공급 플레이트는 각각 상기 전원 패드 및 상기 접지 패드에 전기적으로 접속되고, 상기 추가 전력 공급 플레이트는 상기 전원 패드에 전기적으로 접속된 것을 특징으로 하는 집적회로 패키지.
  40. 제 31 항에 있어서,
    상기 상부 절연막을 관통하여 상기 신호선의 일 부분, 상기 전력 공급 플레이트의 일 부분 및 상기 전력 공급선의 일 부분과 접촉하는 솔더 볼들을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  41. 제 40 항에 있어서,
    상기 단차진 절연막은 상기 솔더 볼들의 하부에 위치하는 볼 랜드부들(ball landing portions)을 포함하되, 상기 볼 랜드부들은 상기 제1 영역의 상부 면(top surface)과 실질적으로 동일한 레벨에 위치하는 상부 면들(top surfaces)을 갖는 것을 특징으로 하는 집적회로 패키지.
  42. 기판을 준비하고,
    상기 기판 상에 절연막을 형성하되, 상기 절연막은 단차진 상부 면(a stepped top surface)을 갖도록 형성되어 적어도 하나의 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 구비하고,
    상기 단차진 절연막(stepped insulating layer)의 상기 제1 영역 상에 신호선(signal line)을 형성함과 동시에 상기 단차진 절연막의 상기 제2 영역 상에 전력 공급 플레이트(power supply plate) 및 전력 공급선을 형성하는 것을 포함하는 집적회로 패키지의 제조방법.
  43. 제 42 항에 있어서,
    상기 기판 상에 패드들을 형성하되, 상기 패드들은 전원패드, 접지패드 및 적어도 하나의 신호패드를 구비하고,
    상기 패드들을 갖는 기판 상에 패시베이션막을 형성하고,
    상기 패시베이션막을 패터닝하여 상기 패드들을 노출시키는 패드 창들(pad windows)을 형성하는 것을 더 포함하되, 상기 단차진 절연막은 상기 패드 창들을 갖는 기판 상부에 형성되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  44. 제 43 항에 있어서, 상기 단차진 절연막을 형성하는 것은
    상기 패드 창들을 갖는 기판 상에 감광성 폴리머막(photo sensitive polymer layer)을 형성하고,
    상기 감광성 폴리머막의 소정영역 상에 제1 노광 빛을 조사하여 상기 감광성 폴리머막의 초기 두께보다 얇은 제1 노광 영역을 형성하고,
    상기 패드들 상의 상기 감광성 폴리머막 상에 선택적으로 제2 노광 빛을 조사하여 상기 패드들 상에 제2 노광 영역들을 형성하고,
    상기 제1 및 제2 노광 영역들을 현상액을 사용하여 선택적으로 제거하여 상대적으로 돌출된 제1 영역 및 상대적으로 리세스된 제2 영역을 형성함과 동시에 상기 패드들을 노출시키는 비아홀들을 형성하는 것을 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  45. 제 44 항에 있어서,
    상기 제2 노광 빛의 조사는 상기 제1 노광 빛의 조사 전에 실시되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  46. 제 44 항에 있어서,
    상기 제1 노광 빛의 에너지는 상기 제2 노광 빛의 에너지보다 작은 것을 특징으로 하는 집적회로 패키지의 제조방법.
  47. 제 44 항에 있어서,
    상기 감광성 폴리머막은 BCB(Benzo-Cyclo-Butens), PBO(Poly-Benz-Oxazole), 폴리이미드(polyimide) 및 에폭시(epoxy)중 어느 하나와 광반응 화합물(photo active compound)로 이루어진 것을 특징으로 하는 집적회로 패키지의 제조방법.
  48. 제 43 항에 있어서, 상기 단차진 절연막을 형성하는 것은
    상기 패드 창들을 갖는 기판 상에 감광성 폴리머막(photo sensitive polymer layer)을 형성하고,
    상기 감광성 폴리머막의 소정영역 상에 제1 노광 빛을 조사하여 상기 감광성 폴리머막의 초기 두께보다 얇은 제1 노광 영역을 형성하고,
    상기 제1 노광 영역을 현상액을 사용하여 선택적으로 제거하여 상대적으로 돌출된 제1 영역 및 상대적으로 리세스된 제2 영역을 형성하고,
    상기 패드들 상의 상기 감광성 폴리머막 상에 선택적으로 제2 노광 빛을 조사하여 상기 패드들 상에 제2 노광 영역들을 형성하고,
    상기 제2 노광 영역들을 현상액을 사용하여 선택적으로 제거하여 상기 패드들을 노출시키는 비아홀들을 형성하는 것을 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  49. 제 48 항에 있어서,
    상기 제2 노광 빛의 조사 및 상기 제2 노광 영역들의 제거는 상기 제1 노광 빛의 조사 전에 실시되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  50. 제 48 항에 있어서,
    상기 제1 노광 빛의 에너지는 상기 제2 노광 빛의 에너지보다 작은 것을 특징으로 하는 집적회로 패키지의 제조방법.
  51. 제 48 항에 있어서,
    상기 감광성 폴리머막은 BCB(Benzo-Cyclo-Butens), PBO(Poly-Benz-Oxazole), 폴리이미드(polyimide) 및 에폭시(epoxy)중 어느 하나와 광반응 화합물(photo active compound)로 이루어진 것을 특징으로 하는 집적회로 패키지의 제조방법.
  52. 제 43 항에 있어서, 상기 단차진 절연막을 형성하는 것은
    상기 패드 창들을 갖는 기판 상에 하부 감광막을 형성하고,
    상기 하부 감광막을 사진공정으로 패터닝하여 상기 패드들을 노출시키고,
    상기 패터닝된 하부 감광막을 하드 베이크 공정을 사용하여 경화시키고,
    상기 경화된 하부 감광막을 갖는 기판 상에 상부 감광막을 형성하고,
    상기 상부 감광막의 소정영역을 노광시키되, 상기 상부 감광막의 상기 소정영역은 상기 패드들 상의 상기 상부 감광막을 포함하고,
    상기 노광된 상부 감광막을 현상하여 상기 경화된 하부 감광막의 소정영역 상에 상부 감광막 패턴을 형성함과 동시에 상기 패드들을 노출시키는 것을 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  53. 제 43 항에 있어서, 상기 단차진 절연막을 형성하는 것은
    상기 패드 창들을 갖는 기판 상에 절연막을 형성하고,
    상기 절연막의 소정영역을 부분 식각하여 상대적으로 돌출된 제1 영역 및 리세스된 제2 영역을 형성하고,
    상기 부분 식각된 절연막을 패터닝하여 상기 패드들을 노출시키는 것을 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  54. 제 53 항에 있어서,
    상기 절연막은 무기 절연막 또는 폴리머막으로 형성하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  55. 제 43 항에 있어서,
    상기 패드 창들을 갖는 기판 상에 하부 절연막을 형성하고,
    상기 하부 절연막을 패터닝하여 상기 패드들을 노출시키는 패드 개구부들(pad openings)을 형성하고,
    상기 하부 절연막 상에 하부 전력 공급 플레이트를 형성하는 것을 더 포함하되, 상기 하부 전력 공급 플레이트는 상기 전원패드 또는 상기 접지패드에 전기적으로 접속되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  56. 제 55 항에 있어서,
    상기 하부 전력 공급 플레이트가 상기 접지 패드에 전기적으로 접속된 경우에, 상기 제2 영역 상의 상기 전력 공급선 및 상기 전력 공급 플레이트는 각각 상기 접지 패드 및 상기 전원 패드에 전기적으로 접속되도록 형성되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  57. 제 55 항에 있어서,
    상기 하부 전력 공급 플레이트가 상기 전원 패드에 전기적으로 접속된 경우에, 상기 제2 영역 상의 상기 전력 공급선 및 상기 전력 공급 플레이트는 각각 상기 전원 패드 및 상기 접지 패드에 전기적으로 접속되도록 형성되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  58. 제 43 항에 있어서,
    상기 신호선, 상기 전력 공급선 및 상기 전력 공급 플레이트를 갖는 기판 상에 제1 상부 절연막을 형성하고,
    상기 제1 상부 절연막 상에 상기 제2 영역 상의 상기 전력 공급 플레이트와 중첩하는 추가 전력 공급 플레이트를 형성하되, 상기 추가 전력 공급 플레이트는 상기 전력 공급선에 전기적으로 접속되고,
    상기 추가 전력 공급 플레이트를 갖는 기판 상에 제2 상부 절연막을 형성하고,
    상기 전력 공급선의 일 부분, 상기 신호선의 일 부분 및 상기 전력 공급 플레이트의 일 부분에 접촉하는 솔더 볼들을 형성하는 것을 더 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
  59. 제 43 항에 있어서,
    상기 신호선, 상기 전력 공급선 및 상기 전력 공급 플레이트를 갖는 기판 상에 제1 상부 절연막을 형성하고,
    상기 제1 상부 절연막 상에 상기 제2 영역 상의 상기 전력 공급 플레이트와 중첩하는 제1 추가 전력 공급 플레이트 및 상기 전력 공급선과 중첩하는 제2 추가 전력 공급 플레이트를 형성하되, 상기 제1 및 제2 추가 전력 공급 플레이트들은 각각 상기 전력 공급선 및 상기 전력 공급 플레이트에 전기적으로 접속되고,
    상기 제1 및 제2 추가 전력 공급 플레이트들을 갖는 기판 상에 제2 상부 절연막을 형성하고,
    상기 제1 및 제2 상부 절연막을 관통하여 상기 전력 공급선의 일 부분, 상기 신호선의 일 부분 및 상기 전력 공급 플레이트의 일 부분에 접촉하는 솔더 볼들을 형성하는 것을 더 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
KR1020040041963A 2004-06-08 2004-06-08 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들 KR100583966B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040041963A KR100583966B1 (ko) 2004-06-08 2004-06-08 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들
US11/137,803 US7274097B2 (en) 2004-06-08 2005-05-26 Semiconductor package including redistribution pattern and method of manufacturing the same
DE102005026229A DE102005026229B4 (de) 2004-06-08 2005-06-07 Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
JP2005168768A JP5507783B2 (ja) 2004-06-08 2005-06-08 再配置されたパターンを有する半導体パッケージ及びその製造方法
CNB2005100817672A CN100397634C (zh) 2004-06-08 2005-06-08 包括再分布图案的半导体封装及其制造方法
US11/837,577 US20080048322A1 (en) 2004-06-08 2007-08-13 Semiconductor package including redistribution pattern and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041963A KR100583966B1 (ko) 2004-06-08 2004-06-08 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들

Publications (2)

Publication Number Publication Date
KR20050116736A true KR20050116736A (ko) 2005-12-13
KR100583966B1 KR100583966B1 (ko) 2006-05-26

Family

ID=35446775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041963A KR100583966B1 (ko) 2004-06-08 2004-06-08 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들

Country Status (3)

Country Link
US (1) US7274097B2 (ko)
KR (1) KR100583966B1 (ko)
CN (1) CN100397634C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728988B1 (ko) * 2006-06-29 2007-06-15 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
KR100843213B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
TWI356481B (en) * 2007-05-18 2012-01-11 Taiwan Tft Lcd Ass Bump structure
KR100910231B1 (ko) 2007-11-30 2009-07-31 주식회사 하이닉스반도체 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
KR100971211B1 (ko) * 2007-12-28 2010-07-20 주식회사 동부하이텍 크랙 방지를 위한 반도체 칩 패키지 및 그 제조 방법
US7880297B2 (en) * 2007-12-31 2011-02-01 Mediatek Inc. Semiconductor chip having conductive member for reducing localized voltage drop
TWI341628B (en) 2008-02-12 2011-05-01 Taiwan Tft Lcd Ass Contact structure and bonding structure
US7683495B2 (en) * 2008-02-27 2010-03-23 Broadcom Corporation Integrated circuit package substrate having configurable bond pads
CN101527288B (zh) * 2008-03-04 2011-06-15 台湾薄膜电晶体液晶显示器产业协会 接点结构以及接合结构
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
KR101652386B1 (ko) * 2009-10-01 2016-09-12 삼성전자주식회사 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법
KR20130044052A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 적층 반도체 패키지
US10204876B2 (en) * 2013-03-07 2019-02-12 Maxim Integrated Products, Inc. Pad defined contact for wafer level package
CN104157624A (zh) * 2013-05-14 2014-11-19 肖步文 凸点芯片及其制作工艺
US9484308B2 (en) * 2014-06-25 2016-11-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
CN104617069A (zh) * 2014-12-19 2015-05-13 南通富士通微电子股份有限公司 半导体圆片级封装结构
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
US10518172B2 (en) * 2016-03-07 2019-12-31 Htc Corporation Accessory management of virtual reality system
CN106960829B (zh) * 2017-05-11 2019-07-12 北京工业大学 一种缓解芯片封装应力的结构及其制作方法
KR102428328B1 (ko) * 2017-07-26 2022-08-03 삼성전자주식회사 반도체 장치
US10762319B2 (en) * 2018-01-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fingerprint sensor and manufacturing method thereof
KR102540961B1 (ko) 2018-07-05 2023-06-07 삼성전자주식회사 반도체 칩, 및 이를 가지는 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
US5135889A (en) * 1991-12-09 1992-08-04 Micron Technology, Inc. Method for forming a shielding structure for decoupling signal traces in a semiconductor
JP3316103B2 (ja) * 1995-05-31 2002-08-19 株式会社東芝 半導体集積回路及びその製造方法
US5665650A (en) * 1996-05-30 1997-09-09 International Business Machines Corporation Method for manufacturing a high density electronic circuit assembly
US6333556B1 (en) * 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
JP3287346B2 (ja) 1999-11-29 2002-06-04 カシオ計算機株式会社 半導体装置
TW567532B (en) * 2000-04-25 2003-12-21 Hannstar Display Corp Method of concurrently defining holes with different etching depths
US6462423B1 (en) * 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
KR100352236B1 (ko) * 2001-01-30 2002-09-12 삼성전자 주식회사 접지 금속층을 갖는 웨이퍼 레벨 패키지
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728988B1 (ko) * 2006-06-29 2007-06-15 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조방법

Also Published As

Publication number Publication date
KR100583966B1 (ko) 2006-05-26
CN100397634C (zh) 2008-06-25
US20050269684A1 (en) 2005-12-08
CN1722421A (zh) 2006-01-18
US7274097B2 (en) 2007-09-25

Similar Documents

Publication Publication Date Title
KR100583966B1 (ko) 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들
USRE49631E1 (en) Semiconductor device and production method thereof
JP3297287B2 (ja) ワイヤ・ボンド・タイプのチップ用の有機チップ・キャリア
JP5507783B2 (ja) 再配置されたパターンを有する半導体パッケージ及びその製造方法
JP3938759B2 (ja) 半導体装置及び半導体装置の製造方法
KR102475818B1 (ko) 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법
US20130313703A1 (en) Semiconductor device having wafer-level chip size package
US20130295725A1 (en) Semiconductor package and method of forming the same
US20060006521A1 (en) Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
US9355859B2 (en) Stacked chips with through electrodes
US20230215799A1 (en) Semiconductor package
TWI239608B (en) Semiconductor device and the manufacturing method thereof, and semiconductor wafer
US7067929B2 (en) Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device
JP3301894B2 (ja) 半導体装置の製造方法
US12027432B2 (en) Semiconductor packages
JP2004247464A (ja) 半導体装置及びその製造方法
US20220199529A1 (en) Semiconductor package
JP3526529B2 (ja) 半導体装置の製造方法
JP2003133683A (ja) 電子部品の積層実装構造および電子部品の積層実装方法
JP5320264B2 (ja) 半導体装置の製造方法
TW202226502A (zh) 倒裝晶片微裝置結構
KR20230023856A (ko) 인쇄회로기판 및 그를 포함하는 반도체 패키지
TW202308087A (zh) 封裝元件
JP2001332677A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 14