KR20050112909A - Silicide formation method of semiconductor device - Google Patents
Silicide formation method of semiconductor device Download PDFInfo
- Publication number
- KR20050112909A KR20050112909A KR1020040038348A KR20040038348A KR20050112909A KR 20050112909 A KR20050112909 A KR 20050112909A KR 1020040038348 A KR1020040038348 A KR 1020040038348A KR 20040038348 A KR20040038348 A KR 20040038348A KR 20050112909 A KR20050112909 A KR 20050112909A
- Authority
- KR
- South Korea
- Prior art keywords
- silicide
- forming
- source
- gate electrode
- cobalt
- Prior art date
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 53
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000015572 biosynthetic process Effects 0.000 title abstract description 5
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 53
- 239000010941 cobalt Substances 0.000 claims abstract description 53
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 53
- 239000010936 titanium Substances 0.000 claims abstract description 35
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910008484 TiSi Inorganic materials 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 7
- 238000012421 spiking Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명에 따른 반도체 소자의 실리사이드 형성 방법은 반도체 기판 위에 측벽 스페이서를 갖는 게이트 전극과 소스 및 드레인 영역을 형성하는 단계, 게이트 전극과 소스 및 드레인 영역 위에 티타늄막을 형성하는 단계, 200도 내지 400도의 저온 열공정을 진행하여 게이트 전극과 소스 및 드레인 영역의 그레인 바운더리에 티타늄 실리사이드를 형성하는 단계, 티타늄 실리사이드를 제외한 잔류 티타늄막을 제거하는 단계, 게이트 전극과 소스 및 드레인 영역 위에 코발트 실리사이드를 형성하는 단계를 포함한다. 따라서, 본 발명에 따른 반도체 소자의 실리사이드 형성 방법은 코발트 증착 전 매우 얇은 티타늄을 증착하고, 실리콘 또는 폴리 실리콘의 그레인 바운더리에 TiSi 또는 Ti2Si형태의 티타늄 실리사이드를 형성하여 후속 공정에서 안정한 코발트 실리사이드를 형성할 수 있다.In the method for forming a silicide of a semiconductor device according to the present invention, forming a gate electrode and a source and a drain region having sidewall spacers on a semiconductor substrate, forming a titanium film on the gate electrode and the source and drain regions, and a low temperature of 200 to 400 degrees. Thermally processing to form titanium silicide on the grain boundaries of the gate electrode and the source and drain regions; removing residual titanium film except titanium silicide; and forming cobalt silicide on the gate electrode and the source and drain regions. do. Therefore, the silicide formation method of the semiconductor device according to the present invention deposits very thin titanium before the cobalt deposition, and forms a titanium silicide in the form of TiSi or Ti 2 Si on the grain boundary of silicon or polysilicon to form stable cobalt silicide in a subsequent process. Can be formed.
Description
본 발명은 반도체 소자의 실리사이드 형성 방법에 관한 것이다.The present invention relates to a method for forming silicide of a semiconductor device.
반도체 소자가 고집적화됨에 소스 및 드레인 영역의 크기 및 게이트의 선폭이 감소하고 있고, 반면에 빠른 속도의 소자를 요구하고 있다. 또한, 소스 및 드레인 영역의 접합 깊이도 줄어들고 있다. 그러나, 소자의 선폭이 감소함에 따라서 소스 , 드레인 영역 및 게이트 영역에서의 저항이 증가하고 소자의 동작 속도는 감소한다. Due to the high integration of semiconductor devices, the size of the source and drain regions and the line width of the gates are decreasing, while high speed devices are required. In addition, the junction depth of the source and drain regions is also decreasing. However, as the line width of the device decreases, the resistance in the source, drain region, and gate region increases, and the operation speed of the device decreases.
이러한 문제점을 감소시키기 위하여 반도체 소자에 실리사이드를 형성하여 접촉저항을 감소시키고 있다. 소자의 선폭이 0.25 ㎛급 이상인 경우에는 티타늄을 이용하여 실리사이드를 형성하였으나, 소자의 선폭이 작은 0.18 ㎛급 이하인 경우에는 코발트를 이용하여 실리사이드를 형성하고 있다. In order to reduce this problem, silicide is formed on the semiconductor device to reduce contact resistance. In the case where the line width of the device is 0.25 µm or more, silicide is formed using titanium. However, when the device width is 0.18 µm or less, the silicide is formed using cobalt.
그러나, 실리사이드를 사용하여 저항을 감소시킨다 하더라도 실리사이드가 형성되는 접합 영역의 두께가 두껍게 형성될수록 PN 접합 부위(Junction)가 얇아지므로 접합 면에서의 다이오드 누설 전류(Diode Leakage Current)가 증가하게 되고 , 도판트(dopant)의 재분포를 유발하여 반도체 소자의 전기적 특성을 저하시키게 된다. 특히, 코발트의 경우는 티타늄에 비하여 실리콘으로의 확산 특성이 매우 뛰어나 실리콘 그레인 바운더리를 통하여 코발트의 확산이 집중적으로 발생하여 실리콘으로 파고드는 스파이킹 현상을 유발하여 누설 전류를 증가시킨다. 이러한 스파이킹 현상은 폴리실리콘상에서 코발트 실리사이드를 형성할 경우 더욱 심하게 나타난다.However, even if the resistance is reduced by using silicide, the thicker the junction region where silicide is formed, the thinner the PN junction junction, so that the diode leakage current at the junction surface increases, Redistribution of the dopant may be induced to degrade electrical characteristics of the semiconductor device. Particularly, in the case of cobalt, diffusion properties into silicon are much higher than those of titanium, so that diffusion of cobalt occurs intensively through silicon grain boundaries, causing spikes into silicon and increasing leakage current. This spiking phenomenon is more severe when cobalt silicide is formed on polysilicon.
본 발명의 기술적 과제는 스파이킹 현상의 발생을 방지하는 반도체 소자의 실리사이드 형성 방법을 제공하는 것이다. An object of the present invention is to provide a method for forming silicide of a semiconductor device to prevent the occurrence of spike phenomenon.
본 발명에 따른 반도체 소자의 실리사이드 형성 방법은 반도체 기판 위에 측벽 스페이서를 갖는 게이트 전극과 소스 및 드레인 영역을 형성하는 단계, 상기 게이트 전극과 소스 및 드레인 영역 위에 티타늄막을 형성하는 단계, 200도 내지 400도의 저온 열공정을 진행하여 상기 게이트 전극과 소스 및 드레인 영역의 그레인 바운더리에 티타늄 실리사이드를 형성하는 단계, 상기 티타늄 실리사이드를 제외한 잔류 티타늄막을 제거하는 단계, 상기 게이트 전극과 소스 및 드레인 영역 위에 코발트 실리사이드를 형성하는 단계를 포함하는 것이 바람직하다.According to the present invention, a method of forming a silicide of a semiconductor device includes forming a gate electrode and a source and a drain region having sidewall spacers on the semiconductor substrate, and forming a titanium film on the gate electrode, the source and the drain region, and forming a titanium film between 200 and 400 degrees. Performing a low temperature thermal process to form titanium silicide on the grain boundaries of the gate electrode and the source and drain regions, removing the remaining titanium film except for the titanium silicide, and forming cobalt silicide on the gate electrode and the source and drain regions. It is preferable to include the step of.
또한, 본 발명에 따른 반도체 소자의 실리사이드 형성 방법은 반도체 기판 위에 측벽 스페이서를 갖는 게이트 전극과 소스 및 드레인 영역을 형성하는 단계, 상기 게이트 전극과 소스 및 드레인 영역 위에 티타늄막을 형성하고 동시에 상기 게이트 전극과 소스 및 드레인 영역의 그레인 바운더리에 티타늄 실리사이드를 형성하는 단계, 상기 티타늄 실리사이드를 제외한 잔류 티타늄막을 제거하는 단계, 상기 게이트 전극과 소스 및 드레인 영역 위에 코발트 실리사이드를 형성하는 단계를 포함하는 것이 바람직하다.In addition, the method of forming a silicide of a semiconductor device according to the present invention may include forming a gate electrode having a sidewall spacer and a source and a drain region on the semiconductor substrate, and forming a titanium film on the gate electrode and the source and drain regions, and simultaneously Forming a titanium silicide in the grain boundaries of the source and drain regions, removing the remaining titanium film except for the titanium silicide, and forming cobalt silicide on the gate electrode and the source and drain regions.
또한, 상기 티타늄막은 10Å 내지 50Å의 두께로 형성하고, 상기 티타늄막은 1KW 내지 3KW의 DC 파워를 인가하여 증착하는 것이 바람직하다.In addition, the titanium film is formed to a thickness of 10 kW to 50 kW, the titanium film is preferably deposited by applying a DC power of 1KW to 3KW.
또한, 상기 반도체 기판은 실리콘 또는 폴리 실리콘이고, 상기 잔류 티타늄막은 스퍼터링을 이용하여 제거하는 것이 바람직하다.In addition, the semiconductor substrate is silicon or polysilicon, and the residual titanium film is preferably removed by sputtering.
또한, 상기 코발트 실리사이드를 형성하는 단계는 상기 게이트 전극과 소스 및 드레인 영역 위에 코발트를 증착하는 단계, 상기 반도체 기판을 제1 열처리하여 상기 실리사이트 형성용 금속막과 게이트 전극 및 소스 및 드레인 영역 실리콘의 실리사이드화 반응에 의한 코발트 실리사이드를 형성하는 단계, 상기 반도체 기판 상부에 잔류하는 미반응 코발트를 제거한 후, 상기 반도체 기판을 제2 열처리하여 상기 코발트 실리사이드를 저저항화하는 단계를 포함하는 것이 바람직하다.The forming of the cobalt silicide may include depositing cobalt on the gate electrode and the source and drain regions, and first heat treating the semiconductor substrate to form the silicide forming metal layer, the gate electrode, and the source and drain region silicon. Forming cobalt silicide by a silicideation reaction, after removing the unreacted cobalt remaining on the semiconductor substrate, the second substrate is heat-treated to reduce the cobalt silicide.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Then, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.
이제 본 발명의 실시예에 따른 반도체 소자의 실리사이드 형성 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A silicide forming method of a semiconductor device according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.
도 1 내지 도 3, 도 6 내지 도 9는 본 발명의 일 실시예에 따른 반도체 소자의 실리사이드 형성 방법을 공정 단계별로 나타낸 단면도이다.1 to 3 and 6 to 9 are cross-sectional views illustrating a method of forming a silicide of a semiconductor device according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 반도체 소자의 실리사이드 형성 방법은 우선, 도 1에 도시한 바와 같이, 반도체 기판(102) 상에 게이트 절연막 형성용 산화막과 게이트 전극용 다결정 실리콘을 순차 형성한 후 포토리쏘그라피(photolithography) 공정을 이용하여 다결정 실리콘과 산화막을 패터닝(patterning)함으로써 게이트 절연막(104)과 게이트 전극(106)을 형성하고, 게이트 전극(106)과 게이트 절연막(104)의 노출된 측벽 부분에 질화막 등으로 이루어진 측벽 스페이서(108)를 형성한다.In the method of forming a silicide of a semiconductor device according to an embodiment of the present invention, first, as shown in FIG. 1, first, an oxide film for forming a gate insulating film and polycrystalline silicon for a gate electrode are sequentially formed on a semiconductor substrate 102, and then photolithography. The gate insulating film 104 and the gate electrode 106 are formed by patterning the polycrystalline silicon and the oxide film using a photolithography process, and the exposed sidewall portions of the gate electrode 106 and the gate insulating film 104 are formed. A sidewall spacer 108 made of a nitride film or the like is formed.
그리고, 이온 주입 마스크를 이용하는 이온 주입 공정을 수행하여 저농도 또는 고농도의 불순물을 반도체 기판(102)의 소스 영역 및 드레인 영역에 주입함으로써, 반도체 소자의 소스(121) 및 드레인(122)을 형성한다.In addition, a low concentration or high concentration of impurities are implanted into the source region and the drain region of the semiconductor substrate 102 by performing an ion implantation process using an ion implantation mask to form the source 121 and the drain 122 of the semiconductor device.
다음으로, 도 2에 도시한 바와 같이, 티타늄을 스퍼터링, 증착 등의 물리기상 증착 방식(Physical Vapour Deposition, PVD)을 이용하여 1KW 내지 3KW의 낮은 DC 파워에서 증착하여 10Å 내지 50Å 두께의 얇은 티타늄막(109)을 형성한다. Next, as shown in Figure 2, by using a physical vapor deposition method (Physical Vapor Deposition, PVD) such as sputtering, vapor deposition at a low DC power of 1KW to 3KW, a thin titanium film having a thickness of 10 to 50 kW 109 is formed.
다음으로, 도 3 및 도 4에 도시한 바와 같이, 200도 내지 400도 사이의 저온 열공정을 통하여 티타늄막(109)이 게이트 전극(106)과 소스(121) 및 드레인 영역(122)의 실리콘 또는 폴리 실리콘의 그레인 바운더리(10)에 TiSi 또는 Ti2Si 형태의 티타늄 실리사이드(115)로 형성된다. 도 4에는 실리콘 또는 폴리 실리콘의 그레인 바운더리(10)에 티타늄 실리사이드(115)가 형성된 상태의 평면도가 도시되어 있다. 이와 같이, 실리콘 또는 폴리 실리콘의 그레인 바운더리(10)에 위치한 TiSi 또는 Ti2Si의 영향으로 후속공정에서 코발트를 증착할 경우, 그레인 바운더리(10)에서 코발트의 실리콘 또는 폴리 실리콘으로의 확산이 억제되어 그레인 바운더리(10)에서의 스파이킹 현상을 방지할 수 있다.Next, as shown in FIGS. 3 and 4, the silicon film of the gate electrode 106, the source 121, and the drain region 122 is formed by the titanium film 109 through a low temperature thermal process between 200 degrees and 400 degrees. Or titanium silicide 115 in the form of TiSi or Ti 2 Si in the grain boundary 10 of polysilicon. 4 is a plan view showing a state in which the titanium silicide 115 is formed in the grain boundary 10 of silicon or polysilicon. As such, when cobalt is deposited in a subsequent process under the influence of TiSi or Ti 2 Si located in the grain boundary 10 of silicon or polysilicon, the diffusion of cobalt from the grain boundary 10 into silicon or polysilicon is suppressed. The spiking phenomenon in the grain boundary 10 can be prevented.
도 5에는 종래의 코발트 실리사이드 형성 시 발생하는 스파이킹 현상을 설명한 도면이 도시되어 있다. FIG. 5 is a view illustrating a spiking phenomenon occurring when conventional cobalt silicide is formed.
즉, 18 ㎛급 이하의 반도체 소자 경우 코발트 실리사이드를 사용하는데 코발트의 경우 실리콘에서의 확산 속도가 빠르다. 특히 폴리 실리콘상에서 코발트 실리사이드를 형성할 경우 폴리 실리콘의 그레인 바운더리(10)에서의 코발트의 확산이 빠르게 발생하여 그레인 바운더리(10)를 통하여 코발트 실리사이드가 파고 들어가는 스파이킹 현상이 발생하게 된다. 이러한 스파이킹 현상은 누설 전류를 증가시켜 디바이스의 실패율을 높이게 된다.In other words, cobalt silicide is used in the case of a semiconductor device of 18 μm or less, but in the case of cobalt, the diffusion speed in silicon is high. In particular, when the cobalt silicide is formed on the polysilicon, cobalt diffusion quickly occurs in the grain boundary 10 of the polysilicon, thereby causing a spike phenomenon in which the cobalt silicide penetrates through the grain boundary 10. This spiking phenomenon increases the leakage current and increases the failure rate of the device.
이를 방지하기 위해 본 발명의 일 실시예에서는 실리콘 또는 폴리 실리콘의 그레인 바운더리(10)에 TiSi 또는 Ti2Si의 티타늄 실리사이드(115)를 먼저 형성한 후 후속 공정에서 코발트를 증착함으로써 그레인 바운더리(10)에서 코발트의 실리콘 또는 폴리 실리콘으로의 확산을 억제시킨다.In order to prevent this, in an embodiment of the present invention, the titanium boundary silicide 115 of TiSi or Ti 2 Si is first formed on the grain boundary 10 of silicon or polysilicon, and then the grain boundary 10 is formed by depositing cobalt in a subsequent process. To inhibit the diffusion of cobalt into silicon or polysilicon.
높은 온도로 열공정을 진행할 경우 그레인 바운더리(10) 뿐만 아니라 바운더리 내부에도 TiSi 또는 Ti2Si 형태의 티타늄 실리사이드(115)가 형성되어 후속 코발트 실리사이드 형성에 영향을 미치게 되므로, 저온 열공정을 진행하는 것이 바람직하다.When the thermal process is performed at a high temperature, the titanium silicide 115 in the form of TiSi or Ti 2 Si is formed not only in the grain boundary 10 but also inside the boundary, and thus affects the formation of subsequent cobalt silicide. desirable.
다음으로, 도 6에 도시한 바와 같이, 아르곤(Ar) 플라즈마를 이용하여 실리콘 또는 폴리 실리콘의 그레인 바운더리에 형성된 TiSi 또는 Ti2Si 형태의 티타늄 실리사이드(115)를 제외한 잔류 티타늄막을 제거한다.Next, as shown in FIG. 6, the remaining titanium film except for the titanium silicide 115 in the form of TiSi or Ti 2 Si formed on the grain boundary of silicon or polysilicon is removed using an argon (Ar) plasma.
이 때, 티타늄막이 완전히 제거되지 않을 경우 후속 코발트 실리사이드의 형성에 영향을 미치므로 완전히 잔류 티타늄막을 제거하는 것이 바람직하다.At this time, if the titanium film is not completely removed, it is preferable to completely remove the residual titanium film since it affects the formation of subsequent cobalt silicide.
다음으로, 도 7에 도시한 바와 같이, 반도체 기판(102)을 HF 세정하고, 반도체 기판(102)의 게이트 전극(106)과 소스(121) 및 드레인 영역(122) 위에 코발트(110)를 증착한다. Next, as shown in FIG. 7, the semiconductor substrate 102 is HF cleaned, and the cobalt 110 is deposited on the gate electrode 106, the source 121, and the drain region 122 of the semiconductor substrate 102. do.
다음으로, 코발트 실리사이드를 형성하기 위한 열공정을 진행한다. Next, a thermal process for forming cobalt silicide is carried out.
즉, 도 8에 도시된 바와 같이, 급속 제1 열처리 공정, 예를 들면 650℃ 내지 850℃의 온도 조건과 질소 분위기에서 대략 10초 내지 60초 동안(보다 바람직하게는, 750℃의 온도 조건에서 30초 동안) 급속 제1 열처리 공정을 수행함으로써, 코발트(110)를 실리사이드화, 즉 코발트와 실리콘을 화학 반응시켜 실리사이드화시킨다. That is, as shown in FIG. 8, in a rapid first heat treatment process, for example, at a temperature condition of 650 ° C. to 850 ° C. and for about 10 seconds to 60 seconds in a nitrogen atmosphere (more preferably, at a temperature condition of 750 ° C.) By performing the rapid first heat treatment process (for 30 seconds), the cobalt 110 is silicided, that is, by chemical reaction of cobalt and silicon.
상기와 같은 공정을 진행하여 코발트 실리사이드를 형성하는 경우, 실리콘 또는 폴리 실리콘의 그레인 바운더리에 위치한 TiSi 또는 Ti2Si의 영향으로 그레인 바운더리에서 코발트의 실리콘 또는 폴리 실리콘으로의 확산이 억제되어 그레인 바운더리에서의 스파이킹 현상을 방지할 수 있다. 따라서, 스파이킹 현상 없는 균일한 코발트 실리사이드를 형성하게 된다.When the cobalt silicide is formed by the above process, the diffusion of cobalt into silicon or polysilicon from grain boundary is suppressed by the influence of TiSi or Ti 2 Si located in the grain boundary of silicon or polysilicon. Spikes can be prevented. Thus, uniform cobalt silicide is formed without spiking phenomenon.
이때, 반도체 기판(102)의 상부, 보다 상세하게는 소스 및 드레인 영역의 상부와 다결정 실리콘인 게이트 전극(106)의 상부에 존재하는 코발트(110)는 코발트와 실리콘의 화학 반응에 의해 실리사이드화(즉, 실리사이드 화합물)되는 반면에 질화막인 측벽 스페이서(108) 상부에 존재하는 코발트(110)는 실리사이드화되지 않는다.At this time, the cobalt 110 existing on the upper portion of the semiconductor substrate 102, more specifically, on the source and drain regions and on the gate electrode 106, which is polycrystalline silicon, may be silicided by a chemical reaction between cobalt and silicon. That is, the cobalt 110 existing on the sidewall spacer 108, which is a nitride film, on the other hand, is not suicided.
다음에, 도 9에 도시한 바와 같이, 식각 공정 등을 통해 반도체 기판(102) 상부에 잔류하는 실리사이드화 되지 않은 미반응 코발트를 제거한다. Next, as shown in FIG. 9, unreacted unreacted cobalt remaining on the semiconductor substrate 102 is removed through an etching process or the like.
즉, 코발트가 증착되어 있는 반도체 기판을 20℃ 내지 60℃의 용액에 담가서 20분 내지 40분 동안 진행함으로써 코발트를 제거한다.That is, the cobalt is removed by immersing the semiconductor substrate on which cobalt is deposited in a solution at 20 ° C. to 60 ° C. and proceeding for 20 to 40 minutes.
그러면, 게이트 전극(106)의 상부와 반도체 기판(102)내 소스 및 드레인 영역의 상부에만 코발트 실리사이드(110a, 110b)가 남게 된다. 그리고, 이때 형성된 게이트 전극(106)과 소스 및 드레인 영역의 반도체 기판(102)에 형성된 코발트 실리사이드(110a. 110b)는 저항이 높으므로 850℃ 내지 920℃의 온도 조건과 질소 분위기에서 대략 10초 내지 30초 동안(보다 바람직하게는, 900℃에서 10초 동안) 제2 열처리 공정을 수행하여 낮은 저항을 갖는 코발트 실리사이드(110a, 110b)로 상(phase) 변이되도록 한다.Then, the cobalt silicides 110a and 110b remain only in the upper portion of the gate electrode 106 and the upper portion of the source and drain regions in the semiconductor substrate 102. Since the cobalt silicides 110a and 110b formed on the gate electrode 106 and the semiconductor substrate 102 of the source and drain regions formed at this time have high resistance, the cobalt silicides 110a and 110b may have high resistance, and may be approximately 10 seconds to a temperature of 850 ° C to 920 ° C and a nitrogen atmosphere. A second heat treatment process is performed for 30 seconds (more preferably at 900 ° C. for 10 seconds) to allow phase transition to cobalt silicides 110a and 110b having low resistance.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.
본 발명에 따른 반도체 소자의 실리사이드 형성 방법은 코발트 증착 전 매우 얇은 티타늄을 증착하고, 실리콘 또는 폴리 실리콘의 그레인 바운더리에 TiSi 또는 Ti2Si형태의 티타늄 실리사이드를 형성하여 후속 공정에서 안정한 코발트 실리사이드를 형성할 수 있다.In the silicide formation method of the semiconductor device according to the present invention, a very thin titanium is deposited before cobalt deposition, and titanium silicide in the form of TiSi or Ti 2 Si is formed on the grain boundary of silicon or polysilicon to form stable cobalt silicide in a subsequent process. Can be.
도 1 내지 도 3, 도 6 내지 도 9는 본 발명의 일 실시예에 따른 반도체 소자의 실리사이드 형성 방법을 공정 단계별로 나타낸 단면도이고,1 to 3 and 6 to 9 are cross-sectional views showing a method of forming a silicide of a semiconductor device according to an embodiment of the present invention in a step-by-step manner.
도 4는 실리콘 또는 폴리 실리콘의 그레인 바운더리에 티타늄 실리사이드가 형성된 상태의 평면도이고,4 is a plan view of a state where titanium silicide is formed on a grain boundary of silicon or polysilicon;
도 5는 종래의 코발트 실리사이드 형성 시 발생하는 스파이킹 현상을 설명한 도면이다. FIG. 5 is a view illustrating a spike phenomenon that occurs when conventional cobalt silicide is formed.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040038348A KR100591176B1 (en) | 2004-05-28 | 2004-05-28 | Silicide formation method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040038348A KR100591176B1 (en) | 2004-05-28 | 2004-05-28 | Silicide formation method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050112909A true KR20050112909A (en) | 2005-12-01 |
KR100591176B1 KR100591176B1 (en) | 2006-06-19 |
Family
ID=37287715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040038348A KR100591176B1 (en) | 2004-05-28 | 2004-05-28 | Silicide formation method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100591176B1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100270614B1 (en) * | 1998-03-04 | 2000-12-01 | 김규현 | Semiconductor device having silicide of low contact resistance and manufacturing method thereof |
JP2000216383A (en) | 1999-01-26 | 2000-08-04 | Toshiba Corp | Semiconductor device and its manufacture |
TW521328B (en) | 2001-11-19 | 2003-02-21 | United Microelectronics Corp | Fabrication method of metal oxide semiconductor transistor |
KR100414025B1 (en) * | 2001-12-14 | 2004-01-07 | 아남반도체 주식회사 | Method for forming a silicide of semiconductor device |
-
2004
- 2004-05-28 KR KR1020040038348A patent/KR100591176B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100591176B1 (en) | 2006-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100302894B1 (en) | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture | |
KR960019602A (en) | Manufacturing method of self-aligned T-gate gallium arsenide metal semiconductor field effect transistor | |
KR100434495B1 (en) | Method for manufacturing semiconductor device | |
KR100591176B1 (en) | Silicide formation method of semiconductor device | |
US6255206B1 (en) | Method of forming gate electrode with titanium polycide structure | |
KR100529675B1 (en) | Manufacturing process for semiconductor device | |
KR100414025B1 (en) | Method for forming a silicide of semiconductor device | |
WO2005048342A1 (en) | Method for preventing an increase in contact hole width during contact formation | |
KR100591119B1 (en) | Silicide formation method of semiconductor device | |
KR100772262B1 (en) | Method for manufacturing non-salicidation film of semiconductor device | |
KR100419068B1 (en) | Method for manufacturing MOS transistor | |
KR100691099B1 (en) | Method of forming silicide layer of semiconductor device | |
KR100485165B1 (en) | Manufacturing method of semiconductor device | |
KR100334866B1 (en) | Transistor Formation Method of Semiconductor Device | |
KR100443793B1 (en) | Method of manufacturing a semiconductor device | |
KR100579848B1 (en) | Manufacturing process for semiconductor device | |
KR100552844B1 (en) | Manufacturing process for semiconductor device | |
KR100585011B1 (en) | Method for forming gateelectrode in semiconductor device | |
KR101150756B1 (en) | method for manufacturing semiconductor device | |
KR100512059B1 (en) | Method of manufacturing a semiconductor device | |
KR100571381B1 (en) | Semiconductor element and manufacturing method thereof | |
KR20000004231A (en) | Method for forming a contact hole of semiconductor device | |
KR100356817B1 (en) | Method of forming contacts in semiconductor devices | |
KR100443243B1 (en) | Method for forming a metal interconnection line | |
KR100546059B1 (en) | Method for manufacturing semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |