KR20050104386A - 광 기록장치용 타이밍 제어회로 - Google Patents

광 기록장치용 타이밍 제어회로 Download PDF

Info

Publication number
KR20050104386A
KR20050104386A KR1020057015550A KR20057015550A KR20050104386A KR 20050104386 A KR20050104386 A KR 20050104386A KR 1020057015550 A KR1020057015550 A KR 1020057015550A KR 20057015550 A KR20057015550 A KR 20057015550A KR 20050104386 A KR20050104386 A KR 20050104386A
Authority
KR
South Korea
Prior art keywords
signal
input
output
circuit
data signal
Prior art date
Application number
KR1020057015550A
Other languages
English (en)
Inventor
마리누스 에이. 에이치. 루예켄스
제임스 제이. 에이. 맥코맥
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050104386A publication Critical patent/KR20050104386A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10194—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using predistortion during writing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Head (AREA)
  • Semiconductor Lasers (AREA)

Abstract

예를 들어, 광학 저장 디스크 등의 광 저장매체에 정보를 기록하는 광 기록장치(1)가 기술되는데, 이 장치는 레이저 다이오드(30)와 레이저 다이오드 구동회로(20)를 구비하며, 이 레이저 다이오드 구동회로(20)는, 플립플롭 소자(25), 기록 스트래티지 발생기와 레이저 전류 구동기(26)와, 타이밍 제어회로(50)를 구비한다. 플립플롭은 디지털 데이터 신호와 디지털 클록신호를 수신한다. 타이밍 제어회로(50)는 디지털 데이터 신호 또는 디지털 클록 신호를 지연시켜, 데이터 신호 에지들을 클록 신호 에지들과 정렬시킨다.

Description

광 기록장치용 타이밍 제어회로{TIMING CONTROL CIRCUIT FOR AN OPTICAL RECORDING APPARATUS}
본 발명은, 일반적으로 광 저장매체에 정보를 기록하는 광 기록장치에 관한 것으로, 특히, 광학 저장 디스크에 관한 것이나 이것이 반드시 한정되는 것은 아니다. 구체적으로, 본 발명은, 광 기록장치용 타이밍 제어회로에 관한 것이다. 이하에서, 본 발명은 광학 저장 디스크의 경우에 대해 설명할 것이며, 장치도 "광 디스크 드라이브"로 표시될 것이다.
널리 공지된 것과 같이, 광학 저장 디스크는, 정보가 데이터 패턴의 형태로 저장될 수 있는 연속적인 나선형 또는 다수의 동심원들의 저장공간의 형태로 적어도 1개의 트랙을 구비한다. 광 디스크는 정보가 제조과정 중에 기록되는 판독전용 형태일 수도 있는데, 이때 이 정보는 사용자에 의해 판독만이 가능하다. 광학 저장 디스크는 기록형일 수도 있는데, 이때 정보가 사용자에 의해 저장될 수 있다, 기록형 광학 저장 디스크의 저장 공간에 정보를 기록하기 위해, 광 디스크 드라이브는, 한편으로는 광 디스크를 수납 및 회전시키는 회전수단과, 다른 한편으로는 광 빔, 일반적으로 레이저 빔을 발생하여, 상기 레이저 빔으로 저장 트랙을 주사하는 광학수단을 구비한다. 일반적인 광 디스크의 기술과, 정보가 광 디스크에 저장될 수 이는 기술은 공지되어 있으므로, 본 명세서에서는 이 기술을 상세히 기술하는 것은 필요하지 않다. 본 발명을 이해하기 위해서는, 레이저 빔이 변조되어 디스크 물질의 특성이 변화된 위치들의 패턴을 일으키고, 이 패턴이 코딩된 정보에 대응한다는 것을 언급하는 것으로 충분하다.
특히, 레이저 드라이브 신호는, HIGH 및 LOW 또는 "1" 또는 "0"으로 표시된 2가지 값 중에서 한가지를 취할 수 있는 디지털 신호이다. 레이저 구동 신호가 LOW일 때에는, 레이저 출력 파워가 디스크 물질에 소위 "랜드"를 생성하는 파워가 된다. 레이저 구동 신호가 HIGH이면, 레이저 출력 파워는 소위 "피트"를 발생하는 파워이다. 인코더 신호의 레이저 빔 제어신호로의 변환은 보통 기록 스트래티지(write-strategy)로 불리며, 보통 기록 스트래티지 발생기(WSG)에 의해 행해진다.
상기한 광학 주사수단은, 레이저 다이오드와 레이저 다이오드 구동기를 구비하는 광 픽업장치를 포함한다. 레이저 다이오드 구동기는, 플립플롭 소자와, 기록 스트래티지 발생기와, 레이저 다이오드 구동신호를 결정하는 레이저 전류 구동기를 구비한다. 더욱 더 상세히 설명하는 것과 같이, 플립플롭 소자는 데이터 신호와 클록 신호를 각각 수신하는 2개의 입력을 갖는다. 간단하게 설명하면, 클록 신호는 플립플롭 출력신호의 변화의 타이밍을 결정하는 디지털 신호인 반면에, 데이터 신호는 클록신호에 의해 결정된 순간에 플립플롭 출력신호가 취하는 값을 결정한다.
플립플롭 소자를 원하는 상태(즉, HIGH/LOW)로 신뢰할 수 있게 설정하기 위해서는, 이와 같은 플립플롭 소자들이, 능동 클록신호 에지 근처의 특정한 타임 윈도우 동안에 입력신호가 안정적일 것을 필요로 한다(설정 및 유지(setup and hold) 요구조건). 이들 요구조건이 충족되지 않으면, 데이터 에러가 발생할 수도 있다.
이와 관련하여, 일부의 개별적인 플립플롭 소자들은 다른 것들보다 더 엄격한 설정 및 유지 요구조건을 가질 수도 있다. 실제로, 이들 요구조건들은 배치마다 다를 수 있으며, 심지어는 소자마다 차이가 날 수 있다. 다른 한편으로, 클록신호와 데이터 신호는 인코더 장치에 의해 주어지며, 클록신호와 데이터 신호 사이의 위상 관계가 서로 다른 인코더 장치들마다 다를 수 있으며, 예를 들면, 온도의 변동이나 전원의 변동으로 인해, 한 개의 인코더 장치에 대해서도 시간에 따라 변할 수 있다. 전술한 문제점은, 기록 속도(데이터 레이트)가 증가하면 더욱 더 심각해진다.
결국, 본 발명의 주된 목적은, 상기 플립플롭에 의해 결정된 타임 윈도우 중에 클록신호와 데이터 신호의 안정성을 증가시킴으로써, 데이터 에러의 발생 기회를 줄이는 것이다.
본 발명의 이들 발명내용과 또 다른 발명내용, 특징부, 이점을 동일한 참조번호가 동일하거나 유사한 구성요소를 표시하는 첨부도면을 참조하는 본 발명의 이하의 상세한 설명에 의해 기술한다:
도 1은 광 기록 시스템의 블록도를 개략적으로 나타낸 것이고,
도 2는 데이터 신호, 클록신호 및 타이밍이 재설정된(retimed) 클록신호 사이의 정렬된 타이밍 관계를 나타낸 그래프이며,
도 3a 및 도 3b는 혹시 존재할 수 있는 오정렬을 예시한 도 2와 유사한 그래프이고,
도 4는 본 발명에 따른 타이밍 제어회로를 예시한 개략적인 블록도이다.
본 발명의 주된 국면에 따르면, 상기한 목적은, 클록신호의 에지들과 데이터 신호의 에지들 사이의 자동 정렬을 제공함으로써 달성된다. 이것은, 예를 들면 처리의 분산, 온도 변동과 전원 변동으로 인한, 위상 변동을 제거하거나 최소한 줄이게 된다.
US-A-5,474,664에는, 판독신호가 처리되어 PLL 회로를 사용하여 데이터 신호와 클록신호를 재생성하고, 빔 포커스가 PLL 클록신호의 에너지 데이터 신호의 전이점 사이의 시간차를 줄이도록 구성된, 디스크로부터의 정보의 판독방법이 개시되어 있다는 점에 주목하기 바란다. 이에 반해, 본 발명은, 데이터 신호와 클록신호의 타이밍 및 주파수 각각이 인코더 장치에 의해 고정되는 기록 채널에 관한 것이다.
도 1은 광 디스크 기록장치(1)의 광 기록 시스템(2)을 개략적으로 나타낸 것이다. 광 기록 시스템(2)은, 간략을 기하기 위해 미도시된 데이터 소스로부터 데이터 신호 SD를 수신하는 입력(11)을 갖는 인코더 장치(10)를 구비한다. 인코더(10)는, 코딩 연산, 일반적으로 공지된 eight-to-fourteen modulation 코딩(EFM)을 수행하여, 데이터 출력(12)에서는 EFM 데이터 신호 SEFMdata을 출력하고 클록 출력913)에서는 EFM 클록신호를 출력한다. eight-to-fourteen 변조 코딩은 공지되어 있으므로, 본 명세서에서 이 코딩 방식을 상세히 설명할 필요는 없다.
광 기록 시스템(2)은, 레이저 다이오드(30)와, 이 레이저 다이오드(30)를 구동하는 구동회로(20)를 더 구비한다. 구동회로(20)는, 인코더(10)의 데이터 출력(12)에 접속되어 데이터 신호 SEFMdata를 수신하는 데이터 입력(22)을 갖고, 인코더(10)의 클록 출력(13)에 접속되어 클록신호 SCLK를 수신하는 클록 입력(23)을 갖는다. 구동회로(20)는, 레이저 다이오드(30)에 접속되어 레이저 다이오드 구동신호 SL을 제공하는 구동 출력(24)을 더 갖는다.
도 1에 도시된 것과 같이, 구동회로(20)는, 입력(24)과, 구동회로(20)의 구동 출력(24)에 접속된 출력(28)을 갖는 레이저 전류 구동부(26)를 구비한다. 레이저 전류 구동부(26)는 본 실시예에서는 개별적으로 도시하지는 않은 기록 스트래티지 발생기를 구비한다.
도 1에 도시된 것과 같이, 구동회로(20)는, 구동회로(20)의 데이터 입력(22)에 접속된 데이터 출력 D를 갖고, 구동회로(20)의 클록 입력(23)에 접속된 클록 입력 CLK를 가지며, 레이저 전류 구동부(26)의 입력(27)에 접속된 출력 Q를 갖는 D형 플립플롭 구동소자(25)를 더 구비한다.
도 2는 구동회로(20)의 동작을 개략적으로 나타낸 것이다. 인코딩된 데이터 신호 SEFMdata는 HIGH 및 LOW, 또는 "1" 또는 "0"으로 각각 표시되는 2가지 값을 취할 수 있는 디지털 신호로서, 이들 2가지 값 사이의 전이는 신호 에지들로 표시된다. 마찬가지로, 클록신호 SCLK는 HIGH와 LOW 또는 "1" 또는 "0"으로 표시되는 2가지 값을 취할 수 있는 디지털 신호로서, 이들 2가지 값 사이의 전이가 마찬가지로 신호 에지들로 표시된다. 이들 양자의 경우에, "0"을부터 "1"로의 전이는 상승 에지로 표시되는 한편, "1"로부터 "0"으로의 전이는 하강 에지로 표시된다.
클록신호 SCLK의 하강 에지가 그것의 클록 입력 CLK에 수신될 때마다, D형 플립플롭 소자(25)는 그것의 출력 Q에 위치한 그것의 출력신호의 값을 그것의 데이터 입력 D에 위치하는 데이터 신호 SEFMdata의 순시값과 동일하게 만들며, 이 출력신호는 클록신호 SCLK의 하강 에지 다음에 도달할 때까지 유지된다. 따라서, 도 2의 시간 t1에서는, 플립플롭 출력신호 SQ가 하이가 된다. 플립플롭 데이터 입력 D의 데이터 신호 SEFMdata가 여전히 하이이므로, 플립플롭 출력신호 SQ가 하이 상태로 유지되지만, 시간 t4에서는 플립플롭 데이터 입력 D의 데이터 신호 SEFMdata가 로우이므로, 플립플롭 데이터 신호 SQ가 로우 상태로 된다. 플립플롭 출력신호 SQ는 서로 다른 타이밍을 갖는 데이터 신호 SEFMdata와 유사한 데이터 신호를 수립하는 것으로 생각할 수 있으며, 이와 같은 이유로 플립플롭 출력신호 SQ는 타이밍이 재설정된 데이터 신호로 표시된다.
도 2에 도시된 상태에서는, 플립플롭 소자(25)가 클록신호의 하강 에지들에 응답하므로, 클록신호의 하강 에지들이 능동 에지들로 표시디는 한편, 클록신호들의 상승 에지들이 수동 에지들로 표시된다.
도 2에 도시된 상태에서는, 데이터 신호 SEFMdata의 에지들이 클록신호 SCLK의 수동 에지(passive edge)들과 정렬된다. 데이터 신호 SEFMdata와 클록신호 SCLK 사이의 타이밍 파라미터 τDC가 데이터 신호 SEFMdata의 에지들과 클록신호 SCLK의 수동 에지들 사이의 시간차로서 정의된다. 도 2에 도시된 상태에서는 이와 같은 타이밍 파라미터 τDC가 제로값이다.
도 3a는 클록신호 SCLK보다 약간 늦게 데이터 신호 SEFMdata의 에지들이 도달하는 상태를 예시한 것으로, 이 경우에는 타이밍 파라미터 τDC가 양의 값으로 정의된다.
도 3b는 클록신호 SCLK보다 약간 이르게 데이터 신호 SEFMdata의 에지들이 도달하는 상태를 예시한 것으로, 이 경우에는 타이밍 파라미터 τDC가 음의 값으로 정의된다.
이때, 타이밍 파라미터 τDC의 절대값이 항상 클록신호의 주기의 절반보다 작다는 것이 명백하다.
플립플롭(25)의 설정 및 유지 시간 요구조건에 대해, 도 2의 상태(타이밍 파라미터 τDC=0)가 이상적인데, 이 때에는 데이터 신호 에지의 발생과 이와 가장 근접한 능동 클록신호 에지 사이의 시간 간격이 최대가 되기 때문이다.
타이밍 파라미터 τDC는 장치마다 다르며, 한 개의 장치에 대해서도, 타이밍 파라미터 τDC는 시간에 따라 변동한다. 이것은, 인코더(10)의 출력들 12 및 13에 위치한 내부 지연들 41 및 42와, 구동회로(20)의 입력들 22 및 23에 위치한 내부 지연들 43 및 44에 의해 표시된다. 내부 지연 41 및 42는 인코더(10) 내부에서 발생하는 타이밍 차이값들을 표시하는 한편, 내부 지연들 43 및 44는 인코더(10)와 플립플롭(25) 사이의 신호 전달에 기인한 타이밍 차이값을 표시한다.
플립플롭(25)의 D 및 CLK 입력에서 측정된 타이밍 파라미터 τDC가 가능한한 작은 것이, 바람직하게는 제로값과 같은 것이 바람직하다.
이를 위해, 본 발명은, 인코더(10)와 구동회로(20) 사이에 접속되는 유니트로서 구현될 수 있지만, 바람직하게는, 도 4에 예시된 것과 같이, 플립플롭(25)의 D 및 CLK 입력 바로 앞에 배치되는 타이밍 제어회로(50)를 제공한다.
이때, 타이밍 제어회로(50)는 다른 응용분야에서도 사용될 수도 있는 본 발명의 일 실시예라는 점에 주목하기 바란다.
타이밍 제어회로(50)는, 2개의 신호 S1 및 S2를 수신하는 2개의 입력 51 및 52와, 2개의 신호 S3 및 S4를 출력하는 2개의 출력 58 및 59를 갖는다. 도 4에 도시된 것과 같은 실용적인 응용예에서는, 제 1 입력(51)이 제 1 입력신호 S1으로서 데이터 신호 SEFMdata를 수신하고 제 2 입력(52)이 제 2 입력신호 S2로서 클록신호 SCLK를 수신하는 한편, 제 1 출력(58)과 제 2 출력(59)이 플립플롭(25)의 데이터 입력 D와 클록 입력 CLK에 각각 접속된다.
제 1 입력(51)으로부터 제 1 출력(58)으로의 제 1 신호 경로는 53으로 표시되고, 제 2 입력(52)으로부터 제 2 출력(59)으로의 제 2 신호 경로는 54로 표시된. 상기한 신호 경로들(53, 54) 중에서 적어도 한 개에는, 제어가능한 지연이 삽입된다. 예시된 실시예에서는, 제 1 입력(51)에 접속된 신호 입력(61)을 갖고, 제 1 출력(58)에 접속된 지연된 신호 출력(62)을 가지며, 제어 입력(63)을 갖는 제어가능한 지연(60)이 제 1 신호 경로(53)에 삽입된다.
제어가능한 지연소자(60)는, 그것의 신호 입력(61)에서 수신된 제 1 입력 신호 S1과 동일하지만, 소정의 제 1 지연 시간 τ1만큼 지연된 제 1 지연 신호 S3를 그것의 지연신호 출력(62)에서 제공하도록 설계되며, 이때 소정의 제 1 지연시간의 지속기간은 제어입력(63)에서 수신한 제어신호에 의해 결정된다. 제어가능한 지연소자는 원래 공지되어 있는 한편, 본 발명은 제어가능한 지연 소자 그 자체에 관한 것이 아니며, 공지된 제어가능한 지연소자가 본 발명을 실시할 때 사용될 수 있으므로, 본 발명에서는 제어가능한 지연소자의 구조와 동작은 더욱 상세히 설명할 필요가 없을 것이다.
타이밍 제어회로(50)는, 제 1 출력(58)에 접속된 제 1 입력(71)을 갖고, 제 2 출력(59)에 접속된 제 2 입력(72)을 가지며, 제어가능한 지연소자(60)의 제어 입력(63)에 접속된 제어 출력(73)을 갖는 위상 비교기(70)를 더 구비한다.
위상 비교기(70)는, 그것의 입력들(71, 72)에서 수신된 2개의 신호들의 위상을 비교하고, 이들 입력신호들 사이의 시간차가 감소되도록, 바람직하게는 제로값이 되도록, 제어가능한 지연소자(60)에 대해 제어신호 SC를 출력하도록 구성된다.
위상 비교기는 원래 공지되어 있는 한편, 본 발명은 위상 비교기 그 자체에 관한 것이 아니며, 공지된 위상 비교기가 본 발명을 실시할 때 사용될 수 있으므로, 본 발명에서는 위상 비교기의 구조와 동작은 더욱 상세히 설명할 필요가 없을 것이다.
바람직하게는, 위상 비교기(70)는 그것의 2개의 입력(71, 72)에서 수신된 입력신호들을 필터링하는 저역 필터 기능을 포함한다.
제 1 신호 S1, 즉 데이터 신호 SEFMdata가 제 2 신호 S2, 즉 클록신호 SCLK보다 약간 앞선 경우에는, 위상 비교기(70)가 제 1 신호 S1에 비교적 작은 지연값을 가하는 제어신호 SC를 발생하므로, 2개의 신호의 정렬이 타이밍 제어회로(50)에 의해 용이하게 달성될 수 있다. 그러나, 제 1 신호 S1이 제 2 신호 S2보다 약간 뒤쳐진 경우에는, 제 1 신호 S1에의 작은 지연값의 인가가 이들 2가지 입력신호들의 에지들 사이의 시간차를 증가시켜, 클록 주기에서 원래의 타이밍 차이값을 뺀 값 정도의 큰 지연값이 필요하다. 따라서, 바람직한 실시예에서는, 도 4에도 나타낸 것과 같이, 타이밍 제어회로(50)가, 2개의 전송 경로 중에서 나머지 경로에 제 2 지연 소자, 즉 제 2 신호 전달 경로(54)에 제 2 지연소자(80)를 더 구비한다. 제 2 지연 소자(80)는 제 2 입력(52)에 접속된 신호 입력(81)과, 제 2 출력(59)에 접속된 지연 신호 출력(82)을 갖는다.
따라서, 데이터 신호에 대해 클록신호를 효율적으로 지연시키는 것이 가능하다.
제 2 지연소자(80)는 제 1 지연소자(60)와 마찬가지로 제어가능한 지연소자일 수도 있지만, 이것은 필수적인 것은 아니다. 제 2 지연소자(80)가, 그것의 신호 입력(81)에서 수신된 제 2 입력신호 S2와 동일하지만 제 2 소정의 지연 시간 τ2 만큼 지연된 제 2 지연 신호 S4를 그것의 지연 신호 출력(82)에서 출력하도록 구성된 고정된 지연소자(80)이면 충분하며, 이때 상기 제 2 소정의 지연시간의 지속기간은 일정하다.
제 1 신호 S1이 제 2 신호 S2와 이미 정렬된 경우에는, 위상 비교기(70)가 제 1 지연 시간 τ1이 제 2 지연 시간 τ2가 동일하도록 그것의 제어신호 SC를 발생하여, 출력신호들 S3와 S4가 마찬가지로 정렬된다. 제 1 제어신호 S1이 제 2 제어신호 S2보다 다소 앞서는 경우에는, 위상 비교기(70)가 제 1 지연 시간 τ1이 제 2 지연 시간 τ2보다 크도록(더욱 구체적으로는, τ1=τ2+τ) 그것의 제어신호 SC를 발생한다.
제 1 제어신호 S1이 제 2 제어신호 S2보다 다소 늦은 경우에는, 위상 비교기(70)가 제 1 지연 시간 τ1이 제 2 지연 시간 τ2보다 작도록(더욱 구체적으로는, τ1=τ2-τ) 그것의 제어신호 SC를 발생한다.
바람직하게는, 위상 비교기(70)는 불휘발성 메모리(90)와 관련된다. 이 메모리(90) 내부에, 타이밍 제어회로(50)는 제어신호 SC의 크기(전압)를 표시하는 값을 저장한다. 타이밍 제어회로(50)는, 현재의 제어신호의 크기를 정기적으로 저장하거나, 이 크기를 전원 차단 직전에 저장하도록 설계될 수 있다. 모든 경우에, 타이밍 제어회로(90)는, 전원을 켤 때 메모리(90)를 판독하여, 제어신호 SC(의 초기값)를 결정하기 위해 이 저장된 값을 사용하도록 구성된다.
적절한 실시예에서는, 현재의 제어신호의 크기를 표시하는 디지털 값이 간략을 기하기 위해 미도시한 아날로그 디지털 변환기(ADC)를 사용하여 메모리(90)에 기억되는 한편, 메모리(90)를 판독하기 위해, 간략을 기하기 위해 마찬가지로 미도시한 디지털 아날로그 변환기(DAC)를 사용하여 제어신호가 복원될 수도 있다.
따라서, 본 발명은, 예를 들면 광 디스크 등의 광 저장매체에 정보를 기록하며, 레이저 다이오드(30), 플립플롭(25)을 구비한 레이저 구동회로(20)와, 타이밍 제어회로(50)를 구비한 광 기록장치를 성공적으로 제공한다. 플립플롭은 디지털 데이터 신호와 디지털 클록신호를 수신한다.
타이밍 제어회로(50)는 디지털 데이터 신호 또는 디지털 클록신호를 지연시켜, 데이터 신호 에지들을 수동 클록신호 에지들과 실질적으로 정렬시킨다.
본 발명은 전술한 예시적인 실시예들에 한정되지 않으며, 첨부된 청구범위에 규정된 본 발명의 보호범위 내에서 다양한 변화와 변형이 이루어질 수 있다는 것은 본 발명이 속하는 기술분야의 당업자에게 있어서 자명하다.
예를 들면, 구동회로(20)의 출력신호가 EFM 데이터 신호에 대해 반전될 수도 있다.
또한, 플립플롭소자(25)가 클록신호의 상승 에지들에 대해 응답할 수도 있는데, 이 경우에는, 위상차 제로값이 하강 클록 에지들과 데이터 신호 에지들의 정렬에 해당한다.
더구나, 제어가능한 지연소자가 클록신호 전달 라인(54)에 포함될 수도 있는 한편, 데이터 신호 전달 라인(53)이 고정된 지연소자를 포함하거나 지연소자를 포함하지 않을 수도 있다.
더구나, 클록신호 SCLK의 상승 에지들이 플립플롭(25)의 클록신호 입력 CLK에서 나타날 때 클록신호 S4의 하강 에지들이 되고, 또한 역도 성립하도록 하기 위해, 광 기록 시스템(20)이 인코더(10)의 클록신호 출력(13)과 타이밍 제어회로(50)의 제 2 입력(52) 사이에 배치된 인버터를 구비할 수도 있다. 이와 같은 인버터는, 본 발명이 속하는 기술분야의 당업자에게 자명한 것과 같이, 예를 들면, 한 개의 입력단자에서 클록신호 SCLK를 수신하고 제 2 입력단자에서 선택신호를 수신하는 EXOR 게이트로서 구현되는 제어가능한 인버터인 것이 바람직하다. 이와 같은 제어가능한 인버터를 사용하면, 데이터 신호 에지들이 인코더 출력 클록신호 SCLK의 하강 에지들에 더 근접한지 상승 에지들에 더 근접한지에 따라, 인코더 출력 클록신호 SCLK의 하강 에지들 또는 상승 에지들을 능동 에지로서 선택할 수 있다. 이 경우에, 제 2 지연소자(80)의 고정된 지연값 τ2에 대한 적절한 값은 클록 주기의 1/4이며, 제어가능한 지연소자(60)의 필요한 지연 시간 τ1은 제로값부터 클록 주기의 절반의 범위에서 선택될 수 있다.
더구나, 본 발명은, 1회 기록형 기록 재료 뿐만 아니라 재기록형 기록 재료용의 광 기록장치에 적용이 가능하다는 점에 주목하기 바란다. 또한, 본 발명은 회전 디스크의 형태를 갖는 기록 재료에 한정되는 것은 아니다.

Claims (19)

  1. 제 1 회로 입력(51), 제 1 회로 출력(58) 및 이 제 1 회로 입력과 제 1 회로 출력 사이의 제 1 신호 전달 경로(53)와,
    제 2 회로 입력(52), 제 2 회로 출력(59) 및 이 제 2 회로 입력과 제 2 회로 출력 사이의 제 2 신호 전달 경로(54)와,
    상기 신호 전달 경로들(53, 54) 중에서 적어도 1개(53) 내부에 포함되고, 상기 경로(53)를 따라 전달되는 신호(S1)를 특정한 지연 시간(τ1) 만큼 지연시키도록 구성된 제어가능한 지연수단(60)과,
    상기 제 1 회로 출력(58)에 접속된 제 1 입력(71)을 갖고, 상기 제 2 신호 출력(59)에 접속된 제 2 입력(72)을 가지며, 상기 제어가능한 지연수단(60)에 대해 제어신호(SC)를 제공하는 제어 출력(73)을 갖는 위상 비교기(70)를 구비하고,
    상기 위상 비교기(70)는, 그것의 입력들(71, 72)에 나타나는 신호들(S3, S4)이 정렬되도록, 그것의 제어신호(SC)를 발생하도록 구성된 것을 특징으로 하는 광 기록장치용 타이밍 제어회로(50).
  2. 제 1항에 있어서,
    상기 위상 비교기(70)는 그것의 2개의 입력(71, 72)에 수신된 입력 신호들을 필터링하는 저역 필터 기능을 포함하는 것을 특징으로 하는 광 기록장치용 타이밍 제어회로.
  3. 제 1항에 있어서,
    상기 제어가능한 지연수단(60)은, 회로 입력(51)에 접속된 입력(61)과, 대응하는 회로 출력(58)에 접속된 출력(62)과, 상기 위상 비교기(70)의 상기 제어 출력(73)에 접속된 제어 입력(63)을 갖는 것을 특징으로 하는 광 기록장치용 타이밍 제어회로.
  4. 제 1항에 있어서,
    상기 타이밍 제어회로는, 2개의 전달 경로들(53, 54) 중에서 나머지 전달 경로(54)에 제 2 지연소자(80)를 더 구비한 것을 특징으로 하는 광 기록장치용 타이밍 제어회로.
  5. 제 4항에 있어서,
    상기 제 2 지연소자(80)는 일정한 지연 시간(τ2)을 일으키는 고정 지연소자인 것을 특징으로 하는 광 기록장치용 타이밍 제어회로.
  6. 제 1항에 있어서,
    상기 타이밍 제어회로는 상기 위상 비교기(70)와 관련된 불휘발성 메모리(90)를 더 구비하고, 상기 타이밍 제어회로는 상기 메모리(90) 내부에 제어신호(SC)의 크기를 표시하는 값을 기억하도록 구성된 것을 특징으로 하는 광 기록장치용 타이밍 제어회로.
  7. 제 6항에 있어서,
    상기 타이밍 제어회로는 현재의 제어신호의 크기를 정기적으로 기억하도록 구성된 것을 특징으로 하는 광 기록장치용 타이밍 제어회로.
  8. 제 6항에 있어서,
    상기 타이밍 제어회로는, 전원 차단 직전에 현재의 제어신호(SC)의 크기를 기억하도록 구성된 것을 특징으로 하는 광 기록장치용 타이밍 제어회로.
  9. 제 6항에 있어서,
    상기 타이밍 제어회로는, 전원을 켤 때 메모리(90)를 판독하고, 제어신호(SC)의 설정값을 결정하기 위해 기억된 값을 사용하도록 구성된 것을 특징으로 하는 광 기록장치용 타이밍 제어회로.
  10. 제 1항에 있어서,
    상기 제어가능한 지연수단(60)은, 제 1 회로 입력(51)에 접속된 입력과, 제 1 회로 출력(58)에 접속된 출력(62)과, 상기 위상 비교기(70)의 상기 제어 출력(73)에 접속된 제어 입력(63)을 갖고, 상기 제어가능한 지연수단(60)은, 제 1 입력신호(S1)를 수신하여, 이 입력신호(S1)에 대해 제 1 지연 시간(τ1) 만큼 지연된 제 1 지연 디지털 출력신호(S3)를 제공하도록 구성되며,
    상기 타이밍 제어회로는, 제 2 회로 입력(52)에 접속된 입력(81)과, 제 2 회로 출력(59)에 접속된 출력(82)을 갖는 제 2 지연소자(80)를 더 구비하고, 이 제 2 지연소자(80)는 제 2 입력신호(S2)를 수신하여, 입력신호(S1)에 대해 제 2 지연 시간(τ2) 만큼 지연된 제 2 지연 디지털 출력신호를 제공하도록 구성되며,
    상기 위상 비교기(70)는, 제 1 지연 디지털 출력신호(S3)의 에지들의 타이밍이 제 2 지연 디지털 출력 타이밍(S4)의 에지들의 타이밍과 일치하게 제 1 지연 시간(τ1)이 설정되도록, 그것의 제어신호(SC)를 발생하도록 구성된 것을 특징으로 하는 광 기록장치용 타이밍 제어회로.
  11. 광 기록장치(1)의 레이저 전류 구동기(26)에 대해 타이밍이 재설정된 데이터 신호(SQ)를 발생하는 방법에 있어서,
    데이터 신호 입력(D), 클록신호 입력(CLK)과, 상기 타이밍이 재설정된 데이터 신호(SQ)를 출력하는 구동 출력(Q)을 갖는 플립플롭(25)을 제공하는 단계와,
    데이터 신호 에지들을 갖는 디지털 데이터 신호(SEFMdata; s3)를 출력하는 단계와,
    플립플롭(25)의 데이터 신호 입력(d)에 디지털 데이터 신호(SEFMdata; S3)를 인가하는 단계와,
    능동 클록신호 에지들과 수동 클록신호 에지들을 갖는 디지털 클록신호(SCLK; S4)를 출력하는 단계와,
    플립플롭(25)의 클록신호 입력(CLK)에 디지털 클록신호(SCLK: S4)를 인가하는 단계를 포함하고,
    데이터 신호 에지들을 수동 클록신호 에지들과 정렬시키는 단계를 더 포함하는 것을 특징으로 하는 데이터 신호 발생방법.
  12. 제 11항에 있어서,
    데이터 신호 에지들의 타이밍과 수동 클록신호 에지들의 타이밍을 비교하는 단계와, 데이터 신호 에지들과 수동 클록신호 에지들 사이의 시간차(τ)를 줄이기 위해 상기 신호들 중에서 적어도 한 개를 지연시키는 단계를 더 포함하는 것을 특징으로 하는 데이터 신호 발생방법.
  13. 레이저 다이오드(30)와,
    디지털 데이터 신호(SEFMdata; S3)와 디지털 클록신호(SCLK; S4)를 수신하는 플립플롭소자(25)를 포함하는 레이저 구동회로(20)와,
    디지털 데이터 신호 또는 디지털 클록신호를 지연시켜, 데이터 신호 에지들을 수동 클록신호 에지들과 정렬시키도록 구성된 타이밍 제어회로(50)를 구비한 것을 특징으로 하는 광 디스크 기록장치(1)용 광 기록 시스템(2).
  14. 제 13항에 있어서,
    상기 타이밍 제어회로(50)는 청구항 1 내지 10 중 어느 한 항에 따라 설계된 것을 특징으로 하는 광 기록 시스템.
  15. 광 디스크 기록장치(1)용 광 기록 시스템(2)에 있어서,
    데이터 신호(SD)를 수신하는 입력(11)과, 코딩된 데이터 신호(SEFMdata)를 출력하는 데이터 출력(12)과, 클록신호(SCLK)를 출력하는 클록 출력(13)을 갖는 인코더 장치(10)와,
    인코더(10)의 데이터 출력(12)에 접속된 데이터 입력(22)과, 인코더(10)의 클록 출력(13)에 접속된 클록 입력(23)과, 레이저 다이오드(30)에 접속된 구동 출력(24)을 갖는 레이저 구동회로(20)를 구비하고,
    상기 레이저 구동회로(20)는,
    레이저 구동회로(20)의 데이터 입력(22)에 접속된 데이터 입력(D)과, 레이저 구동회로(20)의 클록 입력(23)에 접속된 클록 입력(CLK)과, 타이밍이 재설정된 데이터 신호(SQ)를 출력하는 출력(Q)을 갖는 플립플롭 소자(25)와,
    플립플롭 출력(Q)에 접속된 입력(27)과, 레이저 구동회로(20)의 구동 출력(24)에 접속된 출력(28)을 갖는 레이저 구동회로(26)를 구비하며,
    상기 광 기록 시스템(2)이 청구항 11 내지 12 중 어느 한 항에 따른 데이터 발생방법을 수행하도록 구성된 것을 특징으로 하는 광 기록 시스템.
  16. 제 15항에 있어서,
    광 기록 시스템(2)은, 인코더 장치(10)와 구동회로(20) 사이에 배치된 청구항 1 내지 10 중 어느 한 항에 기재된 타이밍 제어회로(50)를 구비한 것을 특징으로 하는 광 기록 시스템.
  17. 제 16항에 있어서,
    상기 타이밍 제어회로(50)는 플립플롭 구동소자(25) 바로 앞에 배치된 것을 특징으로 하는 광 기록 시스템.
  18. 제 15항에 있어서,
    플립플롭 출력(Q)과 레이저 구동회로(26)의 입력(27) 사이에 배치된 기록 스트래티지 발생기를 더 구비한 것을 특징으로 하는 광 기록 시스템.
  19. 광학 저장매체에 정보를 기록하며, 청구항 13 내지 18 중 어느 한 항에 기재된 광 기록 시스템(2)을 구비한 것을 특징으로 하는 광 기록장치(1).
KR1020057015550A 2003-02-24 2004-02-12 광 기록장치용 타이밍 제어회로 KR20050104386A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03100439.3 2003-02-24
EP03100439 2003-02-24

Publications (1)

Publication Number Publication Date
KR20050104386A true KR20050104386A (ko) 2005-11-02

Family

ID=32892971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015550A KR20050104386A (ko) 2003-02-24 2004-02-12 광 기록장치용 타이밍 제어회로

Country Status (7)

Country Link
US (1) US20060238908A1 (ko)
EP (1) EP1599942A1 (ko)
JP (1) JP2006518904A (ko)
KR (1) KR20050104386A (ko)
CN (1) CN1754317A (ko)
TW (1) TW200423105A (ko)
WO (1) WO2004075413A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199619B2 (en) 2006-02-03 2012-06-12 Media Tek Inc. Method and system for tuning write strategy parameters utilizing data-to-clock edge deviations
US7605737B2 (en) * 2007-03-08 2009-10-20 Texas Instruments Incorporated Data encoding in a clocked data interface

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949325A (en) * 1987-03-18 1990-08-14 Hitachi, Ltd. Method and associated apparatus and medium for optical recording and reproducing information
US5416809A (en) * 1991-03-13 1995-05-16 Sony Corporation Digital phase locked loop apparatus
JPH06231477A (ja) * 1993-02-05 1994-08-19 Sony Corp フォーカスサーボ回路
JP3547175B2 (ja) * 1994-07-28 2004-07-28 ティアック株式会社 光ディスク再生装置
JP2783185B2 (ja) * 1995-03-22 1998-08-06 日本電気株式会社 光ディスク装置
KR100190032B1 (ko) * 1996-03-30 1999-06-01 윤종용 Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프
JPH1064100A (ja) * 1996-08-22 1998-03-06 Pioneer Electron Corp ディジタル情報記録装置
JPH10293926A (ja) * 1997-02-21 1998-11-04 Pioneer Electron Corp 記録用クロック信号発生装置
JP3708668B2 (ja) * 1997-04-09 2005-10-19 株式会社リコー Ｅｆｍ出力タイミング制御回路及び記録タイミング制御回路
US6445661B1 (en) * 1999-08-11 2002-09-03 Oak Technology, Inc. Circuit, disk controller and method for calibrating a high precision delay of an input signal
US6731667B1 (en) * 1999-11-18 2004-05-04 Anapass Inc. Zero-delay buffer circuit for a spread spectrum clock system and method therefor
JP3921321B2 (ja) * 2000-01-27 2007-05-30 株式会社ルネサステクノロジ 記録メディア読み出しシステム
KR100652356B1 (ko) * 2000-02-07 2006-11-30 삼성전자주식회사 광대역 채널 클럭 복원 시 안정된 클럭 재생을 위한 위상동기 루프 및 그의 동작 방법
JP3820856B2 (ja) * 2000-08-07 2006-09-13 ヤマハ株式会社 光ディスク記録装置

Also Published As

Publication number Publication date
CN1754317A (zh) 2006-03-29
US20060238908A1 (en) 2006-10-26
WO2004075413A1 (en) 2004-09-02
EP1599942A1 (en) 2005-11-30
JP2006518904A (ja) 2006-08-17
TW200423105A (en) 2004-11-01

Similar Documents

Publication Publication Date Title
US7486757B2 (en) Optical driver including a multiphase clock generator having a delay locked loop (DLL), optimized for gigahertz frequencies
US8363529B2 (en) Optical disc recording device and recording signal generating device
US7394748B2 (en) Method and apparatus for optical disk recording capable of reducing settling time and generating an accurate channel clock signal
US20070127343A1 (en) Information recording device and related method
US20100054102A1 (en) Laser driving device and optical apparatus
JP3485088B2 (ja) 信号処理回路及び信号処理方法
US6731144B2 (en) Delay lock loop circuit, variable delay circuit, and recording signal compensating circuit
KR20050104386A (ko) 광 기록장치용 타이밍 제어회로
KR20050030580A (ko) 정보처리장치
US20060153039A1 (en) Optical recording apparatus
JP3755714B2 (ja) 情報記録方式
US20050024998A1 (en) Servo control method and servo control circuit, and optical disk device having the same servo control circuit
KR100459704B1 (ko) 광기록매체상의 위상기준신호와 워블 신호 사이의 위상차보상 장치 및 방법
JP3724485B2 (ja) 信号処理回路及び信号処理方法
KR100606675B1 (ko) 광 기록재생기의 기록신호 생성 방법 및 장치
JP3622767B2 (ja) ディスク状記録媒体及び記録再生装置
JP3622759B2 (ja) ディスク状記録媒体及び記録再生装置
JP3622761B2 (ja) ディスク状記録媒体及び記録再生装置
JP3622763B2 (ja) ディスク状記録媒体及び記録再生装置
JP3622764B2 (ja) ディスク状記録媒体及び記録再生装置
JP3622765B2 (ja) ディスク状記録媒体及び記録再生装置
JP3622769B2 (ja) ディスク状記録媒体及び記録再生装置
JPH06243589A (ja) クロック発生回路及び光ディスク装置
JPS58218883A (ja) パルス幅変調回路
JP2003318707A (ja) 信号処理回路及び信号処理方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid