KR20050101865A - 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법 - Google Patents

온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법 Download PDF

Info

Publication number
KR20050101865A
KR20050101865A KR1020040027098A KR20040027098A KR20050101865A KR 20050101865 A KR20050101865 A KR 20050101865A KR 1020040027098 A KR1020040027098 A KR 1020040027098A KR 20040027098 A KR20040027098 A KR 20040027098A KR 20050101865 A KR20050101865 A KR 20050101865A
Authority
KR
South Korea
Prior art keywords
signal
output enable
output
signals
termination control
Prior art date
Application number
KR1020040027098A
Other languages
English (en)
Other versions
KR100578649B1 (ko
Inventor
나광진
최영배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040027098A priority Critical patent/KR100578649B1/ko
Priority to US10/879,386 priority patent/US7064989B2/en
Publication of KR20050101865A publication Critical patent/KR20050101865A/ko
Application granted granted Critical
Publication of KR100578649B1 publication Critical patent/KR100578649B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q16/00—Equipment for precise positioning of tool or work into particular locations not otherwise provided for
    • B23Q16/02—Indexing equipment
    • B23Q16/08—Indexing equipment having means for clamping the relatively movable parts together in the indexed position
    • B23Q16/10—Rotary indexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mechanical Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션 제어 신호 생성 방법에 관한 것으로, 리드 동작과 라이트 동작 시 제어신호를 생성하여 터미네이션 회로의 임피던스가 달라지도록 터미네이션 회로를 제어함으로써, 데이터 출력이나 수신 시 최적화된 터미네이션 동작이 가능케하여 회로의 동작 특성을 향상시킬 수 있다.

Description

온-다이 터미네이션 제어 회로 및 온-다이 터미네이션 제어 신호 생성 방법{On-die termination control circuit and method of generating a on-die termination control signal}
본 발명은 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션 제어 신호 생성 방법에 관한 것으로, 특히 라이트 모드와 리드 모드 시 온-다이 터미네이션 회로의 임피던스를 다르게 하기 위한 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션 제어 신호 생성 방법에 관한 것이다.
반도체 장치의 동작스피드가 고속화됨에 따라 반도체 장치들간에 인터페이스되는 신호의 스윙 폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(mismatching, 부정합)에 따른 신호의 반사도 크리티컬(critical)해진다. 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작 온도의 변화, 제조공정의 변화등에 기인하여 발생된다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체 장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서, 수신측의 반도체 장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일 또는 입력 레벨의 판단미스등의 문제들이 빈번히 야기될 수 있다.
따라서, 동작스피드의 고속화가 요구되는 반도체 장치는 온-칩 터미네이션(On-Chip Termination) 또는 온-다이 터미네이션(On-Die Termination) 이라고 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하게 된다.
반도체 장치중 DDR(Double Data Rate) SDRAM 등과 같은 반도체 메모리 장치들 중의 일부는 임피던스 매칭을 수행하기 위해, 도 1에 도시된 바와 같이, 저항값을 가지는 저항소자로 구현된 터미네이션 회로를 채용하여 왔다.
도 1은 일반적인 터미네이션 회로를 설명하기 위하여 도시한 개념도이다.
도 1을 참조하면, 일반적으로 터미네이션 회로는 입출력 패드(PD100)에 연결되며 턴온 시 저항 소자의 역할을 풀업 트랜지스터(P100)와 풀다운 트랜지스터(N100)를 포함하여 이루어진다. 여기에서, 풀업 트랜지스터(P100)는 전원전압(VDDQ) 단자와 입출력 패드(PD100) 사이에 접속되고, 풀다운 트랜지스터(N100)는 접지단자와 입출력 패드(PD100) 사이에 접속된다. 이때, 터미네이션 회로가 60오옴의 터미네이션 동작을 행하도록 설계된 경우에 풀업 트랜지스터(P100)와 풀다운 트랜지스터(N100)들의 온저항 값은 각기 120오옴으로 주어질 수 있다. 이러한, 풀업 트랜지스터(P100)는 풀업 제어 신호(PB)에 따라 동작하고, 풀다운 트랜지스터는 풀다운 제어 신호(NB)에 따라 동작하여 입출력 패드(PD100)를 통해 데이터를 출력한다.
한편, 입출력 패드(PD100)로 데이터가 입력되는 경우에는 버퍼(B100)를 통해 데이터가 내부로 입력되는데, 이 경우 종래의 터미네이션 회로는 세팅된 온저항 값만을 가지게 되어 수신 환경의 변화에 따른 다양한 터미네이션 동작을 행해기 어렵다. 특히, GDDRIII의 경우에는 데이터 출력 시와 입력 시 요구되는 임피던스가 달라지기 때문에, 터미네이션이 디폴트 값으로 미리 설정되는 경우에는 적응적인 터미네이션 동작이 불가능하다.
따라서, 수신 환경에 따라 최적화된 터미네이션 동작을 적응적으로 수행할 수 있도록 하기 위해, 동작 모드에 따라 임피던스가 가변될 수 있는 온-다이 터미네이션 테크닉이 고속의 반도체 장치에서 더욱 더 필요해지는 실정이다.
이에 대하여, 본 발명이 제시하는 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션 제어 신호 생성 방법은 리드 동작과 라이트 동작 시 제어신호를 생성하여 터미네이션 회로의 임피던스가 달라지도록 터미네이션 회로를 제어함으로써, 데이터 출력이나 수신 시 최적화된 터미네이션 동작이 가능케하여 회로의 동작 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 온-다이 터미네이션 제어 회로는 소정의 간격으로 단일 펄스의 출력 인에이블 신호들을 순차적으로 생성하는 출력 인에이블 신호 생성부와, 카스 레이턴시에 따라 출력 인에이블 신호들 중 두개를 제1 및 제2 선택된 신호로 출력하는 출력 인에이블 신호 선택부, 및 제1 및 제2 선택된 신호로 읽기 동작과 쓰기 동작 시 서로 다른 레벨을 갖는 터미네이션 제어 신호를 생성하는 터미네이션 제어 신호 생성부를 포함한다.
상기에서, 출력 인에이블 신호 생성부는 출력 인에이블 신호들을 한 싸이클마다 두 싸이클의 펄스폭으로 생성한다.
출력 인에이블 신호 선택부는 출력 인에이블 신호들 중 생성 간격이 두 싸이클인 두 개의 출력 인에이블 신호들을 선택하여 제1 및 제2 선택된 신호로 출력한다.
이러한 출력 인에이블 신호 선택부는, 카스 레이턴시에 따라 출력 인에이블 신호들 중 하나를 제1 선택된 신호로 출력하는 제1 선택부, 및 카스 레이턴시에 따라 제1 선택부에서 선택된 출력 인에이블 신호보다 두 싸이클 빠른 출력 인에이블 신호를 제2 선택된 신호로 출력하는 제2 선택부를 포함한다.
터미네이션 제어 신호 생성부, 제1 선택된 신호 또는 제2 선택된 신호가 하이레벨일 때 하이레벨의 신호를 출력하기 위한 논리부, 논리부의 출력 신호를 내부 클럭 신호에 동기시키기 위한 지연부, 및 지연부의 출력 신호를 터미네이션 제어 신호로 출력하는 버퍼부를 포함한다.
여기서, 논리부는, 제1 선택된 신호를 반전시키기 위한 제1 인버터와, 제2 선택된 신호를 반전시키기 위한 제2 인버터, 및 제1 및 제2 인버터의 출력 신호가 입력되는 낸드 게이트를 포함한다.
지연부는 내부 클럭 신호에 따라 논리부의 출력 신호를 출력하는 디 플립플롭으로 구현할 수 있다.
버퍼부는 반전 지연 수단으로 이루어진다.
본 발명의 실시예에 따른 온-다이 터미네이션 제어 신호 생성 방법은 출력 인에이블 신호 생성부로부터 소정의 간격으로 생성된 단일 펄스의 출력 인에이블 신호들 중 카스 레이턴시에 따라 생성 간격이 두 싸이클인 두 개의 출력 인에이블 신호를 선택하는 단계, 및 두개의 출력 인에이블 신호로 읽기 동작과 쓰기 동작 시 서로 다른 레벨을 갖는 터미네이션 제어 신호를 생성하는 단계를 포함한다.
상기에서, 터미네이션 제어 신호는 두 개의 출력 인에이블 신호 중 적어도 어느 하나가 하이 레벨인 구간에서 로우 레벨로 생성된다.
또한, 터미네이션 제어 신호는 읽기 동작과 관련된 데이터 스트로브 신호의 프리앰블 구간부터 포스트앰블 구간까지 로우 레벨로 생성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 2는 본 발명의 실시예에 따른 온-다이 터미네이션 인에이블 신호 발생 회로의 구성 및 동작을 설명하기 위한 회로도이다.
도 2를 참조하면, 본 발명의 온-다이 터미네이션 인에이블 신호 생성 회로는 출력 인에이블 신호 생성부(210), 출력 인에이블 신호 선택부(220), 터미네이션 제어 신호 생성부(230)를 포함하여 이루어진다.
상기에서, 출력 인에이블 신호 생성부(210)는 클럭 신호(CLK)에 동기를 맞추어 외부에서 읽기 명령 신호(READ)에 응답하여 다수의 출력 인에이블 신호(oe00 내지 oe80)를 생성한다. 다수의 출력 인에이블 신호(oe00 내지 oe80)는, 도 3에 도시된 바와 같이, 한 싸이클마다 단일 펄스의 형태로 연속해서 생성되며, 클럭 신호(CLK)의 2 싸이클에 해당하는 폭으로 생성될 수 있다. 이러한 출력 인에이블 신호 생성부(210)는 공지된 회로로써 이미 널리 사용되고 있다.
출력 인에이블 신호 선택부(220)는 출력 인에이블 신호 생성부(210)에서 생성된 신호들(oe00 내지 oe80) 중에서 카스 레이턴시(CL) 신호에 따라 특정 신호만을 선택하여 출력하며, 이 중 2개의 제1 및 제2 선택된 신호(rout1 및 rout2)가 터미네이션 제어 신호(ODT_en)를 생성하는데 사용된다.
터미네이션 제어 신호 생성부(230)는 출력 인에이블 신호 선택부(220)에서 출력된 제1 및 제2 선택된 신호(rout1 및 tout2)를 이용하여 터미네이션 제어 신호(ODT_en)를 생성한다. 터미네이션 제어 신호(ODT_en)는 터미네이션 회로(300)로 인가되며, 이 신호에 따라 리드 동작과 쓰기 동작 시 터미네이션 회로(300)의 임피던스가 조절된다.
이하, 첨부된 상세 회로도와 파형도를 참조하여 본 발명의 실시예에 따른 온-다이 터미네이션 제어 회로의 동작을 보다 상세하게 설명하기로 한다.
도 4는 도 2의 출력 인에이블 신호 선택부의 구성을 설명하기 위한 회로도이다.
도 4를 참조하면, 도 2의 출력 인에이블 신호 선택부는 제1 및 제2 선택부(221 및 222)를 포함한다. 제1 및 제2 선택부(221 및 222)는, 출력 인에이블 신호 생성부(210)에서 생성된 다수의 출력 인에이블 신호들(oe00 내지 oe80) 중에서, 카스 레이턴시(CL)에 따라 선택된 두개의 신호를 제1 선택된 신호(rout1) 및 제2 선택된 신호(rout2)를 각각 출력한다. 이때, 출력 인에이블 신호 선택부(220)는 제1 및 제2 선택된 신호(rout1 및 rout2)의 라이징 에지가 2싸이클의 차이가 나도록 출력 인에이블 신호 생성부(210)의 출력 인에이블 신호들(oe00 내지 oe80) 중에서 2개의 신호를 선택하여 제1 및 제2 선택된 신호(rout1 및 rout2)로 출력한다.
이를 위해, 제1 및 제2 선택부(221 및 222)는 동일한 구조로 이루어져 있으며, 입력되는 신호만이 상이하다. 제1 및 제2 선택부(221 및 222)의 구성 및 동작을 보다 상세하게 설명하면 다음과 같다.
제1 선택부(221)는 출력 인에이블 신호 생성부(210)의 제2, 제3, 제4, 제6 또는 제8 출력 인에이블 신호(oe10, oe20, oe30, oe50, 또는 oe70)를 각각 전송하는 다섯 개의 전송 게이트(T201 내지 T205)로 이루어지며, 카스 레이턴시(CL)에 따라 선택된 어느 하나의 출력 인이에블 신호만을 제1 선택된 신호(rout1)로 출력한다.
여기서, 제1 전송 게이트(T211)는 제1 카스 레이턴시 신호(CL2z 및 CL2d)에 따라 제3 출력 인에이블 신호(oe20)를 전달한다. 제2 전송 게이트(T212)는 제2 카스 레이턴시 신호(CL3z 및 CL3d)에 따라 제4 출력 인에이블 신호(oe30)를 전달한다. 제3 전송 게이트(T213)는 제3 카스 레이턴시 신호(CL45z 및 CL45)에 따라 제5 출력 인에이블 신호(oe40)를 전달한다. 제4 전송 게이트(T214)는 제4 카스 레이턴시 신호(CL67z 및 CL67)에 따라 제7 출력 인에이블 신호(oe60)를 전달한다. 제5 전송 게이트(T215)는 제5 카스 레이턴시 신호(CL89z 및 CL89)에 따라 제9 출력 인에이블 신호(oe80)를 전달한다.
제2 선택부(222)는 제1 선택부(221)와 동일한 구성으로 이루어지며, 카스 레이턴시(CL)에 따라 제1 선택부(221)에 의해 선택된 출력 인에이블 신호보다 두 사이클 빠른 출력 인에이블 신호를 전달한다.
예를 들어, 제5 카스 레이턴시 신호(CL89z 및 CL89)가 인가되면, 출력 인에이블 신호 선택부(220)의 제1 선택부(221)에서는 제5 전송 게이트(T215)가 턴온되어 제9 출력 인에이블 신호(oe80)가 제1 선택된 신호(rout1)로 출력된다. 그리고, 제2 선택부(222)에서는 제5 카스 레이턴시 신호(CL89z 및 CL89)에 따라 제10 전송 게이트(220)가 턴온되어 제8 출력 인에이블 신호(oe70)보다 두 싸이클 빠른 제7 출력 인에이블 신호(oe60)가 제2 선택된 신호(rout2)로 출력된다.
이러한 제1 및 제2 선택된 신호(rout1 및 rout2)는 터미네이션 제어 신호 생성부(230)로 인가되어 터미네이션 회로를 제어하기 위한 터미네이션 제어 신호(ODT_en)를 생성하는데 사용된다.
이하, 제1 및 제2 선택된 신호(rout1 및 rout2)에 의해 터미네이션 제어 신호(ODT_en)가 생성되는 동작을 설명하기로 한다.
도 5는 도 2의 터미네이션 제어 신호 생성부(230)의 구성을 설명하기 위한 회로도이다. 도 6은 도 2의 터미네이션 제어 신호 생성부(230)의 동작을 설명하기 위한 파형도이다.
도 5를 참조하면, 터미네이션 제어 신호 생성부(230)는 제1 또는 제2 선택된 신호(rout1 또는 rout2)가 하이레벨일 때 하이레벨의 신호를 출력하기 위한 논리부(231)와, 논리부(231)의 출력 신호가 내부 클럭 신호에 동기되도록 논리부(231)의 출력 신호를 지연시키기 위한 지연부(232)와, 지연부(232)의 출력 신호를 터미네이션 제어 신호(ODT_en)로 출력하는 버퍼부(233)를 포함한다.
상기에서, 논리부(231)는 제1 선택된 신호(rout1)를 반전시키기 위한 제1 인버터(I231)와, 제2 선택된 신호(rout2)를 반전시키기 위한 제2 인버터(I232)와, 제1 및 제2 인버터(I231 및 I232)의 출력 신호가 입력되는 낸드 게이트(N231)를 포함한다. 제1 및 제2 인버터(I231 및 I232)와 낸드 게이트(N231)의 조합은 노아 게이트처럼 동작하여 제1 및 제2 선택된 신호(rout1 및 rout2) 중 적어도 어느 하나만이라도 하이 레벨을 유지하면 하이 레벨의 신호를 출력하기 때문에, 제1 및 제2 선택된 신호(rout1 및 rout2)가 합쳐진 형태의 신호(rqsen)를 출력한다.
지연부(232)는 논리부(231)에서 출력된 신호(rqsen)를 내부 클럭 신호(rclk_dll)에 동기시키기 위하여 출력 신호(rqsen)를 지연시킨다. 이때, 지연부(232)는 내부 클럭 신호(rclk_dll)를 클럭 신호로 사용하는 디플립플롭으로 구현할 수 있다. 지연부(232)를 디플립플롭으로 구현하는 경우, 출력 신호(rqsen)가 입력되더라도 출력 신호(rqsen)가 바로 출력되지 않고 내부 클럭 신호(rclk_dll)의 라이징 에지에서 출력되기 때문에, 출력 신호(rqsen)가 내부 클럭 신호(rclk_dll)와 동기된다. 한편, 출력 신호(rqsen)가 로우 레벨로 변하더라도 디플립플롭은 내부 클럭 신호(rclk_dll)의 라이징 에지에서 로우 레벨로 변하기 때문에, 출력 신호(rqsen)는 소정의 시간만큼 지연되면서 내부 클럭 신호(rclk_dll)에 동기되는 형태로 출력된다.
버퍼부(233)는 반전 지연 수단과 같이 동작하며, 지연부(232)의 출력 신호를 터미네이션 제어 신호(ODT_en)로 출력한다.
상기의 동작을 살펴보면, 온-다이 터미네이션 제어 회로는 읽기 명령이 입력되면 출력 인에이블 신호 생성부(210)의 출력 신호들 중에서 카스 레이턴시에 따라 선택된 두개의 신호를 조합하여 데이터 스트로브 신호(DQS)의 프리앰블이 시작되는 구간부터 포스트앰블이 종료되는 구간까지 터미네이션 제어 신호(ODT_en)를 로우 레벨로 생성한다. 이때, 터미네이션 제어 신호(ODT_en)를 스트로브 신호(DQS)의 프리앰블이 시작되는 구간부터 포스트앰블이 종료되는 구간까지만 로우 레벨로 생성할 수 있는 것은, 카스 레이턴시에 따라 선택된 신호들로 터미네이션 제어 신호(ODT_en)를 생성하기 때문이다. 또한, 카스 레이턴시와 내부 클럭 신호(rclk_dll)에 동기되어 생성되기 때문에, 터미네이션 제어 신호(ODT_en)가 데이터 스트로부 신호(DQS)나 데이터 입/출력 제어 신호와도 정확하게 동기되어 생성된다.
이러한 터미네이션 제어 신호(ODT_en)를 이용하여 터미네이션 회로(300)의 풀업 트랜지스터나 풀다운 트랜지스터의 온/오프를 제어하면, 리드 동작과 라이트 동작에서 터미네이션 회로의 임피던스가 조절하여 최적화된 터미네이션 동작을 가능케 할 수 있다.
상술한 바와 같이, 본 발명은 리드 동작과 라이트 동작 시 제어신호를 생성하여 터미네이션 회로의 임피던스가 달라지도록 터미네이션 회로를 제어함으로써, 데이터 출력이나 수신 시 최적화된 터미네이션 동작이 가능케하여 회로의 동작 특성을 향상시킬 수 있다.
도 1은 일반적인 터미네이션 회로를 설명하기 위하여 도시한 개념도이다.
도 2는 본 발명의 실시예에 따른 온-다이 터미네이션 인에이블 신호 발생 회로의 구성 및 동작을 설명하기 위한 회로도이다.
도 3은 도 2에 도시된 출력 인이에블 신호 생성부의 출력 신호를 설명하기 위한 파형도이다.
도 4는 도 2의 출력 인에이블 신호 선택부의 구성을 설명하기 위한 회로도이다.
도 5는 도 2의 터미네이션 제어 신호 생성부의 구성을 설명하기 위한 회로도이다.
도 6은 도 2의 터미네이션 제어 신호 생성부의 동작을 설명하기 위한 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
210 : 출력 인에이블 신호 생성부
220 : 출력 인에이블 신호 선택부
221 : 제1 선택부
222 : 제2 선택부
230 : 터미네이션 제어 신호 생성부
231 : 논리부
232 : 지연부
233 : 버퍼부
300 : 터미네이션 회로

Claims (11)

  1. 소정의 간격으로 단일 펄스의 출력 인에이블 신호들을 순차적으로 생성하는 출력 인에이블 신호 생성부;
    카스 레이턴시에 따라 상기 출력 인에이블 신호들 중 두개를 제1 및 제2 선택된 신호로 출력하는 출력 인에이블 신호 선택부; 및
    상기 제1 및 제2 선택된 신호로 읽기 동작과 쓰기 동작 시 서로 다른 레벨을 갖는 터미네이션 제어 신호를 생성하는 터미네이션 제어 신호 생성부를 포함하는 온-다이 터미네이션 제어 회로.
  2. 제 1 항에 있어서,
    상기 출력 인에이블 신호 생성부는 상기 출력 인에이블 신호들을 한 싸이클마다 두 싸이클의 펄스폭으로 생성하는 온-다이 터미네이션 제어 회로.
  3. 제 1 항에 있어서,
    상기 출력 인에이블 신호 선택부는 상기 출력 인에이블 신호들 중 생성 간격이 두 싸이클인 두 개의 출력 인에이블 신호들을 선택하여 상기 제1 및 상기 제2 선택된 신호로 출력하는 온-다이 터미네이션 제어 회로.
  4. 제 1 항에 있어서, 상기 출력 인에이블 신호 선택부는,
    상기 카스 레이턴시에 따라 상기 출력 인에이블 신호들 중 하나를 상기 제1 선택된 신호로 출력하는 제1 선택부; 및
    상기 카스 레이턴시에 따라 상기 제1 선택부에서 선택된 상기 출력 인에이블 신호보다 두 싸이클 빠른 출력 인에이블 신호를 상기 제2 선택된 신호로 출력하는 제2 선택부를 포함하는 온-다이 터미네이션 제어 회로.
  5. 제 1 항에 있어서, 상기 터미네이션 제어 신호 생성부,
    상기 제1 선택된 신호 또는 상기 제2 선택된 신호가 하이레벨일 때 하이레벨의 신호를 출력하기 위한 논리부;
    상기 논리부의 출력 신호를 내부 클럭 신호에 동기시키기 위한 지연부; 및
    상기 지연부의 출력 신호를 상기 터미네이션 제어 신호로 출력하는 버퍼부를 포함하는 온-다이 터미네이션 제어 회로.
  6. 제 5 항에 있어서, 상기 논리부는,
    상기 제1 선택된 신호를 반전시키기 위한 제1 인버터;
    상기 제2 선택된 신호를 반전시키기 위한 제2 인버터; 및
    상기 제1 및 제2 인버터의 출력 신호가 입력되는 낸드 게이트를 포함하는 온-다이 터미네이션 제어 회로.
  7. 제 5 항에 있어서,
    상기 지연부는 상기 내부 클럭 신호에 따라 상기 논리부의 출력 신호를 출력하는 디 플립플롭인 온-다이 터미네이션 제어 회로.
  8. 제 5 항에 있어서,
    상기 버퍼부가 반전 지연 수단으로 이루어진 온-다이 터미네이션 제어 회로.
  9. 출력 인에이블 신호 생성부로부터 소정의 간격으로 생성된 단일 펄스의 출력 인에이블 신호들 중 카스 레이턴시에 따라 생성 간격이 두 싸이클인 두 개의 출력 인에이블 신호를 선택하는 단계; 및
    상기 두개의 출력 인에이블 신호로 읽기 동작과 쓰기 동작 시 서로 다른 레벨을 갖는 터미네이션 제어 신호를 생성하는 단계를 포함하는 온-다이 터미네이션 제어 신호 생성 방법.
  10. 제 9 항에 있어서,
    상기 터미네이션 제어 신호는 상기 두 개의 출력 인에이블 신호 중 적어도 어느 하나가 하이 레벨인 구간에서 로우 레벨로 생성되는 온-다이 터미네이션 제어 신호 생성 방법.
  11. 제 9 항에 있어서,
    상기 터미네이션 제어 신호는 상기 읽기 동작과 관련된 데이터 스트로브 신호의 프리앰블 구간부터 포스트앰블 구간까지 로우 레벨로 생성되는 온-다이 터미네이션 제어 신호 생성 방법.
KR1020040027098A 2004-04-20 2004-04-20 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법 KR100578649B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040027098A KR100578649B1 (ko) 2004-04-20 2004-04-20 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
US10/879,386 US7064989B2 (en) 2004-04-20 2004-06-29 On-die termination control circuit and method of generating on-die termination control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040027098A KR100578649B1 (ko) 2004-04-20 2004-04-20 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법

Publications (2)

Publication Number Publication Date
KR20050101865A true KR20050101865A (ko) 2005-10-25
KR100578649B1 KR100578649B1 (ko) 2006-05-11

Family

ID=35095670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040027098A KR100578649B1 (ko) 2004-04-20 2004-04-20 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법

Country Status (2)

Country Link
US (1) US7064989B2 (ko)
KR (1) KR100578649B1 (ko)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656444B1 (ko) * 2005-11-29 2006-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로
KR100733430B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 장치
KR100738969B1 (ko) * 2006-08-16 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 온-다이 터미네이션 제어 장치 및 방법
KR100751675B1 (ko) * 2006-04-25 2007-08-23 주식회사 하이닉스반도체 반도체 메모리 소자의 출력 인에이블 신호 및 ｏｄｔ디스에이블 신호 생성 장치
KR100780657B1 (ko) * 2006-09-27 2007-11-30 주식회사 하이닉스반도체 반도체메모리소자 및 그의 구동 방법
KR100780962B1 (ko) * 2006-10-27 2007-12-03 삼성전자주식회사 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
KR100798739B1 (ko) * 2006-09-27 2008-01-29 주식회사 하이닉스반도체 반도체메모리소자 및 그의 구동 방법
KR100857450B1 (ko) * 2007-08-10 2008-09-10 주식회사 하이닉스반도체 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법
KR100863536B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어회로 및 그 제어방법
KR100879783B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100915827B1 (ko) * 2008-02-14 2009-09-07 주식회사 하이닉스반도체 반도체 메모리 장치
KR100980425B1 (ko) * 2008-12-30 2010-09-07 주식회사 하이닉스반도체 글로벌 입출력 라인 터미네이션 제어 회로
US8054263B2 (en) * 2006-10-27 2011-11-08 Innocom Technology (Shenzhen) Co., Ltd. Liquid crystal display having discharging circuit
US8242804B2 (en) 2010-09-30 2012-08-14 SK hynix, Inc. Impedance control signal generation circuit and impedance control method of semiconductor circuit
KR20140014709A (ko) * 2012-07-25 2014-02-06 삼성전자주식회사 온다이 터미네이션 회로, 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535649B1 (ko) * 2004-04-20 2005-12-08 주식회사 하이닉스반도체 디디알 메모리 소자의 디큐에스 신호 생성 회로 및 생성방법
KR100605601B1 (ko) * 2004-05-06 2006-07-31 주식회사 하이닉스반도체 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
US7560956B2 (en) * 2005-08-03 2009-07-14 Micron Technology, Inc. Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals
KR100805696B1 (ko) * 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치
KR100681879B1 (ko) * 2006-01-16 2007-02-15 주식회사 하이닉스반도체 온-다이 터미네이션 제어 장치
KR100681881B1 (ko) * 2006-04-06 2007-02-15 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 방법
KR100718049B1 (ko) * 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 그 제어방법
JP4229164B2 (ja) * 2006-10-03 2009-02-25 ソニー株式会社 閃光装置
KR100851989B1 (ko) * 2006-10-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 온도정보 출력회로 및 방법
KR100880835B1 (ko) 2007-01-03 2009-02-02 주식회사 하이닉스반도체 메모리장치의 음전압 공급장치.
KR100857438B1 (ko) * 2007-03-13 2008-09-10 주식회사 하이닉스반도체 전압 생성 회로 및 이를 이용한 반도체 메모리 장치의 기준전압 생성 회로
KR100897255B1 (ko) * 2007-04-12 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로 및 방법
KR100904482B1 (ko) * 2007-12-11 2009-06-24 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로
JP2010170296A (ja) * 2009-01-22 2010-08-05 Elpida Memory Inc メモリシステム、半導体記憶装置、及び配線基板
KR101069678B1 (ko) * 2009-06-16 2011-10-05 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 감지 회로
US8570063B2 (en) 2011-10-25 2013-10-29 Micron Technology, Inc. Methods and apparatuses including an adjustable termination impedance ratio
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
CN107180653A (zh) * 2016-03-10 2017-09-19 中兴通讯股份有限公司 一种获取ddr odt参数的方法和装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506976B1 (ko) * 2003-01-03 2005-08-09 삼성전자주식회사 온다이 터미네이션 회로를 가지는 동기 반도체 메모리 장치
KR100541045B1 (ko) * 2003-05-13 2006-01-10 삼성전자주식회사 듀얼 뱅크 시스템, 이 시스템에 사용을 위한 메모리, 및이 메모리의 온 다이 종단 방법
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733430B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 장치
US7317328B2 (en) 2005-09-29 2008-01-08 Hynix Semiconductor Inc. Test device for on die termination
KR100656444B1 (ko) * 2005-11-29 2006-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로
KR100751675B1 (ko) * 2006-04-25 2007-08-23 주식회사 하이닉스반도체 반도체 메모리 소자의 출력 인에이블 신호 및 ｏｄｔ디스에이블 신호 생성 장치
US7554354B2 (en) 2006-08-16 2009-06-30 Hynix Semiconductor Inc. Apparatus for controlling on-die termination of semiconductor memory and methods of controlling the same
KR100738969B1 (ko) * 2006-08-16 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 온-다이 터미네이션 제어 장치 및 방법
KR100780657B1 (ko) * 2006-09-27 2007-11-30 주식회사 하이닉스반도체 반도체메모리소자 및 그의 구동 방법
KR100798739B1 (ko) * 2006-09-27 2008-01-29 주식회사 하이닉스반도체 반도체메모리소자 및 그의 구동 방법
US7710797B2 (en) 2006-09-27 2010-05-04 Hynix Semiconductors, Inc. Semiconductor memory device and method for driving the same
KR100780962B1 (ko) * 2006-10-27 2007-12-03 삼성전자주식회사 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
US8054263B2 (en) * 2006-10-27 2011-11-08 Innocom Technology (Shenzhen) Co., Ltd. Liquid crystal display having discharging circuit
KR100879783B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
US7843211B2 (en) 2007-06-26 2010-11-30 Hynix Semiconductor Inc. Impedance adjusting circuit and semiconductor memory device having the same
US7869288B2 (en) 2007-08-10 2011-01-11 Hynix Semiconductor Inc. Output enable signal generating circuit and method of semiconductor memory apparatus
KR100857450B1 (ko) * 2007-08-10 2008-09-10 주식회사 하이닉스반도체 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법
US8139429B2 (en) 2007-08-10 2012-03-20 Hynix Semiconductor Inc. Output enable signal generating circuit and method of semiconductor memory apparatus
KR100863536B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어회로 및 그 제어방법
US7816941B2 (en) 2007-11-02 2010-10-19 Hynix Semiconductor Inc. Circuit and method for controlling termination impedance
KR100915827B1 (ko) * 2008-02-14 2009-09-07 주식회사 하이닉스반도체 반도체 메모리 장치
KR100980425B1 (ko) * 2008-12-30 2010-09-07 주식회사 하이닉스반도체 글로벌 입출력 라인 터미네이션 제어 회로
US7868650B2 (en) 2008-12-30 2011-01-11 Hynix Semiconductor Inc. Termination control circuit and method for global input/output line
US8242804B2 (en) 2010-09-30 2012-08-14 SK hynix, Inc. Impedance control signal generation circuit and impedance control method of semiconductor circuit
KR20140014709A (ko) * 2012-07-25 2014-02-06 삼성전자주식회사 온다이 터미네이션 회로, 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템

Also Published As

Publication number Publication date
US7064989B2 (en) 2006-06-20
KR100578649B1 (ko) 2006-05-11
US20050231230A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
KR100578649B1 (ko) 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
KR100506976B1 (ko) 온다이 터미네이션 회로를 가지는 동기 반도체 메모리 장치
US7019555B2 (en) Circuit for performing on-die termination operation in semiconductor memory device and its method
US7961001B1 (en) Impedance adjusting device
JP4693089B2 (ja) 半導体記憶素子におけるオンダイターミネーションモードの転換回路及びその方法
US7429871B2 (en) Device for controlling on die termination
JP2008228276A (ja) Ｚｑキャリブレーション動作制御回路及びそれによるｚｑキャリブレーション方法
KR100960012B1 (ko) 온 다이 터미네이션 제어회로 및 제어방법
KR100929846B1 (ko) 온 다이 터미네이션 제어 회로
US8035412B2 (en) On-die termination latency clock control circuit and method of controlling the on-die termination latency clock
US7663397B2 (en) Semiconductor device including on-die termination control circuit having pipe line varying with frequency range
US7626417B2 (en) On-die-termination control circuit and method
US20110141841A1 (en) Synchronous semiconductor memory device having on-die termination circuit and on-die termination method
KR100956772B1 (ko) 링잉 방지 장치
US7453744B2 (en) Buffer control circuit, semiconductor memory device for memory module including the buffer control circuit, and control method of the buffer control circuit
KR20070081881A (ko) 반도체 기억 소자에서의 다이나믹 온다이터미네이션 회로및 그 방법
KR100649975B1 (ko) 온-다이 터미네이션 제어 장치
KR100929831B1 (ko) 고속의 데이터 입출력을 위한 반도체 메모리 장치
US8107271B2 (en) Termination circuits and semiconductor memory devices having the same
KR100884608B1 (ko) 반도체메모리소자
KR20060062551A (ko) 온다이 터미네이션용 지연 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee