KR20050084606A - 피보나치 급수를 지닌 전하 펌프 - Google Patents

피보나치 급수를 지닌 전하 펌프 Download PDF

Info

Publication number
KR20050084606A
KR20050084606A KR1020057005364A KR20057005364A KR20050084606A KR 20050084606 A KR20050084606 A KR 20050084606A KR 1020057005364 A KR1020057005364 A KR 1020057005364A KR 20057005364 A KR20057005364 A KR 20057005364A KR 20050084606 A KR20050084606 A KR 20050084606A
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
capacitors
stage
stages
Prior art date
Application number
KR1020057005364A
Other languages
English (en)
Other versions
KR101106483B1 (ko
Inventor
라울- 아드리안 세르네아
Original Assignee
쌘디스크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌘디스크 코포레이션 filed Critical 쌘디스크 코포레이션
Publication of KR20050084606A publication Critical patent/KR20050084606A/ko
Application granted granted Critical
Publication of KR101106483B1 publication Critical patent/KR101106483B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전하 펌프(10)는 교대로 충전되고 직렬로 결합된 다수의 커패시터들(16,32,48,24,40,56)을 포함한다. 직렬 커플될 때, 소정 커패시터 양단의 전압은 커패시터의 부의 단자의 전압 및 선행 커패시터 양단의 전압과 동일하다. 각 전압 펌프 스테이지(A-F)는 피보나치 수열(Fibonacci number sequence)을 따라서 전압을 증가시키기도록 배열된다.

Description

피보나치 급수를 지닌 전하 펌프{CHARGE PUMP WITH FIBONACCI SERIES}
본 발명은 일반적으로 전하 펌프들의 분야에 관한 것이며, 특히, 피보나치 수열(Fibonacci number sequenec)을 따라서 전압을 증가시키도록 배치된 스테이지들을 지닌 전하 펌프에 관한 것이다.
전하 펌프는 스위칭 공정을 사용하여 자신의 DC 입력 전압 보다 큰 DC 출력 전압을 제공한다. 일반적으로, 전하 펌프는 입력 및 출력 간의 스위치들에 결합되는 커패시터를 가질 것이다. 한 클럭 1/2 사이클 동안, 즉 충전 1/2 사이클 동안, 커패시터는 입력과 병렬로 결합되어 입력 전압을 충전시킨다. 제2 클럭 사이클 동안, 즉 전달 1/2 사이클 동안, 충전된 커패시터는 입력 전압과 직렬로 결합되어 입력 전압 레벨의 2배인 출력 전압을 제공한다. 이 공정은 도 1a 및 도 1b에 도시되어 있다. 도 1a에서, 커패시터(5)는 입력 전압(VIN)과 병렬로 배치되어 충전 1/2 사이클을 도시한다. 도 1b에서, 충전된 커패시터(5)는 입력 전압과 직렬로 배치되어 전달 1/2 사이클을 도시한다. 도 1b에 도시된 바와 같이, 충전된 커패시터(5)의 정의 단자는 접지에 대해서 2*VIN이 될 것이다.
상술된 일반적인 전하 펌프는 단지 입력 전압(VCC)의 2배일 수 있는 출력 전압을 제공할 것이다. 본원에 참조된 미국 특허 제5,436,587호는 다수의 배전압 스테이지들 보다 앞서 전압 가산기 스테이지를 갖는 전하 펌프를 개시하는데, 상기 스테이지들은 캐스케이드되어 VCC 보다 2배가 훨씬 넘게 큰 출력 전압을 얻는다. 전압 가산기 스테이지는 출력 전압 신호 당 단지 하나의 커패시터를 사용하는 반면, 배전압 스테이지들은 각 출력 전압 신호에 대해 2개의 커패시터들을 필요로 함으로 제조 비용을 증가시킨다. 그러나, 모든 배전압 스테이지들을 전압 가산기 스테이지들로 대체하면 실질적으로 직렬 저항을 증가시킨다.
따라서, 종래 기술에서 스테이지 당 단지 하나의 커패시터를 필요로 하는 효율적인 전하 펌프들이 필요로 된다.
도1a는 일반적인 전하 펌프에서 충전 1/2 사이클의 간단화된 회로도.
도1b는 일반적인 전하 펌프의 전달 1/2 사이클의 간단화된 회로도.
도2는 본 발명의 일 실시예를 따른 피보나치 수 승산에 대해서 전압 증가시키도록 배치된 전하 펌프의 회로도.
도3은 도2의 전하 펌프에서 커패시터들을 위한 직렬 커플링 1/2 사이클들을 도시한 간단화된 회로도.
도4는 다이오드 강하가 최종 전압 스테이지의 충전시에 발생되지 않도록 하는 도2의 전하 펌프의 변형을 도시한 도면.
도5는 도4의 전하 펌프에서 커패시터들을 위한 직렬 커플링 1/2 사이클들을 도시한 간단화된 회로도.
본 발명의 한 양상을 따르면, 전하 펌프는 다수의 전압 스테이지들을 포함하는데, 각 전압 스테이지는 커패시터를 포함한다. 동작 동안, 전하 펌프는 커패시터들을 충전하고 커패시터들을 직렬로 결합시켜, 제1 전압 스테이지에서 충전된 커패시터가 제2 전압 스테이지에서 충전된 커패시터의 부의 단자에 결합되는 정의 단자, 등을 갖도록 한다. 전하 펌프는 커패시터들을 충전하여, 1보다 큰 정수 k에 대해서, k번째 전압 스테이지 내의 커패시터 양단의 전압이 부의 단자의 전압 더하기 (k-1)번째 전압 스테이지의 커패시터 양단의 전압과 실질적으로 동일하게 되도록 한다.
본 발명의 또 다른 양상을 따르면, 전압들을 발생시키는 방법은 다수의 커패시터들을 교대로 충전시키고 나서 다수의 충전된 커패시터들을 직렬로 결합시키는 단계를 포함한다. 충전된 커패시터들은 직렬로 결합되어, 다수의 커패시터들에서 제1 커패시터의 정의 단자가 다수의 커패시터들에서 제2 커패시터의 부의 단자, 등에 결합되도록 한다. 커패시터들은 충전되어, 1보다 큰 정수 k에 대해서, 커패시터 양단의 전압은 부의 단자에서의 전압 더하기 (k-1)번째 커패시터 양단의 전압과 실질적으로 동일하게 되도록 한다.
이하의 설명 및 도면들은 본 발명의 다른 양상들 및 장점들을 설명한다.
본 발명의 각종 양상들 및 특징들이 이하의 도면을 통해서 보다 잘 이해할 수 있을 것이다.
본 발명은 스테이지 당 하나의 커패시터를 사용할 수 있는 전하 펌프를 제공한다. 각 스테이지는 전원 전압과 정수를 승산하여, 각 스테이지에 의해 발생된 전압 신호들과 정수 증가들이 피보나치 수열의 일부를 따르도록 한다. 피보나치 급수에서, 이 급수에서 k번째 수(1과 동일한 제1 및 제2 수들은 제외)는 (k-1)번째 및 (k-2)번째 수들의 합과 동일하게 될 것이다. 따라서, 피보나치 급수는 다음, 1, 1,2,3,5,8,13,21 등이 된다.
지금부터 도2를 참조하면, 6개의 스테이지들(A 내지 F)을 갖는 일예의 전하 펌프(10)가 도시되어 있다. 이 스테이지들은 어느 클럭 신호를 수신하는지에 따라서 구성될 수 있다. 스테이지들(A 내지 C)은 클럭 신호(CLK)를 수신하는 반면에, 스테이지들(D 내지 F)은 상보적인 클럭 신호(CLKBAR)를 수신한다. 두 클럭 신호들은 접지(로우) 및 입력 공급 전압(하이)간에서 발진할 수 있다. 대안적으로, 클럭 신호의 하이 상태는 VCC와 다를 수 있다. 중요한 것은 하이 상태의 진폭이 제어되는 트랜지스터들을 스위치 온시키는데 충분하게 되어야 한다는 것이다. 손실 없이, CLK 신호는 하이인 제2 클럭 1/2 사이클 보다 앞서 로우인 제1 클럭 1/2 사이클로 시작되고 나서 로우인 제3 클럭 1/2 사이클, 등으로 시작된다라고 추정될 수 있다. 따라서, 기수 클럭 1/2 사이클들 동안, CLK 신호는 로우가 되고, 우수 클럭 1/2 사이클들 동안, CLK 신호는 하이가 된다. 유사하게, CLKBAR 신호는 기수 클럭 1/2 사이클들 동안 하이가 될 것이고, 우수 클럭 1/2 사이클들 동안 로우가 될 것이다.
각 스테이지의 구조는 동일하게될 수 있다. 예를 들어, 스테이지(A) 내에서, p-mos FET(12)의 소스 및 n-mos FET(14)의 드레인은 커패시터(16)의 부의 단자에 결합된다. 커패시터(16)의 정의 단자는 n-mos FET(16) 소스에 결합된다. 스테이지(D)에서, p-mos FET(20)의 소스 및 n-mos FET(22)의 드레인은 커패시터(24)의 부의 단자에 결합된다. 커패시터(24)의 정의 단자는 n-mos FET(26)의 소스에 결합된다. 스테이지(B)에서, p-mos FET(28)의 소스 및 n-mos FET(30)의 드레인은 커패시터(32)의 부의 단자에 결합된다. 커패시터(32)의 정의 단자는 n-mos FET(34)의 소스에 결합된다. 스테이지(E)에서 p-mos FET(36)의 소스 및 n-mos FET(38)의 드레인은 커패시터(40)의 부의 단자에 결합된다. 커패시터(40)의 정의 단자는 n-mos FET(42)의 소스에 결합된다. 스테이지(C)에서, p-mos FET(44)의 소스 및 n-mos FET(46)의 드레인은 커패시터(48)의 부의 단자에 결합된다. 커패시터(48)의 정의 단자는 n-mos FET(50)의 소스에 결합된다. 최종적으로, 스테이지(f)에서, p-mos FET(52)의 소스 및 n-mos FET(54)의 소스는 커패시터(56)의 부의 단자에 결합된다. 커패시터(56)의 정의 단자는 n-mos FET(58)의 소스에 결합된다.
스테이지(A 내지 C) 내의 커패시터들(16, 32, 및 48)은 CLK 신호의 기수 1/2 사이클에서 직렬로 결합될 것이다. 이 시간 동안, 직렬 커플된 커패시터들로부터의 전압들은 스테이지들(E 내지 F) 내에서 커패시터들(24, 40, 및 56)을 충전하도록 사용된다. 유사하게, 스테이지들(D 내지 F) 내의 커패시터들(24, 40 및 56)은 CLK 신호의 우수 1/2 사이클들에서 직렬 커플될 것이다. 이들 우수 1/2 사이클 동안, 직렬 커플된 커패시터들로부터의 전압들은 스테이지들(A 내지 C) 내에서 커패시터들(16, 32 및 48)을 충전하도록 사용된다.
도3은 직렬 커플링 및 충전 1/2 사이클들을 도시한다. 간결하게 하기 위하여, 각 전압 스테이지 내의 커패시터들(해당 문자 A 내지 F로 표시) 만이 도시되어 있다. CLK 신호의 우수 1/2 사이클들 동안, 스테이지들(A 내지 C)내의 커패시터들은 VCC, 3*VCC, 및 8*VCC 볼트 각각으로 충전된다. CLK 신호의 기수 1/2 사이클들 동안, 이들 충전된 커패시터들은 직렬 커플되고, 전압 스테이지(A)의 부의 단자는 VCC로 충전된다. 따라서, 스테이지들(A 내지 C)의 커패시터들의 정의 단자들에서의 전압들은 2*VCC, 5*VCC 및 13*VCC 볼트 각각이 될 것이다. 이 기수 1/2 사이클 동안, 이들 동일한 전압들은 스테이지들(D 내지 F)에서 커캐시터들을 충전하도록 사용된다. 따라서, 스테이지(D) 내의 커패시터는 2*VCC로 충전될 것이며, 스테이지(E) 내의 커패시터는 5*VCC로 충전될 것이고, 스테이지(F) 내의 커패시터는 (후술되는 바와 같은 다이오드 강하를 뺀)13*VCC 볼트로 충전될 것이다.
유사하게, CLK 신호의 우수 1/2 사이클 동안, 스테이지들(D 내지 F)내의 충전된 커패시터들은 직렬 커플된다. 스테이지(D) 내의 충전된 커패시터들의 부의 단자는 VCC 볼트로 충전된다. 따라서, 스테이지들(D 내지 F) 내의 커패시터들의 정의 단자에서 이 전압들은 3*VCC, 8*VCC, 및 21*VCC 각각이 될 것이다. 그 후, 이들 전압들은 다음과 같이 남아있는 스테이지들을 충전하도록 사용된다. 스테이지(A)는 VCC 볼트로 충전되는 대신에 스테이지들(D 내지 F)로부터 충전 전압을 수신하지 않도록 하는 "시작" 스테이지이다. 그러나, 스테이지(D)로부터의 전압은 스테이지(B) 내의 커패시터를 3*VCC 볼트로 충전시키고, 스테이지(E)로부터의 전압은 스테이지(C) 내의 커패시터를 8*VCC 볼트로 충전시킨다.
스테이지들이 직렬 커플될 때 발생되는 전압 보다 앞서있는 패턴에 유의하라. 간결하게 하기 위하여, VCC 항은 무시되어, VCC를 1로, 2*VCC를 2로, 등등으로 표시한다. 스테이지(A)를 위한 커패시터의 부의 단부로부터 시작하면, 이 노드는 1이 된다. 스테이지(A) 내의 커패시터 양단의 전압은 또 다른 1을 제공한다. 스테이지(A) 내의 커패시터의 정의 단자에서의 전압은 2를 제공한다. 각 커패시터에 대해 급수에서, 커패시터의 부의 단부에서의 전압, 커패시터 양단의 전압, 및 커패시터의 정의 단부에서의 전압을 계속해서 유의하면, 스테이지들(A 내지 C)에 대해서 다음 패턴, 1, 1, 2, 3, 5, 8 및 13이 나타난다. 이 급수는 상술된 바와 같은 피보나치 급수의 일부분을 형성한다. 스테이지들(D 내지 F)에 대해서 관찰된 전압들은 유사하게 1,2,3,5,8,13 및 21이 된다. 이 급수는 또한, 피보나치 급수의 일부분을 형성하는데, 피보나치 급수의 제2의 "1"로부터 시작한다.
이들 전압들은 다음 방식으로 발생된다. 도2를 다시 참조하면, 스테이지(A)를 위한 CLK 신호(이 신호가 로우일 때)의 기수 1/2 사이클들 동안, n-mos 트랜지스터(14)는 오프될 것이고, p-mos 트랜지스터(12)는 온될 것이다. 따라서, 커패시터(16)의 부의 단자는 VCC로 충전될 것이다. 커패시터(16)가 이전에 VCC로 충전되면, 커패시터(16)의 정의 단자에서의 전압 신호(V21)는 실질적으로 2*VCC와 동일하게될 것이다. 전압 신호(V21)가 표시되는데, 그 이유는 이 전압 신호가 CLK 신호의 기수 1/2 사이클들에서 2*VCC와 동일하고 CLK 신호의 우수 1/2 사이클에서 1*VCC와 동일하기 대문이다. 유사한 신호들은 또한 상술된 바를 따라, 제1의 수가 CLK 신호의 기수 1/2 사이클들에서 VCC의 승산과 동일하게 되도록 하고 제2의 수가 우수 1/2 사이클에서의 승산들과 동일하게 되도록 한다. 커패시터(16)가 VCC로 충전되지만, 당업자는 전하 공유, 용량성 결합 및/또는 누설과 이외 다른 관련 공정들에 의해 전하가 손실된다는 것을 인지할 것이다. 따라서, 본원에 사용된 바와 같은 소정의 전압 레벨과 "실질적으로 동일"은 이와 같은 어떤 손실들을 포함하는 것으로 이해될 것이다. 스테이지(D)에서, 상보적인 클럭 신호(CLKBAR)는 CLK 신호의 기수 1/2 사이클들 동안 하이가 됨으로써, n-mos FET(22)를 스위칭 온 시키고 p-mos FET(20)를 스위칭 오프시킬 것이다. 따라서, 커패시터(24)의 부의 단자에서의 전압 신호(V01)는 접지를 향하도록 이끌려질 것이다. 유사하게, 스테이지들(E 및 F)에서 전압 신호들(V03 및 V08)이 또한 접지될 것이다.
그 후, 전압 신호(V01)는 스테이지(B)에서 p-mos 트랜지스터(28)의 게이트를 제어하여 이 트랜지스터를 스위칭 온시키고 커패시터(32)의 부의 단자에서의 신호(V20)를 2*VCC의 전압으로 이끈다. 커패시터(32)가 사전에 3*VCC로 충전된다라고 가정하면, 커패시터(32)의 정의 단자에서의 전압 신호(V53)는 실질적으로 5*VCC와 동일하게 될 것이다. 스테이지(C)에서, 로우인 전압 신호(VO3)는 p-mos FET(44)를 스위칭 온하여, n-mos FET(46)가 CLK 신호의 로우 상태로부터 스위칭 오프되면, 전압 신호(V53)가 커패시터(48)의 부의 단자의 전압 신호(V50)를 5*VCC로 충전시키도록 한다. 커패시터(48)가 8*VCC로 충전되면, 커패시터(48)의 정의 단자에서의 전압 신호(V13-8)는 실질적으로 13*VCC와 동일하게 될 것이다. 이 방식에서, 스테이지들(A, B 및 C) 각각의 커패시터들(16, 32 및 48)은 CLK 신호의 기수 1/2 사이클들 동안 직렬 커플된다.
도3과 관련하여 서술된 바와 같이, 이들 직렬 커플된 커패시터들로부터의 전압들은 CLK 신호의 기수 1/2 사이클들 동안 남아있는 스테이지들내의 커패시터들을 충전하도록 사용된다. 예를 들어, 스테이지(D)에서, n-mos FET(26)는 자신의 드레인에서 전압 신호(V21)를 수신한다. 이 FET가 자신의 게이트에서 전압 신호(V50)를 수신하기 때문에, 이 FET는 스위칭 온되어, 자신의 접지된 부의 단자에 대해서 커패시터(24)를 2*VCC로 충전시킨다. 그 후, 전압 신호(V23)는 또한 2*VCC로 충전될 것이다. 유사하게, 스테이지(E)에서, n-mos FET는 자신의 게이트에서 전압 신호(V13-8)를 수신하기 때문에, 이 FET는 스위칭 온되어, 전압 신호(V53)가 접지된 부의 단자에 대해서 커패시터(40)를 5*VCC로 충전시킨다. 그 후, 전압 신호(V58)는 또한 5*VCC로 충전될 것이다. 최종적으로, 스테이지(F)에서, 이 전압 신호가 커패시터(56)를 (다이오드 강하 뺀) 13*VCC로 충전시킨다. 그 후, 전압 신호(V13-21)는 또한 13*VCC로 충전될 것이다.
유사한 방식으로, CLK 신호의 기수 1/2 사이클들 동안, 스테이지들(D, E 및 F) 각각에서 커패시터들(24, 40 및 56)은 또한 직렬 커플된다. 이들 기수 1/2 사이클들 동안, CLKBAR 신호는 로우가 됨으로써, n-mos FETs(22, 38 및 54)를 스위칭 오프시키고 직렬 커플된 커패시터들의 대응하는 부의 단자들이 접지되는 것을 방지한다. 동시에, CLK 신호에 대해서 하이 상태이기 때문에, 스테이지들(A, B 및 C) 각각에서 n-mos FETs(14, 30 및 46)는 스위칭 온됨으로써, 커패시터들(16, 32 및 48)의 대응하는 부의 단자들에서 신호들(V10, V20 및 V50)을 접지로 이끈다. 스테이지(D)에서, p-mos FET(20)는 스위칭 온되어, 공급 전압(VCC)이 커패시터(24)의 부의 단자에서 신호(V101)를 VCC로 충전시킨다. 커패시터(24)가 2*VCC로 충전되기 때문에, 커패시터(24)의 정의 단자에서 전압 신호(V23)는 이 때에 실질적으로 3*VCC와 동일하게 될 것이다. 자신의 게이트를 제어하는 신호(V50)에 대한 로우 상태로 인해, 트랜지스터(26)는 스위치 오프되어, 전압 신호(V23)가 이 트랜지스터를 통해서 다시 방전되는 것을 방지한다. 그 후, 전압 신호(V23)는 스테이지(E)내의 p-mos FET(36)의 소스에 결합된다. 이 트랜지스터가 자신의 게이트에서 이 때 로우가 되는 전압 신호(V20)를 수신하기 때문에, p-mos FET(36)는 스위칭 온되어, 커패시터(40)의 부의 단자에서 신호(V03)를 3*VCC로 충전시킨다. 커패시터(40)가 5*VCC로 이미 충전되면, 커패시터(40)의 정의 단자에서 전압 신호(V58)는 실질적으로 8*VCC와 동일하게 될 것이다. 전압 신호(V58)는 n-mos FET(42)를 통해서 다시 방전되지 않는데, 그 이유는 이 FET가 전압 신호(V13-8)의 8*VCC 전압에 의해 스위치 오프되기 때문이다. 그 후, 전압 신호(V58)는 스테이지(F)에서 p-mos FET(52)의 소스에 결합된다. 이 트랜지스터가 자신의 게이트에서 전압 신호(V53)의 로우 상태를 수신하기 때문에, 이 트랜지스터는 스위칭 온 됨으로써, 커패시터(56)의 부의 단자에서 전압 신호(V08)를 8*VCC로 충전시킨다. 커패시터(56)가 (트랜지스터(58)에서의 다이오드 강하를 뺀) 13*VCC로 충전되기 때문에, 커패시터(56)의 정의 단자에서의 전압 신호(V13-21)는 실질적으로 21*VCC와 동일하게 될 것이다. 다이어드 접속된 트랜지스터(58)의 소스가 자신의 드레인 보다 높은 전위로 되면, 이는 스위칭 오프되어, 전압 신호(V13-21)가 이 트랜지스터를 통해서 다시 방전되는 것을 방지한다.
도3과 관련하여 설명되는 바와 같이, 스테이지들(D 및 E)에서 직렬 커플된 커패시터들로부터의 전압은 CLK 신호의 우수 1/2 사이클들 동안 스테이지들(B 및 C) 내의 커패시터들을 충전하도록 사용된다. 시작 스테이지인 스테이지(A)는 이때 다음과 같이 공급 전압(VCC)을 사용하여 자신의 커패시터(16)를 충전시킨다. 전압 신호(V08)의 8*VCC 전위는 n-mos 트랜지스터(18)의 게이트에 결합됨으로써, 이를 스위칭 온시켜 전압 신호(V21)가 VCC가 되도록 하고 커패시터(16)를 접지된 단자에 대해서 VCC로 충전시킨다. 유사하게, 전압 신호(V08)는 또한 스테이지(B)에서 n-mos FET(34)를 스위치 온시켜, 전압 신호(V23)가 커패시터(32)를 접지된 단자에 대해서 3*VCC로 충전시키도록 하여 전압 신호(V53)가 또한 3*VCC가 되도록 한다. 최종적으로, 전압 신호(V13-21)는 스테이지(C)에서 n-mos FET(50)를 스위치 온시켜, 전압 신호(V58)가 커패시터(48)를 8*VCC로 충전시켜 전압 신호(V13-8)가 또한 8*VCC가 되도록 한다. 우수 및 기수 클럭 1/2 사이클들 둘 다 동안, p-mos FETs(28, 36, 44 및 52) 및 n-mos FETs(18, 26, 34, 42 및 50)에 대한 모든 게이트 신호들은 모두 자체 발생된다. 그러나, 스테이지(F) 내의 n-mos FET(58)는 어떤 문제를 제공한다. 여기서, 켜피시터(56)는 CLK 신호의 기수 1/2 사이클들 동안 13*VCC로 충전될 것이다. 따라서, 이 충전 공정 동안 n-mos FET(58)를 스위칭 온 상태로 유지시키기 위해선 13*VCC의 게이트 전압 더하기 임계 전압을 필요로 한다. 그러나, 이 때에, 13*VCC의 전압은 전하 펌프(10)로부터 이용가능한 가장 높은 전압이다. 따라서, 도시된 바와 같은 이 트랜지스터를 다이오드 접속시키는 것이 한가지 해결책이다. 대안적으로, 부가적인 출력 스테이지(도시되지 않음)는 13*VCC의 게이팅 전압 더하기(적어도) 임계 전압을 제공하도록 구현될 수 있다. 예를 들어, 미국 특허 제5,436,587호는 전압 신호(V13-21)를 수신하여 적절한 게이팅 전압을 제공하도록 수정될 수 있는 출력 스테이지를 개시한다. 이와 같은 실시예가 부가적인 구성요소들을 필요로 하지만, 이는 도2의 전압 신호(V13-21)에 의해 겪은 다이오드 강하를 겪지 않는다.
도2 및 도3으로부터, 임의의 1/2 클럭 사이클 동안 임의의 N개의 직렬 커플된 커패시터들을 갖는 전하 펌프를 구성하는 것이 일반적일 수 있다. 이와 같은 전하 펌프에서, 제1의 다수의 N 스테이지들은 제1 스테이지, 제2 스테이지 등을 포함하는데, 각 스테이지는 커패시터를 포함한다. 제2의 다수의 N개의 스테이지들은 (N+2)번째 스테이지에 앞서 있는 (N+1)번째 스테이지, 등으로 시작하며, 각 스테이지는 또한 커패시터를 포함한다. 클럭 신호의 기수 1/2 사이클들 동안, 제1 스테이지 내의 커패시터의 정의 단자는 제2 스테이지 내의 커패시터의 부의 단자, 등에 결합된다. 클러 신호의 우수 1/2 사이클 동안, (N+1)번째 스테이지 내의 커패시터의 정의 단자는 (N+2)번째 스테이지 내의 커패시터의 부의 단자, 등에 결합된다. 제1 다수의 제2 스테이지 및 이 보다 높은 스테이지 및 제2 다수의 (N+2)번째 스테이지 및 이 보다 높은 스테이지에서, 스테이지 내의 어떤 주어진 커패시터 양단의 전압은 실질적으로 소정 커패시터의 부의 단자에서의 전압 및 선행 스테이지 내의커패시터 양단의 전압과 실질적으로 동일하다. 기수 1/2 사이클들 동안, 제1 다수의 스테이지들 내의 커패시터들의 정의 단자들에서 전압은 제2 다수의 스테이지들 내의 대응하는 커패시터들을 충전시키도록 사용된다. 즉, 제1 스테이지 내의 커패시터의 정의 단자에서의 전압은 (N+1) 번째 스테이지 내의 커패시터를 충전시키며, 제2 스테이지 내의 커패시터의 정의 단자에서의 전압은 (N+2)번째 스테이지 내의 커패시터, 등을 충전시킨다. 기수 1/2 사이클들 동안,(N+1)번째 스테이지 내의 커패시터의 정의 단자에서의 전압은 제2 스테이지 내의 커패시터, 등을 충전시켜, (2*N-1) 스테이지 내의 커패시터의 정의 단자에서의 전압이 N번째 스테이지 내의 커패시터를 충전시키도록 한다.
도2의 전하 펌프(10)와 관련하여 상술된 바와 같이, 적절한 게이팅 전압을 제공하기 위하여, 이와 같은 배열의 최종 스테이지는 발생된 전압에서 다이오드 강하를 초래하는 다이오드-접속된 트랜지스터 또는 과다 성분들을 필요로 하는 출력 스테이지 중 어느 하나를 필요로 할 수 있다. 이 들중 어느 하나를 사용하는 것을 피하기 위하여, 제1 다수의 N번째 스테이지 및 제2 다수의 2*N 번째 스테이지는 수정되어, 각 수정된 스테이지가 다른 스테이지들에 대한 게이팅 전압들을 제공하도록 한다. 이와 같은 실시예에서, 2*N번째 스테이지는 다이오드 강하를 초래하지 못하고 부가적인 출력 스테이지를 필요로 하지 않게 될 것이다.
지금부터 도4를 참조하면, 전하 펌프(70)는 이 수정을 도시한다. 스테이지들(A 내지 F)은 도2와 관련하여 서술된 바와 동일한 구성요소들을 가질 수 있다. 여기서, CLK 신호의 기수 1/2 사이클들 동안 커패시터들(A 내지 C)이 직렬 커플되고 이 직렬 커플된 커패시터들로부터의 전압들은 남아있는 커패시터들을 충전하도록 사용되기 때문에, 스테이지들(A 내지 F)내의 커패시터들은 상술된 바와 같이 직렬 커플될 것이다. 유사하게, 커패시터들(D 내지 F)은 CLK 신호의 우수 1/2 사이클 동안 직렬 커플되고 이들 직렬 커플된 커패시터들로부터의 전압들은 남아있는 커패시터들을 충전하도록 사용된다. 그러나, 스테이지들(C 및 F) 내의 커패시터들은 상술된 바와 같이 충전되지 않는다.
이 차이를 예시하기 위하여, 도5는 도4의 전하 펌프(70)를 위한 직렬 커플링 및 충전 1/2 사이클들을 도시한다. 간결하게 하기 위하여, 각 전압 스테이지 내의 커패시터들 만이 도시되어 있고, 이들은 대응 문자(A 내지 F)로 표시되어 있다. CLK 신호의 우수 1/2 사이클 동안, 스테이지들(A 내지 C) 내의 커패시터들은 VCC, 3*VCC 및 3*VCC 볼트 각각으로 충전된다. CLK 신호의 기수 1/2 사이클들 동안, 이들 충전된 커패시터들은 직렬 커플되고 전압 스테이지(A) 내의 부의 단자는 VCC로 충전된다. 따라서, 스테이지들(A 내지 C)내의 커패시터들의 정의 단자들에서의 전압들은 2*VCC, 5*VCC 및 8*VCC 볼트 각각이 될 것이다. 이 기수 1/2 사이클 동안, 이들 동일 전압들은 스테이지들(D 내지 F)내의 커패시터들을 충전하도록 사용된다. 그러나, 스테이지(C) 내의 커패시터의 정의 단자에서의 8*VCC 전압은 2회 사용되지 않는다. 따라서, 스테이지(D) 내의 커패시터는 2*VCC로 충전되며, 스테이지(E) 내의 커패시터는 5*VCC로 충전되고, 스테이지 F 내의 커패시터는 5*VCC 볼트로 충전될 것이다.
유사하게, CLK 신호의 기수 1/2 사이클 동안, 스테이지들(D 내지 F) 내의 충전된 커패시터들은 직렬 커플된다. 스테이지(D) 내의 충전된 커패시터의 부의 단자는 VCC 볼트로 충전된다. 따라서, 스테이지들(D 내지 F) 내의 커패시터들의 정의 단자에서의 전압들은 3*VCC, 8*VCC, 및 13*VCC 볼트 각각이 될 것이다. 그 후, 이들 전압들은 다음과 같이 남아있는 스테이지들을 충전시키도록 사용된다. 스테이지(A)는 VCC 볼트로 충전되는 대신에 스테이지들(D 내지 F)로부터의 충전 전압을 수신하지 않도록 하는 "시작" 스테이지이다. 그러나, 스테이지(D)로부터의 전압은 스테이지들(B 및 C) 내의 커패시터를 3*VCC로 각각 충전시킨다. 최종 스테이지(F)로부터의 전압은 스테이지(C)로부터의 전압이 이전 1/2 사이클에서 사용되지 않기 때문에 충전을 위하여 사용되지 않는다.
스테이지들이 직렬 커플될 때 발생되는 전압 보다 앞서 있는 패턴을 주목하라. 도3과 관련하여 서술된 바와 같이, VCC 항은 무시되어, VCC를 1로, 2*VCC를 2로, 등으로 표시한다. 스테이지(A)에 대한 커패시터의 부의 단부로부터 시작하면, 이 노드는 1이 된다. 스테이지(A) 내의 커패시터 양단의 전압은 또 다른 1을 제공한다. 스테이지(A) 내의 커패시터의 정의 단자에서의 전압은 2를 제공한다. 각 커패시터를 위한 급수에서, 커패시터의 부의 단부에서의 전압, 커패시터 양단의 전압, 및 커패시터 정의 단부에서의 전압을 계속해서 유의하면, 스테이지들(A 내지 B)에 대해서 다음 패턴 1, 1, 2, 3, 5가 나타난다. 이 급수는 상술된 바와 같은 피보나치 급수의 일부분을 형성한다. 유사하게, 스테이지들(D 내지 E)에 대해 관찰된 전압들은 1, 2, 3, 5, 8이 된다. 이 급수는 또한 피보나치 급수의 일부분을 형성하는데, 피보나치 급수의 제2의 "1"로부터 시작한다. 최종 스테이지들(C 및 F)이 도2의 표현들에 대해서 수정되기 때문에, 이들 스테이지들로부터의 전압들은 어느 한 경우에서 피보나치 급수로 계속되지 않는다.
도4를 다시 참조하면, 스테이지들(A, D 및 B) 각각의 커패시터들(16, 24, 및 32)의 충전은 도2와 관련하여 서술된 바와 같이 발생된다. CLK 신호의 기수 1/2 사이클들 동안, 스테이지(B)로부터의 전압 신호(V53)는 스테이지(D) 내의 커패시터(40)의 부의 단자에 결합될 것이다. 커패시터(48)가 자신의 부의 단자에 대해서 5*VCC로 충전되면, 커패시터(48)의 정의 단자에서의 전압 신호(V83)는 이 때에 8*VCC와 실질적으로 동일하게 될 것이다. 전압 신호(V83)가 n-mos FET(42)의 게이트에 결합되기 때문에, 이를 스위칭 온시키면, 스테이지(B)로부터의 전압 신호(V53)는 자신의 접지된 부의 단자에 대해서 커패시터(40)를 5*VCC로 충전시킬 수 있다. 그 후, 커패시터(40)의 정의 단자에서의 전압 신호(V58)는 또한 5*VCC와 동일하게 될 것이다. 스테이지(E)로부터, 전압 신호(V58)는 전압 신호(V83)의 8*VCC 전압에 의해 스위치 온되는 n-mos FET(58)를 통해서 결합되는 스테이지(F) 내의 커패시터를 충전시키도록 사용된다. 다이오드 접속된 커패시터가 필요로 되지 않음으로써, 커패시터(56)를 위한 충전 전압에서 어떠한 다이오드 강하를 피하게 한다. 이 때, 커패시터(56)의 부의 단자는 스위칭 온 n-mos FET(54)를 통해서 접지로 이끌린다.
CLK 신호의 우수 1/2 사이클들 동안, 스테이지(D) 내의 커패시터(24)의 정의 단자에서의 전압 신호(V23)는 실질적으로 3*VCC와 동일하게 될 것이다. 이 전압 신호는 스테이지(B) 내의 커패시터(32) 및 스테이지(C) 내의 커패시터(48) 둘 다를 충전시킨다. 전압 신호(58)는 8*VCC와 실질적으로 동일할 것이고 스테이지(F) 내의 충전된 커패시터(56)의 부의 단자에 결합할 것이다. 따라서, 전압 신호(V5-13)는 이 때에 13*VCC와 실질적으로 동일하게 될 것이다.
도4 및 도5로부터, 임의의 1/2 클럭 사이클 동안 임의의 N개의 직렬 커플된 커패시터들을 갖는 전하 펌프를 구성하는 것이 일반적일 수 있는데, N번째 커패시터로부터의 전압은 다른 커패시터들을 충전하는데 사용되지 않는다. 이와 같은 전하 펌프에서, 제1의 다수의 N 스테이지들은 제1 스테이지, 제2 스테이지 등을 포함하는데, 각 스테이지는 커패시터를 포함한다. 제2의 다수의 N개의 스테이지들은 (N+2)번째 스테이지에 앞서 있는 (N+1)번째 스테이지, 등으로 시작하며, 각 스테이지는 또한 커패시터를 포함한다. 클럭 신호의 기수 1/2 사이클들 동안, 제1 스테이지 내의 커패시터의 정의 단자는 제2 스테이지 내의 커패시터의 부의 단자, 등에 결합된다. 클러 신호의 우수 1/2 사이클 동안, (N+1)번째 스테이지 내의 커패시터의 정의 단자는 (N+2)번째 스테이지 내의 커패시터의 부의 단자, 등에 결합된다. 기수 1/ 사이클들 동안, 제1 다수의 스테이지들 내의 커패시터들의 정의 단자들의 전압들은 제2 다수의 스테이지들 내의 대응하는 커패시터들을 충전시키는데 사용된다. 즉, (N-1)번째 스테이지 내의 커패시터의 정의 단자에서의 전압이 (2*N-1)번째 전압 스테이지 내의 커패시터를 충전시킬 때까지, 제1 스테이지 내의 커패시터의 정의 단자에서의 전압은 (N+1) 번째 스테이지 내의 커패시터를 충전시키며, 제2 스테이지 내의 커패시터의 정의 단자에서의 전압은 (N+2)번째 스테이지 내의 커패시터, 등을 충전시킨다. 여기서, (2*N)번째 전압 스테이지 내의 커패시터가 또한 (N번째 전압 스테이지가 아니라)(N-1)번째 전압 스테이지 내의 커패시터의 정의 단자로부터 충전 전압을 수신하도록 이 패턴은 중단된다.
우수 1/2 사이클들 동안, (2*N-2)번째 전압 스테이지 내의 커패시터의 정의 단자에서의 전압이 (N-1) 번째 전압 스테이지 내의 커패시터를 충전시킬 때까지, 제1 전압 스테이지는 공급 전압(VCC)으로부터 충전되며, (N+1)번째 스테이지 내의 커패시터의 정의 단자에서의 전압은 제2 스테이지 내의 커패시터를 충전시키며, (N+2)번째 스테이지 내의 커패시터의 정의 단자에서의 전압은 제3 스테이지 내의 전압 등을 충전시킨다. 여기서, N번째 전압 스테이지 내의 커패시터가 또한 ((2*N-1)번째 스테이지가 아니라) (2*N-2) 번째 전압 스테이지의 정의 단자로부터 충전 전압을 수신하도록 이 패턴은 중단된다. 이와 같은 배열에서, 각종 전압 스테이지들은 도4에 도시된 바와 같은 구조를 가짐으로써, 2*N 번째 전압 스테이지가 커패시터의 정의 단자에서의 n-mos FET(n-mos FET(58)와 유사)를 갖도록 한다. 전압 스테이지들의 수에 관계없이, N번째 전압 스테이지 내의 커패시터의 정의 단자에서의 전압은 항상 n-mos FET를 스위치 온 시킬 정도로 충분히 높게됨으로써, 2*N 번째 전압 스테이지 내의 커패시터를 충전시킬 수 있다. 이 방식으로, 도2의 다이오드 접속된 트랜지스터(58)는 제거된다.
본 발명이 특정 실시예들과 관련하여 서술되었지만, 이 설명은 본 발명의 응용의 일예를 든 것이지 이로서 제한되는 것이 아니다. 결국, 서술된 실시예들의 특징들의 각종 변형 및 조합들은 이하의 청구범위들에 의해 규정된 바와 같이 본 발명의 범위 내에 있다.

Claims (17)

  1. 전하 펌프로서,
    커패시터를 각각 포함하는 제1 다수의 전압 스테이지들를 포함하는데, 상기 전압 스테이지들은 상기 커패시터들을 충전하고 상기 커패시터들을 직렬로 결합시키도록 구성되어 상기 제1 전압 스테이지 내의 커패시터가 상기 제2 전압 스테이지 내의 커패시터의 부의 단자에 결합되는 정의 단자, 등을 가지며, 상기 커패시터들은 충전되고 직렬로 결합되어, 1보다 큰 정수 k에 대해서, k번째 전압 스테이지 내의 커패시터 양단의 전압이 자신의 부의 단자에서의 전압 더하기 (k-1)번째 전압 스테이지 내의 커패시터 양단의 전압과 실질적으로 동일하게 되도록 하는 전하 펌프.
  2. 제1항에 있어서,
    제2 다수의 전압 스테이지들을 더 포함하는데, 상기 제2 다수의 전압 스테이지들 내의 각 전압 스테이지는 커패시터를 포함하며, 이들 전압 스테이지들은 상기 커패시터들을 충전하고 상기 충전된 커패시터들을 직렬로 결합시키도록 구성되어 상기 제1 전압 스테이지 내의 커패시터가 상기 제2 전압 스테이지 내의 커패시터의 부의 단자에 결합되는 정의 단자, 등을 가지며, 상기 커패시터들은 충전되고 직렬로 결합되어, 1보다 큰 정수 m에 대해서, m번째 전압 스테이지 내의 커패시터 양단의 전압이 자신의 부의 단자에서의 전압 더하기 (m-1)번째 전압 스테이지 내의 커패시터 양단의 전압과 실질적으로 동일하게 되도록 하는 전하 펌프.
  3. 제2항에 있어서, 상기 제1 다수의 전압 스테이지들 내의 커패시터들의 직렬 커플링은 클럭 신호의 제1 위상 동안 발생되는 전하 펌프.
  4. 제3항에 있어서, 상기 제2 다수의 전압 스테이지들 내의 커패시터들의 직렬 커플링은 상기 클럭 신호의 제2 위상 동안 발생되는 전하 펌프.
  5. 제4항에 있어서, 상기 클럭 신호의 제1 위상 동안, 상기 제2 다수의 전압 스테이지들 내의 커패시터들은 상기 제1 다수의 전압 스테이지들 내의 직렬 커플된 커패시터들의 정의 단자들에서 상기 전압들로부터 충전되는 전하 펌프.
  6. 제5항에 있어서, 상기 클럭 신호의 제1 위상 동안, 상기 제1 다수의 제1 전압 스테이지 내의 커패시터의 정의 단자에서의 전압은 상기 제2 다수의 제1 전압 스테이지 내의 커패시터를 충전시키며, 상기 제1 다수의 상기 제2 전압 스테이지 내의 커패시터의 정의 단자에서의 전압은 상기 제2 다수의 제2 전압 스테이지 내의 커패시터, 등을 충전시키는 전하 펌프.
  7. 제6항에 있어서, 상기 클럭 신호의 제2 위상 동안, 상기 제1 다수의 제1 전압 스테이지는 공급 전압(VCC)으로부터 충전되며, 상기 제2 다수의 제1 전압 스테이지 내의 커패시터의 정의 단자에서의 전압은 상기 제1 다수의 제2 전압 스테이지 내의 커패시터를 충전시키며, 상기 제2 다수의 제2 전압 스테이지 내의 커패시터의 정의 단자에서의 전압은 상기 제1 다수의 제3 전압 스테이지 내의 커패시터, 등을 충전시키는 전하 펌프.
  8. 제7항에 있어서, 상기 제1 다수의 전압 스테이지들의 최종 스테이지 내의 커패시터의 정의 단자에서의 전압은 다이오드로서 접속된 트랜지스터를 통해서 상기 제2 다수의 전압 스테이지들의 최종 전압 스테이지 내의 커패시터를 충전하도록 접속되는 전하 펌프.
  9. 제7항에 있어서, 상기 제1 및 제2 다수 각각은 N개의 전압 스테이지들을 가지며, 각 다수는 부가적인 전압 스테이지와 관련되는데, 각 부가적인 전압 스테이지는 커패시터를 포함하며, 상기 클럭 신호의 제1 위상 동안, 상기 제1 다수의 N번째 전압 스테이지 내의 커패시터의 정의 단자는 상기 제1 다수와 관련된 부가적인 전압 스테이지 내의 커패시터의 부의 단자에 결합되고, 상기 클럭 신호의 제2 위상 동안, 상기 제2 다수 내의 N번째 전압 스테이지 내의 커패시터의 정의 단자는 상기 제2 다수와 관계된 부가적인 전압 스테이지 내의 커패시터의 부의 단자에 결합되는 전하 펌프.
  10. 제9항에 있어서, 상기 클럭 신호의 제1 위상 동안, 상기 제1 다수의 N번째 전압 스테이지 내의 커패시터의 정의 단자에서의 전압은 상기 제2 다수와 관계되는 부가적인 전압 스테이지 내의 커패시터를 충전시키는 전하 펌프.
  11. 제10항에 있어서, 상기 클럭 신호의 제2 위상 동안, 상기 제2 다수의 (N-1)번째 전압 스테이지 내의 커패시터의 정의 단자에서의 전압은 상기 제1 다수와 관련된 부가적인 전압 스테이지 내의 커패시터를 충전시키는 전하 펌프.
  12. 전하 펌프로서,
    다수의 커패시터들;
    상기 다수의 커패시터들을 충전시키는 수단; 및,
    상기 다수 내의 제1 커패시터의 부의 단자를 공급 전압(VCC)에 결합시키도록상기 충전된 커패시터들을 직렬로 결합시키는 수단으로서, 상기 제1 커패시터의 정의 단자는 상기 다수 내의 제2 커패시터의 부의 단자, 등에 결합되며, 상기 다수의 커패시터들을 충전시키는 수단은 상기 커패시터들을 충전시키도록 구성되어, 직렬 커플될 때 그리고 1보다 큰 정수 k에 대해서, 상기 k번째 커패시터 양단의 전압이 부의 단자에서의 전압 및 (k-1)번째 커패시터 양단의 전압과 동일하게 되도록 하는, 직렬 커플링 수단을 포함하는 전하 펌프.
  13. 제12항에 있어서, 상기 다수의 커패시터들을 충전시키는 수단은 클럭 신호의 제1 위상 동안 상기 다수의 커패시터들을 충전시키도록 구성되는 전하 펌프.
  14. 제13항에 있어서, 상기 충전된 커패시터들을 직렬 커플링시키는 수단은 상기 클럭 신호의 제2 위상 동안 상기 충전된 커패시터들을 직렬로 결합시키도록 구성되는 전하 펌프.
  15. 전압들을 발생시키는 방법으로서,
    (a) 제1 다수의 커패시터들을 충전시키는 단계;
    (b) 상기 제1 다수 내에서, 충전된 제1 커패시터의 정의 단자를 충전된 제2 커패시터의 부의 단자, 등에 결합시키도록 상기 제1 다수의 충전된 커패시터들을 직렬로 결합시키는 단계;
    (c) 상기 제1 다수의 직렬로 결합된 충전된 커패시터들에 의해 발생된 전압들로부터 제2 다수의 커패시터들을 충전시키는 단계;
    (d) 상기 제2 다수 내에서, 충전된 제1 커패시터의 정의 단자를 충전된 제2 커패시터의 부의 단자, 등에 결합시키도록 상기 제2 다수의 충전된 커패시터들을 직렬로 결합시키는 단계로서, 상기 제1 다수의 커패시터들의 충전은 상기 제2 다수의 직렬로 결합된 커패시터들에 의해 발생된 전압들을 사용하며, 단계(b) 동안, 1보다 큰 정수 k에 대해서, 상기 제1 다수 내의 k번째 커패시터 양단의 전압은 자신의 부의 단자에서의 전압 더하기 상기 제1 다수 내의 (k-1)번째 커패시터 양단의 전압과 동일하게 되는, 직렬 커플링 단계를 포함하는 전압들을 발생시키는 방법.
  16. 제15항에 있어서, 단계(d) 동안, 상기 정수 k에 대해서, 상기 제2 다수 내의 k번째 커패시터 양단의 전압은 자신의 부의 단자에서의 전압 더하기 상기 제2 다수 내의 (k-1)번째 커패시터 양단의 전압과 동일한 전압들을 발생시키는 방법.
  17. 제16항에 있어서, 단계들(b) 및 (c)는 클럭 신호의 제1 위상 동안 발생되고, 단계들(a) 및 (d)는 상기 클럭 신호의 제2 위상 동안 발생되는 전압들을 발생시키는 방법.
KR1020057005364A 2002-09-27 2003-09-19 피보나치 급수를 지닌 전하 펌프 KR101106483B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/260,115 2002-09-27
US10/260,115 US6861894B2 (en) 2002-09-27 2002-09-27 Charge pump with Fibonacci number multiplication
PCT/US2003/029503 WO2004030192A1 (en) 2002-09-27 2003-09-19 Charge pump with fibonacci series

Publications (2)

Publication Number Publication Date
KR20050084606A true KR20050084606A (ko) 2005-08-26
KR101106483B1 KR101106483B1 (ko) 2012-01-20

Family

ID=32029613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057005364A KR101106483B1 (ko) 2002-09-27 2003-09-19 피보나치 급수를 지닌 전하 펌프

Country Status (8)

Country Link
US (2) US6861894B2 (ko)
EP (1) EP1543605A1 (ko)
JP (1) JP4477500B2 (ko)
KR (1) KR101106483B1 (ko)
CN (1) CN1701495B (ko)
AU (1) AU2003272567A1 (ko)
TW (1) TWI320259B (ko)
WO (1) WO2004030192A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603120B1 (ko) * 2015-05-27 2016-03-14 (주)멜파스 전하 펌프

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734718B1 (en) * 2002-12-23 2004-05-11 Sandisk Corporation High voltage ripple reduction
US6922096B2 (en) * 2003-08-07 2005-07-26 Sandisk Corporation Area efficient charge pump
JP2005235315A (ja) * 2004-02-19 2005-09-02 Elpida Memory Inc 昇圧回路
JP2006158132A (ja) * 2004-11-30 2006-06-15 Renesas Technology Corp チャージポンプ方式電源回路
US7397299B2 (en) * 2004-12-28 2008-07-08 The Hong Kong University Of Science And Technology N-stage exponential charge pumps, charging stages therefor and methods of operation thereof
JP2008159736A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体装置及びその電源供給方法
US20090058507A1 (en) * 2007-08-28 2009-03-05 Prajit Nandi Bottom Plate Regulated Charge Pump
US8044705B2 (en) 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US7586363B2 (en) * 2007-12-12 2009-09-08 Sandisk Corporation Diode connected regulation of charge pumps
US7586362B2 (en) * 2007-12-12 2009-09-08 Sandisk Corporation Low voltage charge pump with regulation
US20090302930A1 (en) * 2008-06-09 2009-12-10 Feng Pan Charge Pump with Vt Cancellation Through Parallel Structure
US7969235B2 (en) 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7683700B2 (en) * 2008-06-25 2010-03-23 Sandisk Corporation Techniques of ripple reduction for charge pumps
US7795952B2 (en) * 2008-12-17 2010-09-14 Sandisk Corporation Regulation of recovery rates in charge pumps
US8154334B2 (en) * 2009-07-21 2012-04-10 Intersil America Inc. System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage
US7973592B2 (en) 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US20110148509A1 (en) 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
US8432732B2 (en) 2010-07-09 2013-04-30 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays
US8514630B2 (en) 2010-07-09 2013-08-20 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays: current based approach
US8305807B2 (en) 2010-07-09 2012-11-06 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8106701B1 (en) 2010-09-30 2012-01-31 Sandisk Technologies Inc. Level shifter with shoot-through current isolation
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8581658B2 (en) * 2011-04-08 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump
US8537593B2 (en) 2011-04-28 2013-09-17 Sandisk Technologies Inc. Variable resistance switch suitable for supplying high voltage to drive load
US8379454B2 (en) 2011-05-05 2013-02-19 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8775901B2 (en) 2011-07-28 2014-07-08 SanDisk Technologies, Inc. Data recovery for defective word lines during programming of non-volatile memory arrays
US8750042B2 (en) 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
US8726104B2 (en) 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8395434B1 (en) 2011-10-05 2013-03-12 Sandisk Technologies Inc. Level shifter with negative voltage capability
US8730722B2 (en) 2012-03-02 2014-05-20 Sandisk Technologies Inc. Saving of data in cases of word-line to word-line short in memory arrays
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US9164526B2 (en) 2012-09-27 2015-10-20 Sandisk Technologies Inc. Sigma delta over-sampling charge pump analog-to-digital converter
US9810723B2 (en) 2012-09-27 2017-11-07 Sandisk Technologies Llc Charge pump based over-sampling ADC for current detection
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9165683B2 (en) 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9460809B2 (en) 2014-07-10 2016-10-04 Sandisk Technologies Llc AC stress mode to screen out word line to word line shorts
US9514835B2 (en) 2014-07-10 2016-12-06 Sandisk Technologies Llc Determination of word line to word line shorts between adjacent blocks
US9484086B2 (en) 2014-07-10 2016-11-01 Sandisk Technologies Llc Determination of word line to local source line shorts
US9443612B2 (en) 2014-07-10 2016-09-13 Sandisk Technologies Llc Determination of bit line to low voltage signal shorts
US9330776B2 (en) 2014-08-14 2016-05-03 Sandisk Technologies Inc. High voltage step down regulator with breakdown protection
US9240249B1 (en) 2014-09-02 2016-01-19 Sandisk Technologies Inc. AC stress methods to screen out bit line defects
US9202593B1 (en) 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
US9449694B2 (en) 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9659666B2 (en) 2015-08-31 2017-05-23 Sandisk Technologies Llc Dynamic memory recovery at the sub-block level
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
US9698676B1 (en) 2016-03-11 2017-07-04 Sandisk Technologies Llc Charge pump based over-sampling with uniform step size for current detection
CN106374738B (zh) * 2016-10-11 2019-02-26 北京大学深圳研究生院 一种Fibonacci电荷泵
CN108448890B (zh) * 2018-04-12 2019-07-23 武汉新芯集成电路制造有限公司 电荷泵
CN109004824B (zh) * 2018-07-23 2020-02-14 中车青岛四方机车车辆股份有限公司 信号输出控制电路
KR102174233B1 (ko) 2018-12-27 2020-11-04 연세대학교 산학협력단 저전력 환경에서 동작하는 고효율 전하 펌프 회로
EP4262969A1 (en) * 2020-12-18 2023-10-25 Medtronic, Inc. Device with switched capacitor charge pump sensing circuitry

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1364618A (en) * 1971-12-03 1974-08-21 Seiko Instr & Electronics Voltage boosters
US5051881A (en) * 1990-07-05 1991-09-24 Motorola, Inc. Voltage multiplier
US5397931A (en) * 1993-03-31 1995-03-14 Texas Instruments Deutschland Gmbh Voltage multiplier
NL9300836A (nl) 1993-05-14 1994-12-01 Catena Microelect Bv Integreerbare spanningsvermenigvuldiger voor hoge vermenigvuldigingsfactoren.
US5436857A (en) * 1993-11-22 1995-07-25 Ncr Corporation Personal computer module system and method of using
US5436587A (en) 1993-11-24 1995-07-25 Sundisk Corporation Charge pump circuit with exponetral multiplication
US5491623A (en) * 1994-09-23 1996-02-13 Fluke Corporation Voltage multiplier using switched capacitance technique
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
US5493486A (en) * 1995-03-17 1996-02-20 Motorola, Inc. High efficiency compact low power voltage doubler circuit
US5606491A (en) * 1995-06-05 1997-02-25 Analog Devices, Inc. Multiplying and inverting charge pump
US5596532A (en) * 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range
US5856918A (en) * 1995-11-08 1999-01-05 Sony Corporation Internal power supply circuit
FR2742942B1 (fr) * 1995-12-26 1998-01-16 Sgs Thomson Microelectronics Generateur de creneaux de haute tension
JPH09312968A (ja) * 1996-05-22 1997-12-02 Nec Corp チャージポンプ回路
JP3385960B2 (ja) * 1998-03-16 2003-03-10 日本電気株式会社 負電圧チャージポンプ回路
JP3316468B2 (ja) * 1999-03-11 2002-08-19 セイコーエプソン株式会社 昇圧回路、昇圧方法および電子機器
DE19915644C2 (de) 1999-04-07 2001-05-17 Texas Instruments Deutschland Ladungspumpe
JP3480423B2 (ja) 2000-05-25 2003-12-22 松下電器産業株式会社 電源回路
US6466489B1 (en) * 2001-05-18 2002-10-15 International Business Machines Corporation Use of source/drain asymmetry MOSFET devices in dynamic and analog circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603120B1 (ko) * 2015-05-27 2016-03-14 (주)멜파스 전하 펌프

Also Published As

Publication number Publication date
US20040061548A1 (en) 2004-04-01
KR101106483B1 (ko) 2012-01-20
AU2003272567A1 (en) 2004-04-19
TW200409444A (en) 2004-06-01
US6861894B2 (en) 2005-03-01
EP1543605A1 (en) 2005-06-22
WO2004030192A1 (en) 2004-04-08
CN1701495A (zh) 2005-11-23
TWI320259B (en) 2010-02-01
US7135910B2 (en) 2006-11-14
JP4477500B2 (ja) 2010-06-09
JP2006500898A (ja) 2006-01-05
US20050168267A1 (en) 2005-08-04
CN1701495B (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
KR101106483B1 (ko) 피보나치 급수를 지닌 전하 펌프
US4807104A (en) Voltage multiplying and inverting charge pump
US5036229A (en) Low ripple bias voltage generator
US5623222A (en) Voltage converting circuit and multiphase clock generating circuit used for driving the same
KR100259784B1 (ko) 승압 회로
US6154088A (en) Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
US5606491A (en) Multiplying and inverting charge pump
US6249446B1 (en) Cascadable, high efficiency charge pump circuit and related methods
US10333397B2 (en) Multi-stage charge pump circuit operating to simultaneously generate both a positive voltage and a negative voltage
KR101048174B1 (ko) 차지 펌프 회로를 갖는 전자기기
US7176746B1 (en) Low power charge pump method and apparatus
US6184594B1 (en) Multi-stage charge pump having high-voltage pump control feedback and method of operating same
JPS63290159A (ja) 昇圧回路
KR0167692B1 (ko) 반도체 메모리장치의 차아지 펌프회로
US6605985B2 (en) High-efficiency power charge pump supplying high DC output currents
US6838928B2 (en) Boosting circuit configured with plurality of boosting circuit units in series
US6492861B2 (en) Electronic charge pump device
US20020153939A1 (en) Boosting circuit with high voltage generated at high speed
US5977816A (en) Positive charge pumping circuit
KR100466198B1 (ko) 승압회로
US5568079A (en) Step-up method and step-up circuit
JPS5990424A (ja) 容量負荷の駆動装置
CN113746327A (zh) 电荷泵电路、电荷泵***及集成电路芯片
KR19990021126A (ko) 저 전력 소모형 승압 회로
JPH08130868A (ja) 昇圧方法及び昇圧回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee