KR20050071601A - 차동 회로 및 이를 구비한 수신 장치 - Google Patents
차동 회로 및 이를 구비한 수신 장치 Download PDFInfo
- Publication number
- KR20050071601A KR20050071601A KR1020057006839A KR20057006839A KR20050071601A KR 20050071601 A KR20050071601 A KR 20050071601A KR 1020057006839 A KR1020057006839 A KR 1020057006839A KR 20057006839 A KR20057006839 A KR 20057006839A KR 20050071601 A KR20050071601 A KR 20050071601A
- Authority
- KR
- South Korea
- Prior art keywords
- differential
- circuit
- channel
- channel mos
- load
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3061—Bridge type, i.e. two complementary controlled SEPP output stages
- H03F3/3064—Bridge type, i.e. two complementary controlled SEPP output stages with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (10)
- 신호의 입력단에 설치된 차동 소자와 그 차동 소자에 접속된 정전류원과 상기 차동 소자에 접속된 부하를 가지고 구성된 차동 증폭 회로와, 상기 부하에서의 전압 강하에 의거하여 차동 전압을 출력하는 소스 팔로워 회로를 갖는 차동 회로에 있어서,상기 차동 소자가 비도통 상태에 있을 때, 상기 차동 소자에 직렬로 접속된 상기 부하에 소정의 전류를 공급하는 전류 공급 회로를 갖는 것을 특징으로 하는 차동 회로.
- 신호의 입력단에 설치된 제1 차동 소자와 그 제1 차동 소자에 접속된 제1 정전류원과, 제1 차동 소자에 접속된 제1 및 제2 부하를 가지고 구성된 제1 차동 증폭 회로와, 상기 신호의 입력단에 설치된 제2 차동 소자와 그 제2 차동 소자에 접속된 제2 정전류원과 상기 제2 차동 소자에 접속된 제3 및 제4 부하를 가지고 구성된 제2 차동 증폭 회로와, 상기 제1 또는 제3 부하에서의 전압 강하에 의거하여 제1 차동 전압을 출력하는 제1 소스 팔로워 회로와, 상기 제2 또는 제4 부하에서의 전압 강하에 의거하여 제2 차동 전압을 출력하는 제2 소스 팔로워 회로를 갖는 차동 회로에 있어서,상기 제1 차동 소자가 비도통 상태에 있을 때, 상기 제1 및 제2 부하에 소정의 전류를 공급하는 제1 전류 공급 회로와,상기 제2 차동 소자가 비도통 상태에 있을 때, 상기 제3 및 제4 부하에 소정의 전류를 공급하는 제2 전류 공급 회로를 갖는 것을 특징으로 하는 차동 회로.
- 제2항에 있어서,상기 제1 및 제2 소스 팔로워 회로는 2개의 MOS 트랜지스터를 가지고 구성된 상보형인 것을 특징으로 하는 차동 회로.
- 제5항 또는 제6항에 있어서,상기 제1 차동 소자는 2개의 N채널형 MOS 트랜지스터를 포함하고,상기 제1 전류 공급 회로는 2개의 N채널형 MOS 트랜지스터의 게이트 전극을 접속하여 구성되며,상기 제2 차동 소자는 2개의 P채널형 MOS 트랜지스터를 포함하고,상기 제2 전류 공급 회로는 2개의 P채널형 MOS 트랜지스터의 게이트를 접속하여 구성되어 있는 것을 특징으로 하는 차동 회로.
- 제4항에 있어서,상기 제1 전류 공급 회로에서의 2개의 N채널형 MOS 트랜지스터 및 상기 제2 전류 공급 회로에서의 2개의 P채널형 MOS 트랜지스터의 게이트 노드에는 같은 바이어스 전위가 인가되는 것을 특징으로 하는 차동 회로.
- 신호의 입력단에 설치된 차동 소자와 그 차동 소자에 접속된 정전류원과 상기 차동 소자에 접속된 부하를 가지고 구성된 차동 증폭 회로와, 상기 부하에서의 전압 강하에 의거하여 차동 전압을 출력하는 소스 팔로워 회로를 갖는 차동 회로를 구비한 수신 장치에 있어서,상기 차동 소자가 비도통 상태에 있을 때, 상기 차동 소자에 직렬로 접속된 상기 부하에 소정의 전류를 공급하는 전류 공급 회로를 갖는 것을 특징으로 하는 수신 장치.
- 신호의 입력단에 설치된 제1 차동 소자와 그 제1 차동 소자에 접속된 제1 정전류원과, 제1 차동 소자에 접속된 제1 및 제2 부하를 가지고 구성된 제1 차동 증폭 회로와, 상기 신호의 입력단에 설치된 제2 차동 소자와 그 제2 차동 소자에 접속된 제2 정전류원과 상기 제2 차동 소자에 접속된 제3 및 제4 부하를 가지고 구성된 제2 차동 증폭 회로와, 상기 제1 또는 제3 부하에서의 전압 강하에 의거하여 제1 차동 전압을 출력하는 제1 소스 팔로워 회로와, 상기 제2 또는 제4 부하에서의 전압 강하에 의거하여 제2 차동 전압을 출력하는 제2 소스 팔로워 회로를 갖는 차동 회로를 구비한 수신 장치에 있어서,상기 차동 회로가 상기 제1 차동 소자가 비도통 상태에 있을 때, 상기 제1 및 제2 부하에 소정의 전류를 공급하는 제1 전류 공급 회로와,상기 제2 차동 소자가 비도통 상태에 있을 때, 상기 제3 및 제4 부하에 소정의 전류를 공급하는 제2 전류 공급 회로를 갖는 것을 특징으로 하는 수신 장치.
- 제7항에 있어서,상기 제1 및 제2 소스 팔로워 회로는 2개의 MOS 트랜지스터를 가지고 구성된 상보형인 것을 특징으로 하는 수신 장치.
- 제7항 또는 제8항에 있어서,상기 제1 차동 소자는 2개의 N채널형 MOS 트랜지스터를 포함하고,상기 제1 전류 공급 회로는 2개의 N채널형 MOS 트랜지스터의 게이트 전극을 접속하여 구성되며,상기 제2 차동 소자는 2개의 P채널형 MOS 트랜지스터를 포함하고,상기 제2 전류 공급 회로는 2개의 P채널형 MOS 트랜지스터의 게이트를 접속하여 구성되어 있는 것을 특징으로 하는 수신 장치.
- 제9항에 있어서,상기 제1 전류 공급 회로에서의 상기 2개의 N채널형 MOS 트랜지스터 및 상기 제2 전류 공급 회로에서의 상기 2개의 P채널형 MOS 트랜지스터의 게이트 노드에는 같은 바이어스 전위가 인가되는 것을 특징으로 하는 수신 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002318807A JP4235433B2 (ja) | 2002-10-31 | 2002-10-31 | 受信回路及びそれを備えた差動回路 |
JPJP-P-2002-00318807 | 2002-10-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050071601A true KR20050071601A (ko) | 2005-07-07 |
KR100669106B1 KR100669106B1 (ko) | 2007-01-16 |
Family
ID=32211787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057006839A KR100669106B1 (ko) | 2002-10-31 | 2003-10-30 | 차동 회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7339421B2 (ko) |
EP (1) | EP1564884A4 (ko) |
JP (1) | JP4235433B2 (ko) |
KR (1) | KR100669106B1 (ko) |
CN (1) | CN100471053C (ko) |
WO (1) | WO2004040754A1 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101185239B (zh) * | 2005-05-26 | 2011-03-30 | 哉英电子股份有限公司 | 信号转换电路 |
KR100699585B1 (ko) | 2005-06-07 | 2007-03-23 | 삼성전기주식회사 | 출력 버퍼회로 |
WO2007077501A1 (en) | 2006-01-03 | 2007-07-12 | Nxp B.V. | Serial data communication system and method |
JP4811192B2 (ja) * | 2006-08-24 | 2011-11-09 | ソニー株式会社 | 駆動回路 |
JP2008092106A (ja) * | 2006-09-29 | 2008-04-17 | Nec Electronics Corp | 差動増幅回路 |
JP4775308B2 (ja) * | 2007-04-25 | 2011-09-21 | 株式会社日立製作所 | 回路ブロック間送受信回路を持つ半導体装置 |
JP5022789B2 (ja) * | 2007-06-27 | 2012-09-12 | ザインエレクトロニクス株式会社 | 信号変換回路及びレール・ツー・レール回路 |
US7576609B1 (en) * | 2008-02-21 | 2009-08-18 | Himax Technologies Limited | Preamplifier for receiver and method thereof |
JP5293320B2 (ja) * | 2009-03-23 | 2013-09-18 | 富士通セミコンダクター株式会社 | 受信回路 |
EP2278714B1 (en) * | 2009-07-02 | 2015-09-16 | Nxp B.V. | Power stage |
CN103296984A (zh) * | 2012-02-28 | 2013-09-11 | 国际商业机器公司 | 低压差分信号接收器 |
US8867592B2 (en) | 2012-05-09 | 2014-10-21 | Nxp B.V. | Capacitive isolated voltage domains |
US9007141B2 (en) | 2012-05-23 | 2015-04-14 | Nxp B.V. | Interface for communication between voltage domains |
US8680690B1 (en) | 2012-12-07 | 2014-03-25 | Nxp B.V. | Bond wire arrangement for efficient signal transmission |
US9467060B2 (en) | 2013-04-03 | 2016-10-11 | Nxp B.V. | Capacitive level shifter devices, methods and systems |
CN103166626A (zh) * | 2013-04-03 | 2013-06-19 | 中国科学院微电子研究所 | 一种带有电流自动控制的低压差分信号接收电路 |
US8896377B1 (en) | 2013-05-29 | 2014-11-25 | Nxp B.V. | Apparatus for common mode suppression |
JP6197685B2 (ja) | 2014-02-19 | 2017-09-20 | 株式会社デンソー | ゲート駆動回路 |
JP6788401B2 (ja) * | 2016-07-11 | 2020-11-25 | 新日本無線株式会社 | コンパレータ |
US10128824B2 (en) * | 2016-11-04 | 2018-11-13 | Realtek Semiconductor Corp. | Common-mode clamping circuit and method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758872B2 (ja) * | 1986-03-31 | 1995-06-21 | 株式会社東芝 | 電力増幅回路 |
US5045806A (en) * | 1988-04-17 | 1991-09-03 | Teledyne Industries | Offset compensated amplifier |
JP3052712B2 (ja) * | 1993-12-27 | 2000-06-19 | 富士通株式会社 | 増幅部 |
US5999028A (en) * | 1997-12-22 | 1999-12-07 | Hewlett-Packard Company | Differential circuits with adjustable propagation timing |
JPH11231954A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
US6320422B1 (en) * | 1999-11-23 | 2001-11-20 | National Semiconductor Corporation | Complementary source coupled logic |
US6297685B1 (en) * | 2000-06-14 | 2001-10-02 | International Business Machines Corporation | High-speed fully-compensated low-voltage differential driver/translator circuit arrangement |
JP7058872B2 (ja) * | 2018-06-05 | 2022-04-25 | 多摩川精機株式会社 | 回転角検出機能を備える磁歪式トルクセンサ |
-
2002
- 2002-10-31 JP JP2002318807A patent/JP4235433B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-30 CN CNB2003801026278A patent/CN100471053C/zh not_active Expired - Fee Related
- 2003-10-30 KR KR1020057006839A patent/KR100669106B1/ko active IP Right Grant
- 2003-10-30 WO PCT/JP2003/013942 patent/WO2004040754A1/ja active Application Filing
- 2003-10-30 US US10/533,141 patent/US7339421B2/en not_active Expired - Lifetime
- 2003-10-30 EP EP03770036A patent/EP1564884A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20060139085A1 (en) | 2006-06-29 |
CN100471053C (zh) | 2009-03-18 |
EP1564884A1 (en) | 2005-08-17 |
EP1564884A4 (en) | 2006-01-18 |
WO2004040754A1 (ja) | 2004-05-13 |
JP4235433B2 (ja) | 2009-03-11 |
CN1708897A (zh) | 2005-12-14 |
US7339421B2 (en) | 2008-03-04 |
JP2004153713A (ja) | 2004-05-27 |
KR100669106B1 (ko) | 2007-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100669106B1 (ko) | 차동 회로 | |
US7646220B2 (en) | Reduced voltage subLVDS receiver | |
US9325305B1 (en) | Active biasing in metal oxide semiconductor (MOS) differential pairs | |
US7375585B2 (en) | Circuit and method for switching active loads of operational amplifier input stage | |
US7129756B2 (en) | Semiconductor integrated circuit | |
US7109759B2 (en) | Voltage mode current-assisted pre-emphasis driver | |
US7358780B2 (en) | Low voltage differential signal driver with high power supply rejection ration | |
US8487700B2 (en) | Pre-driver and digital transmitter using the same | |
US20110163791A1 (en) | Output circuit and semiconductor device including pre-emphasis function | |
US6611157B2 (en) | Differential signal output circuit | |
US7342418B2 (en) | Low voltage differential signal receiver | |
US7609097B2 (en) | Driver circuit and a method for matching the output impedance of a driver circuit with a load impedance | |
JP4237402B2 (ja) | 対称送信ライン駆動用出力バッファ | |
US20080169847A1 (en) | Driver and driver/receiver system | |
US6452422B1 (en) | Interface circuit and operating method thereof | |
US7501873B2 (en) | Digitally controlled threshold adjustment circuit | |
US6771131B2 (en) | CMOS Amplifier for optoelectronic receivers | |
US6529036B1 (en) | Low noise, reduced swing differential output buffer design | |
US6348817B2 (en) | Complementary current mode driver for high speed data communications | |
US10122335B2 (en) | Low voltage high speed CMOS line driver without tail current source | |
JP2008147940A (ja) | 半導体集積回路 | |
US6593769B1 (en) | Differential, reduced swing buffer design | |
US9998120B1 (en) | Circuit for and method of shifting a high range input common mode voltage | |
JP2011097270A (ja) | ドライバ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121231 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131230 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150105 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161230 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 13 |