KR20050063054A - Method for forming storage node of semiconductor device - Google Patents

Method for forming storage node of semiconductor device Download PDF

Info

Publication number
KR20050063054A
KR20050063054A KR1020030094107A KR20030094107A KR20050063054A KR 20050063054 A KR20050063054 A KR 20050063054A KR 1020030094107 A KR1020030094107 A KR 1020030094107A KR 20030094107 A KR20030094107 A KR 20030094107A KR 20050063054 A KR20050063054 A KR 20050063054A
Authority
KR
South Korea
Prior art keywords
cap oxide
storage node
film
oxide film
forming
Prior art date
Application number
KR1020030094107A
Other languages
Korean (ko)
Inventor
김승범
조성윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030094107A priority Critical patent/KR20050063054A/en
Publication of KR20050063054A publication Critical patent/KR20050063054A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 스토리지 노드 형성방법을 개시한다. 개시된 본 발명은 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계; 상기 기판 상에 식각정지용 질화막과 TEOS로 이루어진 캡 산화막을 차례로 형성하는 단계; 상기 캡 산화막 표면에 발생된 돌출부가 제가되도록 상기 캡 산화막의 표면을 N2O 플라즈마 처리하는 단계; 상기 N2O 플라즈마 처리된 캡 산화막 상에 하드마스크용 폴리실리콘막을 형성하는 단계; 상기 하드마스크용 폴리실리콘막과 캡 산화막 및 식각정지용 질화막을 차례로 식각하여 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계; 및 상기 트렌치 표면에 도전막을 형성하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 캡 산화막의 표면을 N2O 플라즈마 처리를 진행함으로써 캡 산화막의 막 특성을 증가시키고, 이로 인해 스토리지 노드 형성시 이웃하는 레이어들 간의 브릿지 발생을 효과적으로 방지할 수 있으며, 이에 따라, 소자의 신뢰성 및 제조수율을 확보할 수 있다. The present invention discloses a method for forming a storage node of a semiconductor device. Disclosed is a semiconductor device comprising: providing a semiconductor substrate on which storage node contacts are formed; Sequentially forming a cap oxide film formed of an etch stop nitride film and TEOS on the substrate; N 2 O plasma treatment of the surface of the cap oxide film so that protrusions generated on the surface of the cap oxide film are removed; Forming a polymask film for a hard mask on the N2O plasma treated cap oxide film; Etching the hardmask polysilicon layer, the cap oxide layer, and the etch stop nitride layer in order to form a trench for exposing a storage node contact; And forming a conductive film on the surface of the trench. According to the present invention, by performing an N 2 O plasma treatment on the surface of the cap oxide film to increase the film characteristics of the cap oxide film, it is possible to effectively prevent the occurrence of bridges between neighboring layers when forming a storage node, thereby, Reliability and manufacturing yield can be secured.

Description

반도체 소자의 스토리지 노드 형성방법{Method for forming storage node of semiconductor device}Method for forming storage node of semiconductor device

본 발명은 반도체 소자의 스토리지 노드 형성방법에 관한 것으로, 특히, 스토리지 노드 형성시 이웃하는 레이어들(Layers) 간의 브릿지(bridge) 발생을 방지할 수 있는 반도체 소자의 스토리지 노드 형성방법에 관한 것이다. The present invention relates to a method of forming a storage node of a semiconductor device, and more particularly, to a method of forming a storage node of a semiconductor device capable of preventing the occurrence of bridges between neighboring layers when forming a storage node.

반도체 소자의 고집적화에 따라 기판 접합 영역과 캐패시터의 스토리지 노드간의 안정적인 전기적 연결을 위해 스토리지 노드 콘택(Storage Node Contact)의 형성이 일반화되어 있다.Background Art With the high integration of semiconductor devices, the formation of storage node contacts has become common for stable electrical connection between substrate junction regions and storage nodes of capacitors.

상기 스토리지 노드 콘택은 기판 접합 영역 또는 상기 기판 접합 영역과 콘택된 LPP(Landing Plug Poly)와 캐패시터의 스토리지 노드간을 연결시키는 도전체를 말하는 것으로, 통상은 층간절연막의 식각을 통해 기판 접합 영역 또는 LPP를 노출시키는 콘택홀을 형성한 후에 상기 콘택홀을 매립하도록 폴리실리콘막을 증착하고, 그런다음, 상기 폴리실리콘막을 건식 에치백(Dry Etch Back)하는 것에 의해 형성된다.The storage node contact refers to a substrate bonding region or a conductor that connects a Landing Plug Poly (LPP) contacted with the substrate bonding region and a storage node of a capacitor, and is typically a substrate bonding region or an LPP through etching of an interlayer insulating layer. After forming the contact hole to expose the polysilicon film is deposited to fill the contact hole, and then, the polysilicon film is formed by dry etch back (Dry Etch Back).

여기서, 상기 폴리실리콘막의 건식 에치백은 그 자체로 스토리지 노드 콘택의 형성이 이루어지도록 함은 물론 이웃하는 스토리지 노드 콘택들간의 전기적 분리를 위해 수행하는 것이다.Here, the dry etch back of the polysilicon layer is performed to form a storage node contact by itself and to perform electrical separation between neighboring storage node contacts.

그러나, 종래의 스토리지 노드 형성방법에 따르면, 반도체 기판 상에 공지의 공정에 따라 제1층간절연막 및 스토리지 노드 콘택을 형성한 상태에서, 기판 결과물 상에 식각정지용 질화막, 캡 산화막, 하드마스크용 폴리실리콘막 및 스토리지 노드 형성 영역을 한정하는 감광막 패턴을 차례로 형성한다. 여기에서, 캡 산화막은 TEOS 물질로 형성된다. 상기 TEOS 물질은 수분 흡수도(Moisuture Absorptivity)가 높고, 질화막에 대한 표면 민감도(Surface Sensitivity)가 높기 때문에 도 1에 도시된 바와 같이, 질화막으로 의해 캡 산화막의 표면에 돌출부(Hilly Spot : A)이 발생하게 된다. 이로 인해, 산화막 상에 하드마스크용 폴리실리콘막을 형성하는 경우 브릿지(bridge)가 발생하게 된다.However, according to the conventional method of forming a storage node, an etch stop nitride film, a cap oxide film, and a hard mask polysilicon are formed on a substrate resultant in a state where a first interlayer insulating film and a storage node contact are formed on a semiconductor substrate by a known process. A photoresist pattern defining a film and a storage node formation region is formed in turn. Here, the cap oxide film is formed of TEOS material. Since the TEOS material has high moisture absorptivity and high surface sensitivity to the nitride film, as shown in FIG. Will occur. For this reason, when a polysilicon film for hard mask is formed on the oxide film, a bridge is generated.

도면부호 1은 실리콘 기판, 2는 제1층간절연막, 3은 스토리지 노드 콘택, 4는 식각정지용 질화막, 5는 캡 산화막을 나타낸다.Reference numeral 1 denotes a silicon substrate, 2 a first interlayer insulating film, 3 a storage node contact, 4 an etch stop nitride film, and 5 a cap oxide film.

또한, 스토리지 노드 형성시 콘택홀이 제대로 형성되지 않는 낫 오픈(Not Open) 현상이 발생하게 되어 소자 신뢰성은 물론 제조수율이 확보되지 못하는 문제점을 가지고 있다.In addition, when the storage node is formed, a not-open phenomenon occurs in which contact holes are not properly formed, and thus, device reliability and manufacturing yield are not secured.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 스토리지 노드 형성시 이웃하는 레이어들 간의 브릿지 발생을 방지할 수 있는 반도체 소자의 스토리지 노드 형성방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for forming a storage node of a semiconductor device capable of preventing the occurrence of bridges between neighboring layers when forming a storage node.

또한, 본 발명은 이웃하는 레이어들 간의 브릿지를 방지함으로써 소자 신뢰성 및 제조수율을 확보할 수 있는 반도체 소자의 스토리지 노드 형성방법을 제공함에 그 다른 목적이 있다. Another object of the present invention is to provide a method of forming a storage node of a semiconductor device capable of securing device reliability and manufacturing yield by preventing bridges between neighboring layers.

상기와 같은 목적을 달성하기 위해, 본 발명은 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계; 상기 기판 상에 식각정지용 질화막과 TEOS로 이루어진 캡 산화막을 차례로 형성하는 단계; 상기 캡 산화막 표면에 발생된 돌출부가 제가되도록 상기 캡 산화막의 표면을 N2O 플라즈마 처리하는 단계; 상기 N2O 플라즈마 처리된 캡 산화막 상에 하드마스크용 폴리실리콘막을 형성하는 단계; 상기 하드마스크용 폴리실리콘막과 캡 산화막 및 식각정지용 질화막을 차례로 식각하여 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계; 및 상기 트렌치 표면에 도전막을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a semiconductor substrate with a storage node contact formed; Sequentially forming a cap oxide film formed of an etch stop nitride film and TEOS on the substrate; N 2 O plasma treatment of the surface of the cap oxide film so that protrusions generated on the surface of the cap oxide film are removed; Forming a polymask film for a hard mask on the N2O plasma treated cap oxide film; Etching the hardmask polysilicon layer, the cap oxide layer, and the etch stop nitride layer in order to form a trench for exposing a storage node contact; And forming a conductive film on the surface of the trench.

(실시예)(Example)

이하, 첨부된 도면에 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도이다. 2A through 2D are cross-sectional views illustrating processes for forming a storage node according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 소정의 하지층(도시안됨)이 형성되고, 상기 하지층을 덮도록 층간절연막(22)이 형성된 반도체 기판(21)을 제공한다. 그 다음, 상기 층간절연막(22)의 소정 부분을 선택적으로 식각하여 기판 접합 영역 또는 LPP를 노출시키는 콘택홀(23)을 형성한다. As shown in FIG. 2A, a semiconductor substrate 21 is provided in which a predetermined underlayer (not shown) is formed and an interlayer insulating film 22 is formed to cover the underlayer. Next, a predetermined portion of the interlayer insulating layer 22 is selectively etched to form a contact hole 23 exposing the substrate bonding region or the LPP.

이어서, 상기 콘택홀(23)을 완전 매립시키도록 층간절연막(22) 상에 도전막, 바람직하게, 도핑된 폴리실리콘막(24)을 증착한다. 그 다음, 상기 층간절연막(22)이 노출되도록 상기 폴리실리콘막(24)을 건식 에치백하고, 이를 통해 폴리실리콘으로 이루어진 스토리지 노드 콘택(25)을 형성한다. Subsequently, a conductive film, preferably a doped polysilicon film 24, is deposited on the interlayer insulating film 22 so as to completely fill the contact hole 23. Next, the polysilicon layer 24 is dry etched back to expose the interlayer dielectric layer 22, thereby forming a storage node contact 25 made of polysilicon.

도 2b에 도시된 바와 같이, 상기 기판 결과물 상에 식각정지용 질화막(26)을 형성한 후에 TEOS으로 이루어지는 캡 산화막(27)을 형성한다. 이때, TEOS 물질의 특성상 캡 산화막(27) 상부에 돌출부(Hilly Spot)가 형성된다. 따라서, 본 발명에서는 캡 산화막 상에 발생하는 돌출부를 제거하기 위해 캡 산화막(27)의 표면에 N2O 플라즈마 처리(Treatment)한다. 이로 인해, 캡 산화막(27)의 막 특성을 증가시키고, 돌출부를 제거함으로써 소자의 특성을 향상시킬 수 있다.As shown in FIG. 2B, after forming the etch stop nitride film 26 on the substrate resultant, a cap oxide film 27 made of TEOS is formed. In this case, a protrusion (Hilly Spot) is formed on the cap oxide layer 27 due to the nature of the TEOS material. Therefore, in the present invention, N 2 O plasma treatment is performed on the surface of the cap oxide film 27 to remove the protrusions generated on the cap oxide film. For this reason, the film | membrane characteristic of the cap oxide film 27 can be increased and a characteristic of an element can be improved by removing a protrusion part.

도 2c에 도시된 바와 같이, 상기 N20 플라즈마 처리된 캡 산화막(27) 상에 하드마스크용 폴리실리콘막(28)을 형성한다. 이어서, 상기 폴리실리콘막(28) 상에 스토리지 노드 형성 영역을 한정하는 감광막 패턴(29)을 형성한다.As shown in FIG. 2C, the polysilicon layer 28 for hard mask is formed on the N20 plasma-treated cap oxide layer 27. Subsequently, a photoresist pattern 29 defining a storage node formation region is formed on the polysilicon layer 28.

도 2d를 참조하면, 상기 감광막 패턴(29)을 식각 장벽으로 이용해서 하드마스크용 폴리실리콘막(28)과 캡 산화막(27) 및 식각정지용 질화막(26)을 차례로 식각하여 스토리지 노드 콘택을 노출시키는 트렌치(30)를 형성한다. 그 다음, 상기 트렌치(30) 표면에 도전막(미도시)을 형성한다.Referring to FIG. 2D, using the photoresist pattern 29 as an etch barrier, the hard mask polysilicon layer 28, the cap oxide layer 27, and the etch stop nitride layer 26 are sequentially etched to expose the storage node contact. The trench 30 is formed. Next, a conductive film (not shown) is formed on the surface of the trench 30.

이후, 도시하지 않았지만, 공지의 후속 공정을 진행하여 스토리지 노드를 형성한다. Subsequently, although not shown, the storage node may be formed by performing subsequent known processes.

상기와 같이, 본 발명은 스토리지 노드 콘택 형성시 TEOS로 이루어지는 캡 산화막의 특성으로 인해 캡 산화막 상에 돌출부가 발생하게 되는 종래 공정과 달리, TEOS로 이루어지는 캡 산화막을 형성한 후에 캡 산화막의 표면을 N2O 플라즈마 처리를 진행함으로써 캡 산화막 상에 존재하는 돌출부를 제거할 수 있다.As described above, the present invention is different from the conventional process in which protrusions are generated on the cap oxide film due to the characteristics of the cap oxide film made of TEOS when forming the storage node contact, and after forming the cap oxide film made of TEOS, N2O By carrying out the plasma treatment, the protrusions present on the cap oxide film can be removed.

또한, 본 발명은 캡 산화막의 표면을 N2O 플라즈마 처리를 진행함으로써 캡 산화막의 막 특성을 증가시키고, 이로 인해 스토리지 노드 형성시 이웃하는 레이어들 간의 브릿지 발생을 방지할 수 있다.In addition, the present invention increases the film characteristics of the cap oxide film by performing N 2 O plasma treatment on the surface of the cap oxide film, thereby preventing generation of bridges between neighboring layers when forming the storage node.

이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.In the above, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and a person of ordinary skill in the art may make many modifications and variations without departing from the spirit of the present invention. I will understand.

이상에서와 같이, 본 발명은 캡 산화막의 표면을 N2O 플라즈마 처리를 진행함으로써 캡 산화막의 막 특성을 증가시키고, 이로 인해 스토리지 노드 형성시 이웃하는 레이어들 간의 브릿지 발생을 효과적으로 방지할 수 있으며, 이에 따라, 소자의 신뢰성 및 제조수율을 확보할 수 있다. As described above, the present invention increases the film characteristics of the cap oxide film by performing N 2 O plasma treatment on the surface of the cap oxide film, thereby effectively preventing the occurrence of bridges between neighboring layers when forming the storage node. The reliability and manufacturing yield of the device can be secured.

도 1은 종래 스토리지 노드 형성방법에서의 문제점을 설명하기 위한 도면.1 is a view for explaining a problem in the conventional method for forming a storage node.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도.2A through 2D are cross-sectional views illustrating processes for forming a storage node according to an exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21 : 반도체 기판 22 : 층간절연막21 semiconductor substrate 22 interlayer insulating film

23 : 콘택홀 24 : 폴리실리콘막23 contact hole 24 polysilicon film

25 : 스토리지 노드 콘택 26 : 질화막25: storage node contact 26: nitride film

27 : 캡 산화막 28 : 하드마스크용 폴리실리콘막27 cap oxide film 28 polysilicon film for hard mask

29 : 감광막 패턴 30 : 트렌치29 photosensitive film pattern 30 trench

Claims (1)

스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate on which storage node contacts are formed; 상기 기판 상에 식각정지용 질화막과 TEOS로 이루어진 캡 산화막을 차례로 형성하는 단계;Sequentially forming a cap oxide film formed of an etch stop nitride film and TEOS on the substrate; 상기 캡 산화막 표면에 발생된 돌출부가 제가되도록 상기 캡 산화막의 표면을 N2O 플라즈마 처리하는 단계;N 2 O plasma treatment of the surface of the cap oxide film so that protrusions generated on the surface of the cap oxide film are removed; 상기 N2O 플라즈마 처리된 캡 산화막 상에 하드마스크용 폴리실리콘막을 형성하는 단계;Forming a polymask film for a hard mask on the N2O plasma treated cap oxide film; 상기 하드마스크용 폴리실리콘막과 캡 산화막 및 식각정지용 질화막을 차례로 식각하여 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계; 및Etching the hardmask polysilicon layer, the cap oxide layer, and the etch stop nitride layer in order to form a trench for exposing a storage node contact; And 상기 트렌치 표면에 도전막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.And forming a conductive film on the trench surface.
KR1020030094107A 2003-12-19 2003-12-19 Method for forming storage node of semiconductor device KR20050063054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030094107A KR20050063054A (en) 2003-12-19 2003-12-19 Method for forming storage node of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094107A KR20050063054A (en) 2003-12-19 2003-12-19 Method for forming storage node of semiconductor device

Publications (1)

Publication Number Publication Date
KR20050063054A true KR20050063054A (en) 2005-06-28

Family

ID=37254941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094107A KR20050063054A (en) 2003-12-19 2003-12-19 Method for forming storage node of semiconductor device

Country Status (1)

Country Link
KR (1) KR20050063054A (en)

Similar Documents

Publication Publication Date Title
KR100668843B1 (en) Method for forming storage node contact of semiconductor device
KR20050063054A (en) Method for forming storage node of semiconductor device
KR100289661B1 (en) Manufacturing method of semiconductor device
KR100208450B1 (en) Method for forming metal wiring in semiconductor device
KR100333726B1 (en) Method of fabricating semiconductor device
KR100436063B1 (en) Method of forming contact hole of semiconductor device using spacer made of undoped polysilicon layer
KR100591170B1 (en) Method for fabricating semiconductor device having ONO structure and high voltage device
KR100223894B1 (en) The capacitor manufacturing method of semiconductor memory device
KR100745057B1 (en) Method for fabricating of semiconductor device
KR100218735B1 (en) Forming method for contact hole of semiconductor device
KR100399963B1 (en) Method for forming storage node electrode semiconductor device
KR100361515B1 (en) Method of fabricating a contact in a semiconductor device
KR100223286B1 (en) Method for manufacturing charge storage node of capacitor
KR100612554B1 (en) Capacitor of semiconductor device and method for fabricating the same
KR100223766B1 (en) Method for forming a contact of semiconductor device
KR100738577B1 (en) Method of contact in semiconductor device
KR100359165B1 (en) Method for forming capacitor of semiconductor device
KR100568789B1 (en) Method for fabricating semiconductor device
KR100386625B1 (en) method for manufacturing of semiconductor device
KR100313537B1 (en) Capacitor forming method
KR20080062011A (en) Method of manufacturing semiconductor device
KR100881738B1 (en) Method for fabrication of semiconductor device
KR100219055B1 (en) Forming method for contact hole of semiconductor device
KR20060000964A (en) Method for fabricating semiconductor device
KR20040057644A (en) Method for forming storage node contact of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid