KR20050061706A - 유기전계발광소자 및 그 제조방법 - Google Patents

유기전계발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20050061706A
KR20050061706A KR1020030093015A KR20030093015A KR20050061706A KR 20050061706 A KR20050061706 A KR 20050061706A KR 1020030093015 A KR1020030093015 A KR 1020030093015A KR 20030093015 A KR20030093015 A KR 20030093015A KR 20050061706 A KR20050061706 A KR 20050061706A
Authority
KR
South Korea
Prior art keywords
electrode
gate
source
drain
line
Prior art date
Application number
KR1020030093015A
Other languages
English (en)
Other versions
KR100592386B1 (ko
Inventor
이경묵
안태준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030093015A priority Critical patent/KR100592386B1/ko
Publication of KR20050061706A publication Critical patent/KR20050061706A/ko
Application granted granted Critical
Publication of KR100592386B1 publication Critical patent/KR100592386B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 구조 및 제조공정을 단순화 할 수 있는 유기전계발광소자 및 그 제조방법에 관한 것이다.
본 발명의 유기전계발광소자는 기판 상에 서로 교차되게 형성되어 각각의 화소영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인의 교차영역에 위치함과 아울러 상기 게이트 라인과 접속된 게이트 전극, 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되게 형성된 액티브층, 층간절연막을 사이에 두고 상기 게이트 전극과 절연되게 형성된 소스/드레인 전극을 포함하는 스위칭 소자 및 구동 소자와; 상기 데이터 라인과 소정간격을 두고 나란함과 동시에 상기 구동소자의 소스전극과 접속됨과 아울러 상기 데이터 라인과 동일물질로 형성된 파워라인과; 상기 구동소자의 드레인 전극과 접속되도록 상기 화소영역의 층간절연막 상에 형성된 투명전극과; 상기 투명전극을 노출시키며 상기 소스/드레인 전극을 덮도록 형성됨과 아울러 상기 각각의 화소영역을 구분하는 격벽을 구비하는 것을 특징으로 한다.

Description

유기전계발광소자 및 그 제조방법{The organic electro-luminescence device and method for fabricating thereof}
본 발명은 유기전계발광소자에 관한 것으로 특히, 구조 및 제조공정을 단순화 할 수 있는 유기전계 발광소자와 그 제조방법에 관한 것이다.
최근들어, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 함), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 PDP"라 함) 및 일렉트로 루미네센스(Electro-luminescence:이하 "EL "이라 함)소자 등이 있다. 이와 같은 평판표시장치의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발히 진행되고 있다.
이들 중 PDP는 구조와 제조공정이 단순하기 때문에 경박 단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. 이에 비하여, 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 적용된 액티브 매트릭스 LCD는 반도체공정을 이용하기 때문에 대화면화에 어렵고 백라이트 유닛으로 인하여 소비전력이 큰 단점이 있고, 편광필터, 프리즘시트, 확산판 등의 광학소자들에 의해 광손실이 많고 시야각이 좁은 특성이 있다.
이에 비하여, EL소자는 발광층의 재료에 따라 무기EL소자와 유기EL소자로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 무기EL소자는 유기EL소자에 비하여 전력소모가 크고 고휘도를 얻을 수 없으며 R, G, B의 다양한 색을 발광시킬 수 없다. 반면에, 유기EL소자는 수십 볼트의 낮은 직류 전압에서 구동됨과 아울러, 빠른 응답속도를 가지고, 고휘도를 얻을 수 있으며 R, G, B의 다양한 색을 발광시킬 수 있어 차세대 평판 디스플레이소자에 적합하다.
이러한 유기EL소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.
수동 매트릭스형 유기EL소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.
반면 능동 매트릭스형 유기EL소자는 높은 발광효율과 고 화질을 제공할 수 있는 장점이 있고, 이러한, 능동 매트릭스형 유기EL소자는 발광된 빛의 진행방향에 따라 상부 발광방식과 하부 발광방식으로 나뉜다.
도 1은 종래의 하부 발광방식 유기EL소자의 구성을 개략적으로 나타내는 도면이다.
도 1에 도시된 유기EL소자는 투명한 기판(12)의 상부에 박막트랜지스터(T) 어레이부(14)와, 상기 박막트랜지스터(T) 어레이부(14)의 상부에 제 1 전극(16)과 유기 발광층(18)과 제 2 전극(20)이 구성된다.
이때, 유기 발광층(18)은 적(R),녹(G),청(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 각 화소(P)마다 적, 녹, 청색을 발광하는 별도의 유기물질이 패터닝됨으로 형성된다.
이러한, 유기EL소자는 도 2에 도시된 바와 같이 제1 전극(16)과 제2 전극(20) 사이에 전압이 인가되면, 제2 전극(20)으로부터 발생된 전자는 전자 주입층(18a) 및 전자 수송층(18b)을 통해 발광층(18c) 쪽으로 이동된다, 또한, 제1 전극(16)으로 부터 발생된 정공은 정공 주입층(18d) 및 정공 수송층(18d)을 통해 발광층(18c) 쪽으로 이동한다. 이에 따라, 발광층(18c)에서는 전자 수송층(18b)과 정공 수송층(18d)으로부터 공급되어진 전자와 정공이 충돌하여 재결합함으로써 빛이 발생하게 되고, 이 빛은 제1 전극(16)을 통해 외부로 방출되어 화상이 표시되게 된다.
이러한 유기EL소자에는 수분 및 산소에 쉽게 열화되는 특성을 가지고 있다. 이러한 문제를 해결하기 위하여 봉지(Encapsulation) 공정이 실시됨으로써 유기EL어레이(10)가 형성된 기판(12)과 패키징 판(28)이 실런트(26)를 통해 합착된다.
패키징 판(20)은 EL소자의 발광시 발생하는 열을 방출함과 아울러 외력이나 대기중의 산소 및 수분으로부터 유기EL어레이(10)를 보호하게 된다.
게터(getter)(22)는 패키징 판(28)의 일부가 식각된 후 식각된 부분에 채워지고 반투막(25)에 의해 고정된다.
도 3은 도 1에 도시된 유기전계발광소자의 박막트랜지스터(T) 어레이부(14)를 나타내는 도면이고, 도 4는 도 3에 도시된 박막트랜지스터 어레이부의 선Ⅰ1-Ⅰ1 '(스위칭 박막트랜지스터), Ⅰ2-Ⅰ2 '(구동 박막트랜지스터 및 스토리지 캐패시터), Ⅰ3-Ⅰ3'(게이트 패드부), Ⅰ4-Ⅰ4'(파워 패드부), Ⅰ5 -Ⅰ5'(데이터 패드부) 절취하여 나타내는 단면도이다.
도 3 및 도 4에 도시된 능동 매트릭스형 유기전계 발광소자의 박막트랜지스터(T) 어레이부(14)는 기판(12)에 정의된 화소(P)마다 게이트 라인(32)과 데이터 라인(34)의 교차 영역에 위치하여 전류원 엘리먼트(current source element)인 구동 박막 트랜지스터(TD) 및 어드레싱 엘리먼트(addressing element)인 스위칭 박막 트랜지스터(TS), 구동 박막 트랜지스터(TD), 구동 박막 트랜지스터(TD)와 접속되는 제1 전극(16), 데이터 라인(34)과 평행하게 이격된 파워라인(36), 파워라인(36)이 포함되는 스토리지 캐패시터(storage capacitor : CST)와, 게이트 라인(32)과 접속된 게이트 패드부(84), 파워라인(35)과 접속된 파워패드부(88), 데이터 라인(34)과 접속된 데이터 패드부(86)를 구비한다.
스위칭 박막 트랜지스터(TS)는 게이트 라인(32)과 접속되는 제1 게이트 전극(35)과, 데이터 라인(34)과 접속되는 제1 소스전극(46)과, 제1 소스전극(46)과 마주보는 제1 드레인전극(50), 게이트 절연막(43)을 사이에 두고 제1 게이트 전극(36)과 절연되게 중첩되는 채널(40C)영역을 포함하는 제1 액티브층(40)을 구비한다. 제1 소스전극(46) 및 제1 드레인전극(50)은 게이트 절연막(43), 제1 및 제2 층간절연막(41,44)를 관통하는 제1 소스접촉홀(46S) 및 제1 드레인접촉홀(50D)을 통해 제1 액티브층의 소스영역(40S) 및 드레인영역(40D)과 접촉된다. 스위칭 박막 트랜지스터(TS)의 제1 드레인 전극(50)은 상기 구동 박막 트랜지스트(TD)의 제2 게이트 전극(38)과 제1 컨택홀(54)을 통해 연결된다.
구동 박막 트랜지스터(TD)는 게이트 라인(32)과 접속됨과 아울러 제1 컨택홀(54)을 통해 스위칭 박막 트랜지스터(TS)의 제1 드레인전극(50)과 접속되는 제2 게이트 전극(38)과, 스토리지 캐패시터(CST)의 파워라인(36)과 제2 컨택홀(56)을 통해 접속되는 제2 소스전극(48)과, 제2 소스전극(48)과 마주보는 제2 드레인 전극(52), 게이트 절연막(43)을 사이에 두고 제2 게이트 전극(38)과 절연되게 중첩되는 채널(42C)영역을 포함하는 제2 액티브층(42)을 구비한다. 제2 소스전극(48) 및 제2 드레인전극(52)은 게이트 절연막(43), 제1 및 제2 층간절연막(41,44)를 관통하는 제1 소스접촉홀(48S) 및 제1 드레인접촉홀(52D)을 통해 제2 액티브층의 소스영역(42S) 및 드레인영역(42D)과 접촉된다.
이러한, 구동 박막 트랜지스터(TD)의 제2 드레인 전극(52)은 화소 컨택홀(20)을 통해 제1 전극(16)과 접속된다.
스토리지 캐패시터(CST)는 게이트 절연막(43) 및 제1 층간절연막(41)을 사이에 두고 위치하는 파워라인(36)과 제3 액티브층(15)을 포함한다. 파워라인(36)은 구동 박막 트랜지스터(TD)의 제2 소스전극(56)과 제2 컨택홀(56)을 통해 접속된다.
스위칭 박막 트랜지스터(TS), 구동 박막 트랜지스터(TD) 및 스토리지 캐패시터(CST)가 구성된 각 화소는 격자형 격벽(22)을 통해 분리되어 있다.
게이트 패드부(84)는 게이트 라인(32)과 접속된 게이트 패드 하부전극(64)과, 제1 및 제2 층간절연막(41,43)을 관통하여 게이트 패드하부전극(64)을 노출시키는 제1 게이트컨택홀(63a)을 통해 게이트 패드하부전극(64)과 접속되는 제1 더미패턴(55a)과, 보호막(45)을 관통하여 제1 더미패턴(55a)을 노출시키는 제2 게이트컨택홀(63b)통해 제1 더미패턴(55a) 접속되는 게이트패드 상부전극(74)을 포함한다.
파워 패드부(88)는 파워 라인(36)과 접속된 파워패드 하부전극(68)과, 제2 층간절연막(44)을 관통하여 파워패드 하부전극(68)을 노출시키는 제1 파워컨택홀(67a)을 통해 파워패드 하부전극(68)과 접속되는 제2 더미패턴(55b)과, 보호막(45)을 관통하여 제2 더미패턴(55b)을 노출시키는 제2 파워컨택홀(67b)통해 제2 더미패턴(55b) 접속되는 파워패드 상부전극(78)을 포함한다.
데이터 패드부(86)는 데이터 라인(34)과 접속된 데이터패드 하부전극(66)과, 데이터 패드하부전극(66)을 노출시키는 데이터컨택홀(57)을 통해 데이터 패드하부전극(66)과 접속되는 데이터패드 상부전극(76)을 포함한다.
이와 같은, 구성을 갖는 유기전계발광소자의 각각의 구동 및 스위칭 소자 등을 포함하는 각각의 화소는 격벽(22)을 통해 분리되게 된다.
이하, 도 5a 내지 도 5h를 참조하여 도 4에 도시된 박막 트랜지스터 어레이부의 제조방법을 단계적으로 설명하면 다음과 같다.
먼저, 기판(12) 상에 SiO2 등의 절연물질로 전면 증착된 후 패터닝됨으로써 버퍼막(15)이 형성된다. 버퍼막(15)이 형성된 기판(12) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 되고, 그 폴리 실리콘막이 제1 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 5a에 도시된 바와 같이 스위칭 TFT, 구동 TFT 및 스트리지 캐패시터에 포함되는 제1 내지 제3 액티브층(40,42,15)을 포함하는 액티브패턴이 형성된다.
액티브패턴이 형성된 기판(12) 상에 SiO2의 절연물질이 전면 증착됨으로써 게이트절연막(43)이 형성된다. 게이트절연막(43)이 형성된 기판(12) 상에 게이트금속층이 전면 증착된 후 제2 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 게이트금속층이 패터닝된다. 이에 따라, 도 5b에 도시된 바와 같이 제1 및 제2 게이트 전극(35,38)과, 게이트 패드하부전극(64)을 포함하는 게이트 패턴이 형성된다. 여기서, 게이트금속층은 알루미늄(Al), 알루미늄/네오듐(Al/Nd) 등을 포함하는 알루미늄계 금속이 이용된다. 이 게이트 패턴을 마스크로 이용하여 제1 내지 제3 액티브층(40,42,15)에 불순물 예를 들어, n+이온 또는 p+이온 중 어느 하나가 주입됨으로써 제1 및 제2 게이트전극(35,38)과 중첩되는 제1 및 제2 액티브층(40,42)은 채널영역(40C,42C)으로, N형 및 P형 TFT 각각의 게이트전극(35,38)과 중첩되지 않는 액티브층(40,42)은 LDD영역(40S,40S,40D,42D)으로 형성된다.
이어서, 불순물이 주입된 주입된 액티브패턴이 형성된 기판(12) 상에 절연물질이 전면 증착됨으로써 제1 층간절연막(43)이 형성된다.
이후, 파워라인 금속층이 전면 증착된 후 제3 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 파워라인 금속층이 패터닝된다. 이에 따라, 도 5c에 파워라인(36), 파워패드 하부전극(68)을 포함하는 파워라인 패턴이 형성된다. 여기서, 파워라인 금속층은 알루미늄(Al), 알루미늄/네오듐(Al/Nd) 등을 포함하는 알루미늄계 금속, 몰리브덴(Mo) 등 도전성 금속이 이용된다.
이 후 제1 층간절연막(41)과 게이트 절연막(43)이 제4 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 5d에 도시된 바와 같이 스위칭 TFT의 소스영역(40S)과 드레인영역(40D)을 각각 노출시키는 제1 소스접촉홀(46S)과 제1 드레인접촉홀(50D)이 형성되며, 구동 TFT의 소스영역(42S)과 드레인영역(42D)을 각각 노출시키는 제2 소스접촉홀(48S)과 제2 드레인접촉홀(52D)과, 게이트패드 하부전극(64)을 노출시키는 제1 게이트 컨택홀(63a)과, 파워패드 하부전극(68)을 노출시키는 제1 파워컨택홀(67a)이 형성된다.
제1 및 제2 소스접촉홀(46S,48S), 제1 및 제2 드레인접촉홀(50D,52D), 제1 게이트컨택홀(63a) 및 제1 파워컨택홀(67a)이 형성된 기판(12) 상에 소스/드레인 금속층이 전면 증착된 후 제5 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 소스/드레인 금속층이 패터닝된다. 이에 따라, 도 5e에 도시된 바와 같이 스위칭 TFT의 제1 소스 및 제1 드레인전극(46,50) 및 구동 TFT의 제2 소스 및 제2 드레인전극(48,52)과, 게이트 패드하부전극(64)과 파워패드 하부전극(68) 상에 각각 형성된 제1 및 제2 더미패턴(55a,55b) 및 데이터 패드 하부전극(66)을 포함하는 소스/드레인 패턴이 형성된다. 제1 소스 및 제1 드레인전극(46,50)은 제1 소스접촉홀(46S) 및 제1 드레인접촉홀(50D)을 통해 제1 액티브층의 소스영역(40S) 및 드레인영역(40D)과 접촉된다. 제2 소스 및 제2 드레인전극(48,52)은 제2 소스접촉홀(48S) 및 제2 드레인접촉홀(52D)을 통해 제2 액티브층의 소스영역(42S) 및 드레인영역(42D)과 접촉된다. 또한, 제1 더미패턴(55a)은 제1 게이트컨택홀(63a)을 통해 게이트패드 하부전극(64)과 접촉되고, 제2 더미패턴(55b)은 제1 파워컨택홀(67a)을 통해 파워패드 하부전극(68)과 접촉된다.
소스/드레인 패턴이 형성된 기판(12) 상에 절연물질이 전면 증착됨으로써 보호막(41)이 형성된다. 이 후 제6 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 보호막(41)이 패터닝됨으로써 도 5f에 도시된 바와 같이 구동 TFT의 제2 드레인전극(52)을 노출시키는 화소접촉홀(21), 제1 및 제2 더미패턴(55a,55b)을 노출시키는 제2 게이트컨택홀(63b) 및 제2 파워컨택홀(67b), 데이터패드 하부전극(66)을 노출시키는 데이터 패드홀(57)이 형성된다.
보호막(41)이 형성된 기판(12) 상에 투명전도성물질이 전면 증착된 후 제7 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 투명전도성물질이 패터닝됨으로써 도 5g에 도시된 바와 같이 제1 전극(16), 게이트패드 상부전극(74), 파워패드 상부전극(78) 및 데이터패드 상부전극(76)을 포함하는 투명전극 패턴이 형성된다. 제1 전극(16)은 화소접촉홀(21)을 통해 구동 TFT의 제2 드레인전극(52)과 전기적으로 접속되고, 게이트패드 상부전극(74)은 제2 게이트컨택홀(63b) 및 제1 더미패턴(55a)을 통해 게이트패드 하부전극(64)과 전기적으로 접속되고, 파워패드 상부전극(78)와 제2 파워컨택홀(67b) 및 제2 더미패턴(55b)을 통해 파워패드 하부전극(68)과 전기적으로 접속되고, 데이터패드 상부전극(78)은 데이터 패드홀(57)을 통해 데이터패드 하부전극(68)과 전기적으로 접속된다.
투명전극패턴이 형성된 기판(12) 상에 절연물질이 전면 증착된 후 제8 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 도 5h에 도시된 바와 같이 제1 전극(16)을 노출시키며 각각의 화소를 분리시키는 격자 형태의 격벽(21)이 형성된다.
이와 같이, 종래의 능동형 유기전계발광소자의 박막 트랜지스터어레이부의 제조 방법은 8마스크 공정을 채용함으로써 제조 공정이 복잡하여 원가 절감에 한계가 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 방안이 요구된다.
따라서, 본 발명의 목적은 구조 및 제조공정을 단순화 할 수 있는 유기전계발광소자 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기전계발광소자는 기판 상에 서로 교차되게 형성되어 각각의 화소영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인의 교차영역에 위치함과 아울러 상기 게이트 라인과 접속된 게이트 전극, 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되게 형성된 액티브층, 층간절연막을 사이에 두고 상기 게이트 전극과 절연되게 형성된 소스/드레인 전극을 포함하는 스위칭 소자 및 구동 소자와; 상기 데이터 라인과 소정간격을 두고 나란함과 동시에 상기 구동소자의 소스전극과 접속됨과 아울러 상기 데이터 라인과 동일물질로 형성된 파워라인과; 상기 구동소자의 드레인 전극과 접속되도록 상기 화소영역의 층간절연막 상에 형성된 투명전극과; 상기 투명전극을 노출시키며 상기 소스/드레인 전극을 덮도록 형성됨과 아울러 상기 각각의 화소영역을 구분하는 격벽을 구비하는 것을 특징으로 한다.
상기 게이트 라인과 접속된 게이트패드 하부전극과; 상기 게이트 패드 하부전극과 접속된 더미패턴과; 상기 더미패턴과 중첩된 게이트패드 상부전극을 포함하는 게이트 패드부를 더 구비하는 것을 특징으로 한다.
상기 데이터 라인과 접속되는 데이터 패드하부전극과; 상기 데이터패드 하부전극과 중첩된 데이터패드 상부전극을 포함하는 데이터 패드부를 더 구비하는 것을 특징으로 한다.
상기 파워라인과 접속된 파워패드 하부전극과; 상기 파워패드 하부전극과 중첩된 파워패드 상부전극을 포함하는 파워패드부를 더 구비하는 것을 특징으로 한다.
상기 충간절연막 및 게이트 절연막을 사이에 두고 상기 파워라인과 중첩되게 형성되어 스토리지 캐패시터를 형성하는 액티브층을 더 구비하는 것을 특징으로 한다.
상기 격벽은 SiNx 물질을 포함하는 것을 특징으로 한다.
상기 격벽은 SiNx 및 SiO2의 이중층으로 형성된 것을 특징으로 한다.
본 발명에 따른 유기전계발광소자의 제조방법은 기판 상에 버퍼막을 형성하는 단계와; 상기 버퍼막 상에 스위칭소자의 제1 액티브층, 구동소자의 제2 액티브층을 포함하는 액티브패턴을 형성하는 단계와; 상기 액티브패턴 상에 제1 및 제2 게이트 전극, 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴이 형성된 기판 상에 상기 제1 및 제2 액티브층을 노출시키는 층간절연막을 형성하는 단계와; 상기 층간절연막 상에 형성되는 데이터 라인, 파워라인, 상기 제1 액티브층과 접촉되는 제1 소스전극과 제1 드레인 전극, 상기 구동소자의 제2 액티브층과 접촉된 제2 소스전극과 제2 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와; 상기 소스/드레인 패턴이 형성된 기판 상에 상기 구동소자의 제2 드레인 전극과 접속되도록 상기 화소영역의 층간절연막 상에 투명전극을 형성하는 단계와; 상기 투명전극을 노출시키며 상기 소스/드레인 전극을 덮도록 형성됨과 아울러 상기 게이트 라인 및 게이트 라인에 의해 마련되는 각각의 화소영역을 구분하는 격벽을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 투명전극을 형성하는 단계는 상기 소스/드레인 패턴이 형성된 기판 상에 투명전극 물질을 증착하는 단계와; 상기 옥살산을 이용한 습식식각에 의해 상기 투명전극 물질을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 라인과 접속된 게이트패드 하부전극과, 상기 게이트 패드 하부전극과 접속됨과 아울러 상기 소스/드레인 패턴과 동일 물질인 더미 패턴과, 상기 금속패턴과 전면 접촉되는 게이트패드 상부전극을 포함하는 게이트 패드부를 형성하는 단계를 추가로 구비하는 것을 특징으로 한다.
상기 데이터 라인과 접속되는 데이터 패드하부전극과, 상기 데이터패드 하부전극과 중첩되는 데이터패드 상부전극을 포함하는 데이터 패드부를 형성하는 단계를 추가로 포함하는 것을 것을 특징으로 한다.
상기 파워라인과 접속된 파워패드 하부전극과, 상기 파워패드 하부전극과 중첩되는 파워패드 상부전극을 포함하는 파워패드부를 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 파워라인과 층간절연막 및 게이트 절연막을 사이에 두고 중첩되게 형성되어 스토리지 캐패시터를 형성하는 액티브층을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6은 본 발명의 실시예에 따른 유기전계발광소자의 박막트랜지스터(T) 어레이부를 나타내는 도면이고, 도 7은 도 6에 도시된 박막트랜지스터 어레이부의 선Ⅱ1-Ⅱ1 '(스위칭 박막트랜지스터), Ⅱ2-Ⅱ2 '(구동 박막트랜지스터 및 스토리지 캐패시터), Ⅱ3-Ⅱ3'(게이트 패드부), Ⅱ4-Ⅱ4'(파워 패드부), Ⅱ 5-Ⅱ5'(데이터 패드부) 절취하여 나타내는 단면도이다.
도 6 및 도 7에 도시된 능동 매트릭스형 유기전계 발광소자의 박막트랜지스터(T) 어레이부는 기판(112)에 정의된 화소(P)마다 게이트 라인(132)과 데이터 라인(134)의 교차 영역에 위치하여 전류원 엘리먼트(current source element)인 구동 박막 트랜지스터(TD) 및 어드레싱 엘리먼트(addressing element)인 스위칭 박막 트랜지스터(TS), 구동 박막 트랜지스터(TD), 구동 박막 트랜지스터(TD)와 접속되는 제1 전극(116), 데이터 라인(134)과 평행하게 이격된 파워라인(136), 파워라인(136)이 포함되는 스토리지 캐패시터(storage capacitor : CST)와, 게이트 라인(132)과 접속된 게이트 패드부(184), 파워라인(135)과 접속된 파워패드부(188), 데이터 라인(134)과 접속된 데이터 패드부(186)를 구비한다.
스위칭 박막 트랜지스터(TS)는 게이트 라인(132)과 접속되는 제1 게이트 전극(136)과, 데이터 라인(134)과 접속되는 제1 소스전극(146)과, 제1 소스전극(146)과 마주보는 제1 드레인전극(150), 게이트 절연막(143)을 사이에 두고 제1 게이트 전극(136)과 절연되게 중첩되는 채널(140C)영역을 포함하는 제1 액티브층(140)을 구비한다. 제1 소스전극(146) 및 제1 드레인전극(150)은 게이트 절연막(143) 및 층간절연막(141)을 관통하는 제1 소스접촉홀(146S) 및 제1 드레인접촉홀(150D)을 통해 제1 액티브층의 소스영역(140S) 및 드레인영역(140D)과 접촉된다. 스위칭 박막 트랜지스터(TS)의 제1 드레인 전극(150)은 상기 구동 박막 트랜지스트(TD)의 제2 게이트 전극(138)과 제1 컨택홀(154)을 통해 연결된다.
구동 박막 트랜지스터(TD)는 게이트 라인(132)과 접속됨과 아울러 컨택홀(154)을 통해 스위칭 박막 트랜지스터(TS)의 제1 드레인전극(150)과 접속되는 제2 게이트 전극(138)과, 스토리지 캐패시터(CST)의 파워라인(136)과 접속되는 제2 소스전극(148)과, 제2 소스전극(148)과 마주보는 제2 드레인 전극(152), 게이트 절연막(143)을 사이에 두고 제2 게이트 전극(138)과 절연되게 중첩되는 채널(142C)영역을 포함하는 제2 액티브층(142)을 구비한다. 제2 소스전극(148) 및 제2 드레인전극(152)은 게이트 절연막(143) 및 층간절연막(141)을 관통하는 제1 소스접촉홀(148S) 및 제1 드레인접촉홀(152D)을 통해 제2 액티브층의 소스영역(142S) 및 드레인영역(142D)과 접촉된다.
이러한, 구동 박막 트랜지스터(TD)의 제2 드레인 전극(152)은 제1 전극(116)과 접속된다.
스토리지 캐패시터(CST)는 게이트 절연막(143) 및 층간절연막(141)을 사이에 두고 위치하는 파워라인(136)과 제3 액티브층(115)을 포함한다. 파워라인(136)은 소스/드레인 전극과 동일물질로 구동 박막 트랜지스터(TD)의 제2 소스전극(156)과 접속된다.
스위칭 박막 트랜지스터(TS), 구동 박막 트랜지스터(TD) 및 스토리지 캐패시터(CST)가 구성된 각 화소는 격벽(122)을 통해 분리되어 있다. 여기서, 격벽(122)물지로는 SiNx 또는 SiNx/SiO2 이중층 등의 절연물질이 이용된다.
게이트 패드부(184)는 게이트 라인(132)과 접속된 게이트패드 하부전극(164)과, 층간절연막(141)을 관통하여 게이트 패드하부전극(164)을 노출시키는 게이트컨택홀(63)을 통해 게이트 패드하부전극(64)과 접속되는 제1 더미패턴(155a)과, 제1 더미패턴(155a)과 전면 중첩되게 접촉되는 게이트패드 상부전극(174)을 포함한다.
파워 패드부(188)는 소스/드레인 전극과 동일물질인 파워 라인(136)과 접속된 파워패드 하부전극(168)과, 파워패드 하부전극(168)과 전면 중첩되게 접촉되는 파워패드 상부전극(178)을 포함한다.
데이터 패드부(186)는 데이터 라인(134)과 접속된 데이터패드 하부전극(166)과, 데이터 패드하부전극(166)과 전면 중접되게 접촉되는 데이터패드 상부전극(176)을 포함한다.
격벽(122)은 제1 전극(116), 게이트 패드 상부전극(174), 파워패드 상부전극(178) 및 데이터 패드 상부전극(176)을 노출시킴과 아울러 유기전계발광소자의 각각의 구동 및 스위칭 소자 등을 포함하는 각각의 화소를 분리하는 역할을 한다.
이하, 도 8a 내지 도 8g를 참조하여 도 7에 도시된 박막 트랜지스터 어레이부의 제조방법을 단계적으로 설명하면 다음과 같다.
먼저, 기판(112) 상에 SiO2 등의 절연물질로 전면 증착된 후 패터닝됨으로써 버퍼막(115)이 형성된다. 버퍼막(115)이 형성된 기판(112) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 되고, 그 폴리 실리콘막이 제1 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 8a에 도시된 바와 같이 스위칭 TFT, 구동 TFT 및 스트리지 캐패시터에 포함되는 제1 내지 제3 액티브층(40,42,15)을 포함하는 액티브패턴이 형성된다.
액티브패턴이 형성된 기판(112) 상에 SiO2의 절연물질이 전면 증착됨으로써 게이트절연막(143)이 형성된다. 게이트절연막(143)이 형성된 기판(112) 상에 게이트금속층이 전면 증착된 후 제2 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 게이트금속층이 패터닝된다. 이에 따라, 도 8b에 도시된 바와 같이 제1 및 제2 게이트 전극(135,138)과, 게이트 패드하부전극(164)을 포함하는 게이트 패턴이 형성된다. 여기서, 게이트금속층은 알루미늄(Al), 알루미늄/네오듐(Al/Nd) 등을 포함하는 알루미늄계 금속이 이용된다. 이 게이트 패턴을 마스크로 이용하여 제1 내지 제3 액티브층(140,142,115)에 불순물 예를 들어, n+이온 또는 p+이온 중 어느 하나가 주입됨으로써 제1 및 제2 게이트전극(135,138)과 중첩되는 제1 및 제2 액티브층(140,142)은 채널영역(140C,142C)으로, N형 및 P형 TFT 각각의 게이트전극(135,138)과 중첩되지 않는 액티브층(140,142)은 LDD영역(140S,140S,140D,142D)으로 형성된다.
이어서, 불순물이 주입된 주입된 액티브패턴이 형성된 기판(112) 상에 절연물질이 전면 증착됨으로써 층간절연막(141)이 형성된다. 이 후 층간절연막(141)과 게이트 절연막(143)이 제3 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 8c에 도시된 바와 같이 스위칭 TFT의 소스영역(140S)과 드레인영역(140D)을 각각 노출시키는 제1 소스접촉홀(146S)과 제1 드레인접촉홀(150D)이 형성되며, 구동 TFT의 소스영역(142S)과 드레인영역(142D)을 각각 노출시키는 제2 소스접촉홀(148S)과 제2 드레인접촉홀(152D)과, 게이트패드 하부전극(164)을 노출시키는 제1 게이트 컨택홀(163a)이 형성된다.
제1 및 제2 소스접촉홀(146S,148S), 제1 및 제2 드레인접촉홀(150D,152D), 제1 게이트컨택홀(163a)이 형성된 기판(112) 상에 소스/드레인 금속층이 전면 증착된 후 제4 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 소스/드레인 금속층이 패터닝된다. 이에 따라, 도 8d에 도시된 바와 같이 스위칭 TFT의 제1 소스 및 제1 드레인전극(146,150) 및 구동 TFT의 제2 소스 및 제2 드레인전극(148,152)과, 게이트 패드하부전극(164) 상에 형성된 더미패턴(155), 데이터 패드 하부전극(166), 파워라인(136) 및 파워패드 하부전극(168)을 포함하는 소스/드레인 패턴이 형성된다. 제1 소스 및 제1 드레인전극(146,150)은 제1 소스접촉홀(146S) 및 제1 드레인접촉홀(150D)을 통해 제1 액티브층의 소스영역(140S) 및 드레인영역(140D)과 접촉된다. 제2 소스 및 제2 드레인전극(148,152)은 제2 소스접촉홀(148S) 및 제2 드레인접촉홀(152D)을 통해 제2 액티브층의 소스영역(142S) 및 드레인영역(142D)과 접촉된다. 또한, 더미패턴(155)은 제1 게이트컨택홀(163a)를 통해 게이트패드 하부전극(164)과 접촉된다. 여기서, 소스/드레인 금속물질로는 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등이 이용된다.
소스/드레인 패턴이 형성된 기판(112) 투명전도성물질이 전면 증착된 후 제5 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 투명전도성물질이 패터닝됨으로써 도 8e에 도시된 바와 같이 구동 TFT의 제2 드레인 전극(152)을 덮도록 형성되는 제1 전극(116), 더미패턴(155)과 전면 중첩되게 접촉되는 게이트패드 상부전극(174), 파워패드 하부전극(168)과 전면 중첩되게 접촉되는 파워패드 상부전극(178), 데이터패드 하부전극(166)과 전면 중첩되게 접촉되는 데이터패드 상부전극(176)을 포함하는 투명전극 패턴이 형성된다. 이에 따라, 제1 전극(116)은 화소접촉홀(121)을 통해 구동 TFT의 제2 드레인전극(152)과 전기적으로 접속되고, 게이트패드 상부전극(174)은 제2 게이트컨택홀(163b) 및 더미패턴(155)을 통해 게이트패드 하부전극(164)과 전기적으로 접속되고, 파워패드 상부전극(178)은 파워패드 하부전극(168)과 전기적으로 접속되고, 데이터패드 상부전극(178)은 데이터패드 하부전극(168)과 전기적으로 접속된다.
여기서, 투명전극물질로는 여기서, 투명 도전막의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : 이하 "ITO" 라고 한다), 틴 옥사이드(Tin Oxide : 이하 "TO" 라고 한다), 인듐 징크 옥사이드(Indium Zinc Oxide : 이하 "IZO" 라고 한다) 또는 인듐 틴 징크옥사이드(Indium Tin Zinc Oxide : 이하 "ITZO" 하고 한다) 등이 이용된다.
한편, 투명전극패턴시 이용되는 식각액으로 옥산산(Oxalic Acid)이 이용된다. 옥살산은 디카르복시산(2-COOH)을 주성분으로 하는 pH 5정도의 강산성 용액이다. 이러한, 옥살산을 이용한 식각액은 투명전극물질과 소스/드레인 금속을 선택적으로 식각할 수 있다. 다시 말해서, 식각선택비를 갖는 옥살산을 이용하여 투명전극패턴을 식각하는 경우 투명전극패턴하부에 형성된 소스/드레인 금속은 거의 식각되지 않게 된다.
이어서, 투명전극패턴이 형성된 기판(112) 상에 절연물질이 전면 증착된 후 제6 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 도 8f에 도시된 바와 같이 제1 전극(116)을 노출시키며 각각의 화소를 분리시키는 격벽(122)이 형성된다. 여기서, 격벽(122)은 SiNx 또는 SiNx/SiO2의 이중층으로 형성된다.
이와 같이, 본 발명에 따른 유기전계발광소자 및 그 제조방법은 소스/드레인 패턴을 형성함과 동시에 소스/드레인 금속으로 파워라인, 파워패드 하부전극을 포함하는 파워라인 패턴을 형성한다. 이에 따라, 파워라인 패턴을 형성하기 위한 별도의 마스크 공정이 필요없게 된다.
또한, 소스/드레인 패턴 상에 직접 투명전극물질을 형성하고 식각선택비가 강한 옥살산을 이용하여 투명전극물질을 식각함으로써 하부에 위치하는 소스/드레인 패턴이 식각됨이 없이 투명전극 패턴을 형성할 수 있게 된다. 이에 따라, 종래 대비 소스 드레인 패턴과 투명전극 패턴 사이에 형성되는 보호막이 필요없게 됨으로써 별도의 마스크 공정 및 비용이 절감된다.
이와 같이, 종래 대비 2번의 마스크 공정이 줄어들게 됨으로써 제조 공정이 단순됨과 아울러 종래와 대비하여 보호막이 필요없게 됨으로써 구조가 단순화되고 제조 단가가 절감된다.
상술한 바와 같이, 본 발명에 따른 유기전계발광소자 및 그 제조방법은 소스/드레인 금속과 동일물질로 파워라인, 파워패드 하부전극을 포함하는 파워라인 패턴을 형성하고, 소스/드레인 패턴 상에 직접 투명전극물질을 형성하고 식각선택비가 강한 옥살산을 이용하여 투명전극물질을 식각함으로써 하부에 위치하는 소스/드레인 패턴이 식각됨이 없이 투명전극 패턴을 형성할 수 있게 된다. 이에 따라, 파워라인 패턴 형성을 위한 별도의 마스크 공정이 필요없게 됨과 아울러 종래의 소스 드레인 패턴과 투명전극 패턴 사이에 형성되는 보호막이 필요없게 된다. 이로써, 종래 대비 2번의 마스크 공정이 줄어들게 됨으로써 기판 구조 및 제조 공정이 단순화되고 제조 단가가 절감된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이다.
도 2는 유기전계 발광소자의 발광원리를 타나내는 다이어그램이다.
도 3은 종래의 박막트랜지스터 어레이부를 도시한 평면도이다.
도 4는 도 3에 도시된 박막트랜지스터 어레이부의 선Ⅰ1-Ⅰ1 '(스위칭 박막트랜지스터), Ⅰ2-Ⅰ2 '(구동 박막트랜지스터 및 스토리지 캐패시터), Ⅰ3-Ⅰ 3'(게이트 패드부), Ⅰ4-Ⅰ4'(파워 패드부), Ⅰ5-Ⅰ5'(데이터 패드부) 절취하여 나타내는 단면도이다.
도 5a 내지 5h는 도 4에 도시된 박막 트랜지스터 어레이부의 제조방법을 나타내는 도면이다.
도 6은 본 발명에 따른 박막트랜지스터 어레이부를 도시한 평면도이다.
도 7은 도 6에 도시된 박막트랜지스터 어레이부의 선Ⅱ1-Ⅱ1 '(스위칭 박막트랜지스터), Ⅱ2-Ⅱ2'(구동 박막트랜지스터 및 스토리지 캐패시터), Ⅱ3-Ⅱ 3'(게이트 패드부), Ⅱ4-Ⅱ4'(파워 패드부), Ⅱ5-Ⅱ5'(데이터 패드부) 절취하여 나타내는 단면도이다.
도 8a 내지 8f는 도 7에 도시된 박막 트랜지스터 어레이부의 제조방법을 나타내는 도면이다.
<도면의 주요부분에 대한 간단한 설명>
12,112 : 기판 16,116 : 제 1 전극
18 : 유기발광층 21 : 제2 전극
84,184 : 게이트 패드부 86,186 : 데이터 패드부
88,188 : 파워패드부 74,174 : 게이트패드 하부전극
76,176 : 데이터패드 하부전극 78,178 : 파워패드 하부전극
40,42,15,140,142,115 : 액티브층
34,134 : 데이터 라인 36,136 : 파워라인
32,132 : 게이트 라인

Claims (15)

  1. 기판 상에 서로 교차되게 형성되어 각각의 화소영역을 정의하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인과 데이터 라인의 교차영역에 위치함과 아울러 상기 게이트 라인과 접속된 게이트 전극, 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되게 형성된 액티브층, 층간절연막을 사이에 두고 상기 게이트 전극과 절연되게 형성된 소스/드레인 전극을 포함하는 스위칭 소자 및 구동 소자와;
    상기 데이터 라인과 소정간격을 두고 나란함과 동시에 상기 구동소자의 소스전극과 접속됨과 아울러 상기 데이터 라인과 동일물질로 형성된 파워라인과;
    상기 구동소자의 드레인 전극과 접속되도록 상기 화소영역의 층간절연막 상에 형성된 투명전극과;
    상기 투명전극을 노출시키며 상기 소스/드레인 전극을 덮도록 형성됨과 아울러 상기 각각의 화소영역을 구분하는 격벽을 구비하는 것을 특징으로 하는 유기전계발광소자.
  2. 제 1 항에 있어서,
    상기 게이트 라인과 접속된 게이트패드 하부전극과;
    상기 게이트 패드 하부전극과 접속된 더미패턴과;
    상기 더미패턴과 중첩된 게이트패드 상부전극을 포함하는 게이트 패드부를 더 구비하는 것을 특징으로 하는 유기전계발광소자.
  3. 제 1 항에 있어서,
    상기 데이터 라인과 접속되는 데이터 패드하부전극과;
    상기 데이터패드 하부전극과 중첩된 데이터패드 상부전극을 포함하는 데이터 패드부를 더 구비하는 것을 특징으로 하는 유기전계발광소자.
  4. 제 1 항에 있어서,
    상기 파워라인과 접속된 파워패드 하부전극과;
    상기 파워패드 하부전극과 중첩된 파워패드 상부전극을 포함하는 파워패드부를 더 구비하는 것을 특징으로 하는 유기전계발광소자.
  5. 제 4 항에 있어서,
    충간절연막 및 게이트 절연막을 사이에 두고 상기 파워라인과 중첩되게 형성되어 스토리지 캐패시터를 형성하는 액티브층을 더 구비하는 것을 특징으로 하는 유기전계발광소자.
  6. 제 1 항에 있어서,
    상기 격벽은 SiNx 물질을 포함하는 것을 특징으로 하는 유기전계발광소자.
  7. 제 1 항에 있어서,
    상기 격벽은 SiNx 및 SiO2의 이중층으로 형성된 것을 특징으로 하는 유기전계발광소자.
  8. 기판 상에 버퍼막을 형성하는 단계와;
    상기 버퍼막 상에 스위칭소자의 제1 액티브층, 구동소자의 제2 액티브층을 포함하는 액티브패턴을 형성하는 단계와;
    상기 액티브패턴 상에 제1 및 제2 게이트 전극, 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계와;
    상기 게이트 패턴이 형성된 기판 상에 상기 제1 및 제2 액티브층을 노출시키는 층간절연막을 형성하는 단계와;
    상기 층간절연막 상에 형성되는 데이터 라인, 파워라인, 상기 제1 액티브층과 접촉되는 제1 소스전극과 제1 드레인 전극, 상기 구동소자의 제2 액티브층과 접촉된 제2 소스전극과 제2 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와;
    상기 소스/드레인 패턴이 형성된 기판 상에 상기 구동소자의 제2 드레인 전극과 접속되도록 상기 화소영역의 층간절연막 상에 투명전극을 형성하는 단계와;
    상기 투명전극을 노출시키며 상기 소스/드레인 전극을 덮도록 형성됨과 아울러 상기 게이트 라인 및 게이트 라인에 의해 마련되는 각각의 화소영역을 구분하는 격벽을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 투명전극을 형성하는 단계는
    상기 소스/드레인 패턴이 형성된 기판 상에 투명전극 물질을 증착하는 단계와;
    상기 옥살산을 이용한 습식식각에 의해 상기 투명전극 물질을 패터닝하는 단계를 포함하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  10. 제 8 항에 있어서,
    상기 게이트 라인과 접속된 게이트패드 하부전극과, 상기 게이트 패드 하부전극과 접속됨과 아울러 상기 소스/드레인 패턴과 동일 물질인 더미 패턴과, 상기 금속패턴과 전면 접촉되는 게이트패드 상부전극을 포함하는 게이트 패드부를 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  11. 제 8 항에 있어서,
    상기 데이터 라인과 접속되는 데이터 패드하부전극과, 상기 데이터패드 하부전극과 중첩되는 데이터패드 상부전극을 포함하는 데이터 패드부를 형성하는 단계를 추가로 포함하는 것을 것을 특징으로 하는 유기전계발광소자의 제조방법.
  12. 제 8 항에 있어서,
    상기 파워라인과 접속된 파워패드 하부전극과, 상기 파워패드 하부전극과 중첩되는 파워패드 상부전극을 포함하는 파워패드부를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 파워라인과 층간절연막 및 게이트 절연막을 사이에 두고 중첩되게 형성되어 스토리지 캐패시터를 형성하는 액티브층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  14. 제 8 항에 있어서,
    상기 격벽은 SiNx 물질을 포함하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  15. 제 8 항에 있어서,
    상기 격벽은 SiNx 및 SiO2의 이중층으로 형성되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
KR1020030093015A 2003-12-18 2003-12-18 유기전계발광소자 및 그 제조방법 KR100592386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030093015A KR100592386B1 (ko) 2003-12-18 2003-12-18 유기전계발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093015A KR100592386B1 (ko) 2003-12-18 2003-12-18 유기전계발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050061706A true KR20050061706A (ko) 2005-06-23
KR100592386B1 KR100592386B1 (ko) 2006-06-22

Family

ID=37254004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093015A KR100592386B1 (ko) 2003-12-18 2003-12-18 유기전계발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100592386B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130131124A (ko) * 2012-05-23 2013-12-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US11605688B2 (en) 2012-09-19 2023-03-14 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting diode display

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3935246B2 (ja) 1997-08-18 2007-06-20 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
JP2001223364A (ja) 2000-02-09 2001-08-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび製造方法およびそれを用いた液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130131124A (ko) * 2012-05-23 2013-12-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US11605688B2 (en) 2012-09-19 2023-03-14 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting diode display

Also Published As

Publication number Publication date
KR100592386B1 (ko) 2006-06-22

Similar Documents

Publication Publication Date Title
US10651258B2 (en) Organic light emitting display device with improved aperture ratio
JP4490885B2 (ja) エレクトロルミネセンス表示装置及びその製造方法
KR100489590B1 (ko) 투과형 유기전계발광 소자 및 그의 제조방법
US8916876B2 (en) White organic light emitting diode display device and method of fabricating the same
KR100427883B1 (ko) 자기발광 표시패널 및 그 제조방법
KR100484591B1 (ko) 능동행렬 유기전기발광소자 및 그의 제조 방법
US7909671B2 (en) System and method for differentiating pictures and texts
JP2004193129A (ja) 有機発光表示板
JP2007329138A (ja) デュアルパネルタイプ有機電界発光素子及びその製造方法
JP2005276809A (ja) 有機電界発光素子及びその製造方法
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
KR20090021443A (ko) 유기전계발광표시장치 및 그 제조방법
US20100141566A1 (en) Organic light emitting diode display
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
KR100782025B1 (ko) 능동행렬 유기전기발광소자 및 이의 제조방법
KR100590255B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
US8710508B2 (en) Organic light emitting diode display device and method of fabricating the same
KR20090021442A (ko) 유기전계발광표시장치 및 그 제조방법
KR100592386B1 (ko) 유기전계발광소자 및 그 제조방법
KR101373491B1 (ko) 유기전계발광표시장치 및 그 제조 방법
KR101057776B1 (ko) 유기전계발광소자 및 그 제조방법
KR100631121B1 (ko) 유기전계발광표시소자 및 그 제조방법
KR100692846B1 (ko) 유기 전계발광 표시소자 및 그 제조방법
KR100692873B1 (ko) 마스크 장치 및 이를 이용한 유기전계발광표시소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 14