KR101373491B1 - 유기전계발광표시장치 및 그 제조 방법 - Google Patents

유기전계발광표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101373491B1
KR101373491B1 KR1020070014164A KR20070014164A KR101373491B1 KR 101373491 B1 KR101373491 B1 KR 101373491B1 KR 1020070014164 A KR1020070014164 A KR 1020070014164A KR 20070014164 A KR20070014164 A KR 20070014164A KR 101373491 B1 KR101373491 B1 KR 101373491B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting material
forming
electrode
Prior art date
Application number
KR1020070014164A
Other languages
English (en)
Other versions
KR20080075262A (ko
Inventor
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070014164A priority Critical patent/KR101373491B1/ko
Publication of KR20080075262A publication Critical patent/KR20080075262A/ko
Application granted granted Critical
Publication of KR101373491B1 publication Critical patent/KR101373491B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

공정수를 획기적으로 줄일 수 있는 유기전계발광표시장치 및 그 제조 방법이 개시된다.
본 발명의 유기전계발광표시장치의 제조 방법은, 기판 상에 게이트 전극과 게이트 절연막을 형성하고, 박막트랜지스터 영역에 소스/드레인 전극과 오믹콘택층을 형성하고, 유기전계발광소자 영역에 제1 전극 및 제1 주입층을 형성하고, 제1 서브픽셀 영역들 각각에 게이트 절연막 상부 및 오믹콘택층 상부에 제1 발광 물질로 이루어진 제1 액티브층을 형성하고, 제1 주입층 상에 제1 발광 물질로 이루어진 제1 발광층 및 제2 주입층을 형성하고, 제2 서브픽셀 영역들 각각에 게이트 절연막 상부 및 오믹콘택층 상부에 제2 발광 물질로 이루어진 제2 액티브층을 형성하고, 제1 주입층 상에 제2 발광 물질로 이루어진 제2 발광층 및 제3 주입층을 형성하고, 제3 서브픽셀 영역들 각각에 게이트 절연막 상부 및 오믹콘택층 상부에 제3 발광 물질로 이루어진 제3 액티브층을 형성하고, 제1 주입층 상에 제3 발광 물질로 이루어진 제3 발광층 및 제4 주입층을 형성하고, 기판 상에 제2 내지 제4 주입층이 노출되도록 패터닝된 절연 패턴을 형성하며, 기판 상에 제2 전극을 형성한다.
유기전계발광표시장치, 박막트랜지스터, 유기전계발광소자, 발광층, 주입층

Description

유기전계발광표시장치 및 그 제조 방법{Organic Electroluminescence Display Device and Method of Fabricating the Same}
도 1은 종래의 유기전계발광표시장치에 대한 단면도.
도 2는 본 발명의 제1 실시예에 따른 유기전계발광표시장치의 화소 배열을 도시한 도면.
도 3은 도 2의 유기전계발광표시장치에서 단위 서브픽셀 영역을 도시한 단면도.
도 4a 내지 도 4f는 본 발명의 제2 실시예에 따른 유기전계발광표시장치의 제조 공정을 도시한 단면도.
도 5는 본 발명의 제2 실시예에 따른 유기전계발광표시장치의 화소 배열을 도시한 도면.
도 6은 도 5의 유기전계발광표시장치에서 단위 서브픽셀 영역을 도시한 단면도.
도 7a 내지 도 7h는 본 발명의 제2 실시예에 따른 유기전계발광표시장치의 제조 공정을 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
21: 게이트 라인 23: 데이터 라인
31: 기판 33: 게이트 전극
35: 게이트 절연막 36: 소스/드레인 금속막
37: 소스 전극 39: 드레인 전극
41: 제1 전극 42: 제1 물질
43a, 43b: 오믹콘택층 45: 제1 주입층
46: 적색 발광 물질 47: 액티브층
48: 반도체층 49: 적색 발광층
51: 패턴 52: 제2 물질
53: 제2 주입층 55: 절연 패턴
57: 제2 전극 61: 하프톤 마스크
61a: 투과 역역 61b: 반투과 영역
61c: 차단 영역 63: 제1 포토레지스트패턴
63': 제2 포토레지스트패턴 71: 녹색 발광 물질
73: 제3 물질 75: 녹색 발광층
76: 제3 주입층 P: 서브픽셀 영역
T: 박막트랜지스터 E: 유기전계발광소자
본 발명은 유기전계발광표시장치에 관한 것으로, 특히 공정수를 획기적으로 줄일 수 있는 유기전계발광표시장치 및 그 제조 방법에 관한 것이다.
음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다.
이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display device : 이하 "LCD"라 함), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 PDP"라 함) 및 유기전계발광표시장치(Organic Electroluminescence Display device) 등이 있다. 이와 같은 평판표시장치의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발히 진행되고 있다.
이들 중 PDP는 구조와 제조공정이 단순하기 때문에 경박 단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다.
또한, LCD는 반도체공정을 이용하기 때문에 대화면화에 어렵고 백라이트 유닛으로 인하여 소비전력이 큰 단점이 있고, 편광필터, 프리즘시트, 확산판 등의 광학소자들에 의해 광손실이 많고 시야각이 좁은 특성이 있다.
이에 비하여, 유기전계발광표시장치는 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
또한, 유기전계발광표시장치는 수십 볼트의 낮은 직류 전압에서 구동됨과 아 울러, 빠른 응답속도를 가지고, 고휘도를 얻을 수 있으며, R, G, B의 다양한 색을 발광시킬 수 있어, 차세대 평판 표시장치에 적합하다.
도 1은 종래의 유기전계발광표시장치에 대한 단면도이다.
도 1에 도시한 바와 같이, 화면을 구현하는 최소단위인 서브픽셀 영역(subpixel region)이 정의된 기판(1) 상에 게이트 전극(12)이 형성되어 있다.
게이트 전극(2)을 포함하는 기판(1) 전면에 게이트 절연막(3)이 형성되어 있으며, 게이트 전극(2)에 대응하는 게이트 절연막(3) 상에 액티브층(4a)과 오믹콘택층(4b)을 포함하는 반도체층(4)이 형성되어 있다.
반도체층(4) 상에 서로 이격되어 소스 전극(5) 및 드레인 전극(6)이 형성되어 있으며, 소스 전극(5) 및 드레인 전극(6)을 포함하는 기판(1)의 전면에 드레인 전극(6)을 노출시킨 드레인콘택홀(13)을 갖는 보호막(7)이 형성되어 있다.
따라서, 게이트 전극(12), 반도체층(4) 및 소스/드레인 전극(5, 6)에 의해 박막트랜지스터(T)가 형성된다.
보호막(7) 상부에서 드레인콘택홀(13)을 통해 드레인 전극(6)과 전기적으로 연결된 제1 전극(8)이 형성되어 있으며, 보호막(7) 상에 서브픽셀 영역에 대응하도록 제1 전극(8)의 일부가 노출된 절연 패턴(9)이 형성되어 있다.
노출된 제1 전극(8) 상에 유기전계발광층(10)이 형성되어 있고, 유기전계발광층(10)을 포함하는 절연 패턴(9) 상에 제2 전극(11)이 형성되어 있다. 유기전계발광층(10)은 적색 유기전계발광층, 녹색 유기전계발광층 및 청색 유기전계발광층에 의해 각 서브필셀 영역에 형성된다. 이들 각 유기전계발광층은 개별적인 공정으 로 형성되게 된다.
따라서, 제1 전극(8), 유기전계발광층(10) 및 제2 전극(11)에 의해 유기전계발광소자(E)가 형성된다.
이상과 같은 종래의 유기전계발광표시장치는 박막트랜지스터가 반도체 제조 공정에 의해 형성되고, 유기전계발광층이 새도우마스크를 이용하여 증착 공정에 의해 형성됨으로써, 서로 상이한 제조 공정이 사용됨에 따라 제조 시간이 길어지고 제조 비용이 증가되는 문제가 있다.
또한, 종래의 유기전계발광표시장치는 게이트 전극 형성, 반도체층 형성, 소스/ 드레인 전극 형성, 드레인콘택홀 형성, 제1 전극 형성, 절연 패턴 형성, 적색 유기전계발광층 형성, 녹색 유기전계발광층 형성, 청색 유기전계발광층 형성과 같이 9장의 마스크가 필요하게 되어, 제조 공정이 복잡해지고 또한 마스크 수가 증가로 인한 제조 비용이 현저히 증가되는 문제가 있다.
본 발명은 박막트랜지스터와 유기전계발광소자를 동시에 형성함으로써, 공정수를 획기적으로 줄여 제조 비용을 줄이고 제조 공정을 단순화하며 제조 시간을 단축할 수 있는 유기전계발광표시장치 및 그 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따르면, 유기전계발광표 시장치는, 제1 방향을 따라 배치된 게이트 라인들; 상기 게이트 라인들과 교차하여 제2 방향으로 배치된 데이터 라인들; 및 상기 게이트 라인들은 제1 내지 제3 게이트 라인들을 포함하고, 상기 제1 내지 제3 게이트 라인들과 상기 데이터 라인들에 의해 정의된 서브픽셀 영역들을 포함하고, 상기 서브픽셀 영역들은, 상기 제1 게이트 라인 상에 배치된 제1 서브픽셀 영역들; 상기 제2 게이트 라인 상에 배치된 제2 서브픽셀 영역들; 및 상기 제3 게이트 라인 상에 배치된 제3 서브픽셀 영역들을 포함하고, 상기 제1 서브픽셀 영역들 각각은 제1 발광 물질로 이루어진 제1 액티브층을 갖는 제1 박막트랜지스터와 상기 제1 발광 물질로 이루어진 제1 발광층을 갖는 제1 유기전계발광소자를 포함하고, 상기 제2 서브픽셀 영역들 각각은 제2 발광 물질로 이루어진 제2 액티브층을 갖는 제2 박막트랜지스터와 상기 제2 발광 물질로 이루어진 제2 발광층을 갖는 제2 유기전계발광소자를 포함하며, 상기 제3 서브픽셀 영역들 각각은 제3 발광 물질로 이루어진 제3 액티브층을 갖는 제3 박막트랜지스터와 상기 제3 발광 물질로 이루어진 제3 발광층을 갖는 제3 유기전계발광소자를 포함한다.
본 발명의 제2 실시예에 따르면, 유기전계발광표시장치는, 제1 방향을 따라 배치된 게이트 라인들; 상기 게이트 라인들과 교차하여 제2 방향으로 배치된 데이터 라인들; 및 상기 게이트 라인들과 상기 데이터 라인들에 의해 정의된 서브픽셀 영역들을 포함하고, 상기 각 게이트 라인 상으로 제1 내지 제3 서브픽셀 영역들이 순서적으로 배치되고, 상기 제1 서브픽셀 영역은 제1 발광 물질로 이루어진 제1 액티브층을 갖는 제1 박막트랜지스터와 상기 제1 발광 물질로 이루어진 제1 발광층을 갖는 제1 유기전계발광소자를 포함하고, 상기 제2 서브픽셀 영역은 상기 제1 발광 물질로 이루어진 제2 액티브층을 갖는 제2 박막트랜지스터와 제2 발광 물질로 이루어진 제2 발광층을 갖는 제2 유기전계발광소자를 포함하며, 상기 제3 서브픽셀 영역은 상기 제1 발광 물질로 이루어진 제3 액티브층을 갖는 제3 박막트랜지스터와 제3 발광 물질로 이루어진 제3 발광층을 갖는 제3 유기전계발광소자를 포함한다.
본 발명의 제3 실시예에 따르면, 유기전계발광표시장치는, 제1 방향을 따라 배치된 게이트 라인들; 상기 게이트 라인들과 교차하여 제2 방향으로 배치된 데이터 라인들; 및 상기 게이트 라인들과 상기 데이터 라인들에 의해 정의된 서브픽셀 영역들을 포함하고, 상기 각 게이트 라인 상으로 제1 내지 제3 서브픽셀 영역들이 순서적으로 배치되고, 상기 제1 서브픽셀 영역은 제2 발광 물질로 이루어진 제1 액티브층을 갖는 제1 박막트랜지스터와 상기 제1 발광 물질로 이루어진 제1 발광층을 갖는 제1 유기전계발광소자를 포함하고, 상기 제2 서브픽셀 영역은 상기 제2 발광 물질로 이루어진 제2 액티브층을 갖는 제2 박막트랜지스터와 상기 제2 발광 물질로 이루어진 제2 발광층을 갖는 제2 유기전계발광소자를 포함하며, 상기 제3 서브픽셀 영역은 상기 제2 발광 물질로 이루어진 제3 액티브층을 갖는 제3 박막트랜지스터와 제3 발광 물질로 이루어진 제3 발광층을 갖는 제3 유기전계발광소자를 포함한다.
본 발명의 제4 실시예에 따르면, 유기전계발광표시장치는, 제1 방향을 따라 배치된 게이트 라인들; 상기 게이트 라인들과 교차하여 제2 방향으로 배치된 데이터 라인들; 및 상기 게이트 라인들과 상기 데이터 라인들에 의해 정의된 서브픽셀 영역들을 포함하고, 상기 각 게이트 라인 상으로 제1 내지 제3 서브픽셀 영역들이 순서적으로 배치되고, 상기 제1 서브픽셀 영역은 제3 발광 물질로 이루어진 제1 액티브층을 갖는 제1 박막트랜지스터와 상기 제1 발광 물질로 이루어진 제1 발광층을 갖는 제1 유기전계발광소자를 포함하고, 상기 제2 서브픽셀 영역은 상기 제3 발광 물질로 이루어진 제2 액티브층을 갖는 제2 박막트랜지스터와 제2 발광 물질로 이루어진 제2 발광층을 갖는 제2 유기전계발광소자를 포함하며, 상기 제3 서브픽셀 영역은 상기 제3 발광 물질로 이루어진 제3 액티브층을 갖는 제3 박막트랜지스터와 제3 발광 물질로 이루어진 상기 제3 발광층을 갖는 제3 유기전계발광소자를 포함한다.
본 발명의 제5 실시예에 따르면, 유기전계발광표시장치의 제조 방법은, 서브픽셀 영역들이 정의된 기판 상에 게이트 라인과 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 소스/드레인 금속막과 제1 물질을 형성하고, 회절 기능을 갖는 마스크를 이용하여 상기 소스/드레인 전극과 제1 물질을 패터닝하여, 데이터 라인을 형성하고, 박막트랜지스터 영역에 소스/드레인 전극과 오믹콘택층을 형성하고, 유기전계발광소자 영역에 제1 전극 및 제1 주입층을 형성하는 단계; 상기 오믹콘택층 및 상기 제1 주입층을 포함하는 상기 기판 상에 제1 발광 물질과 제2 물질을 형성하고 패터닝하여, 제1 서브픽셀 영역들 각각에 상기 게이트 전극에 대응하는 상기 게이트 절연막 상부 및 상기 오믹콘택층 상부에 상기 제1 발광 물질로 이루어진 제1 액티브층을 형성하고, 상기 제1 주입층 상에 상기 제1 발광 물질로 이루어진 제1 발광층 및 제2 주입층을 형성하는 단계; 상기 제1 액티브층 및 상기 제2 주입층을 포함하는 상기 기판 상에 제2 발광 물질과 제3 물질을 형성하고 패터닝하여, 제2 서브픽셀 영역들 각각에 상기 게이트 전극에 대응하는 상기 게이트 절연막 상부 및 상기 오믹콘택층 상부에 상기 제2 발광 물질로 이루어진 제2 액티브층을 형성하고, 상기 제1 주입층 상에 상기 제2 발광 물질로 이루어진 제2 발광층 및 제3 주입층을 형성하는 단계; 상기 제2 액티브층 및 상기 제3 주입층을 포함하는 상기 기판 상에 제3 발광 물질과 제4 물질을 형성하고 패터닝하여, 제3 서브픽셀 영역들 각각에 상기 게이트 전극에 대응하는 상기 게이트 절연막 상부 및 상기 오믹콘택층 상부에 상기 제3 발광 물질로 이루어진 제3 액티브층을 형성하고, 상기 제1 주입층 상에 상기 제3 발광 물질로 이루어진 제3 발광층 및 제4 주입층을 형성하는 단계; 상기 제2 내지 제4 주입층을 포함하는 상기 기판 상에 상기 제2 내지 제4 주입층이 노출되도록 패터닝된 절연 패턴을 형성하는 단계; 및 상기 노출된 제2 내지 제4 주입층을 포함하는 상기 기판 상에 제2 전극을 형성하는 단계를 포함한다.
본 발명의 제6 실시예에 따르면, 유기전계발광표시장치의 제조 방법은, 서브픽셀 영역들이 정의된 기판 상에 게이트 라인과 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 소스/드레인 금속막과 제1 물질을 형성하고, 회절 기능을 갖는 마스크를 이용하여 상기 소스/드레인 전극과 제1 물질을 패터닝하여, 데이터 라인을 형성하고, 박막트랜지스터 영역에 소스/드레인 전극과 오믹콘택층을 형성하고, 유기전계발광소자 영역에 제1 전극 및 제1 주입층을 형성하는 단계; 상기 오믹콘택층 및 상기 제1 주입층을 포함하는 상기 기판 상에 제1 발광 물질과 제2 물질을 형성 하고 패터닝하여, 상기 각 서브픽셀 영역들 각각에 상기 게이트 전극에 대응하는 상기 게이트 절연막 상부 및 상기 오믹콘택층 상부에 상기 제1 발광 물질로 이루어진 액티브층을 형성하고, 제1 서브픽셀 영역에 상기 제1 주입층 상에 상기 제1 발광 물질로 이루어진 제1 발광층 및 제2 주입층을 형성하는 단계; 상기 액티브층 및 상기 제2 주입층을 포함하는 상기 기판 상에 제2 발광 물질과 제3 물질을 형성하고 패터닝하여, 상기 제1 서브픽셀 영역에 인접한 제2 서브픽셀 영역에 상기 제1 주입층 상에 상기 제2 발광 물질로 이루어진 제2 발광층 및 제3 주입층을 형성하는 단계; 상기 액티브층 및 상기 제3 주입층을 포함하는 상기 기판 상에 제3 발광 물질과 제4 물질을 형성하고 패터닝하여, 상기 제2 서브픽셀 영역에 인접한 제3 서브픽셀 영역에 상기 제1 주입층 상에 상기 제3 발광 물질로 이루어진 제3 발광층 및 제4 주입층을 형성하는 단계; 상기 제2 내지 제4 주입층을 포함하는 상기 기판 상에 상기 제2 내지 제4 주입층이 노출되도록 패터닝된 절연 패턴을 형성하는 단계; 및 상기 노출된 제2 내지 제4 주입층을 포함하는 상기 기판 상에 제2 전극을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 유기전계발광표시장치의 화소 배열을 도시한 도면이다.
도 2에 도시한 바와 같이, 제1 방향으로 다수의 게이트 라인(21)들이 배치되고, 게이트 라인(21)들과 교차하여 제2 방향으로 다수의 데이터 라인(23)들이 배치된다.
상기 게이트 라인(21)과 데이터 라인(23)에 의해 단위 서브픽셀 영역(P)이 정의된다.
서브픽셀 영역(P)은 유기전계발광소자(E)와, 상기 유기전계발광소자(E)를 구동하는 박막트랜지스터(T)를 포함한다.
상기 박막트랜지스터(T)는 서브픽셀 영역(P)을 선택하기 위한 스위칭 박막트랜지스터와 상기 유기전계발광소자(E)에 구동 전류를 공급하는 구동 박막트랜지스터를 포함할 수 있다. 스위칭 박막트랜지스터는 적어도 하나 이상을 포함할 수 있다.
이하에서는 편의상 박막트랜지스터라 함은 구동 박막트랜지스터를 지칭한다.
상기 박막트랜지스터(T)는 게이트 전극, 액티브층 및 오믹콘택층을 포함하는 반도체층 및 소스/드레인 전극으로 구성될 수 있다.
상기 유기전계발광소자(E)는 나중에 설명될 제1 전극, 유기발광층 및 제2 전극을 포함할 수 있다. 여기서, 제1 전극은 양극 또는 화소 전극일 수 있고, 제2 전극은 음극 또는 공통 전극일 수 있다. 상기 소스/드레인 전극 및 상기 제1 전극은 투명성의 도전물질로 이루어질 수 있다. 예를 들면, 상기 제1 전극은 인듐 틴 옥사이드(Indium Tin Oxide;ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide;IZO)로 이루어질 수 있다. 상기 제2 전극은 상기 제1 전극에 비해 일함수가 낮은 도전물질로 이루어질 수 있다. 예를 들면, 상기 제2 전극은 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg), 은(Ag)등으로 이루어질 수 있다.
상기 유기발광층은 제1 주입층, 발광층 및 제2 주입층의 순서로 배치될 수 있다. 상기 제1 주입층과 상기 발광층 사이에는 정공의 수송을 용이하게 하기 위한 제1 수송층이 배치되고, 상기 발광층과 상기 제2 주입층 사이에는 전자의 수송을 용이하게 하기 위한 제2 수송층이 배치될 수 있다. 상기 발광층의 발광 물질에 따라 서브픽셀 영역의 색이 결정될 수 있다. 예컨대, 상기 발광층이 적색 발광 물질로 이루어지는 경우, 해당 서브픽셀 영역에서는 적색이 표시될 수 있다. 상기 발광층이 녹색 발광 물질로 이루어지는 경우, 해당 서브픽셀 영역에서는 녹색이 표시될 수 있다. 상기 발광층이 청색 발광 물질로 이루어지는 경우, 해당 서브픽셀 영역에서는 청색이 표시될 수 있다.
상기 유기전계발광소자(E)의 발광층과 상기 박막트랜지스터(T)의 반도체층을 구성하는 액티브층은 동일 발광 물질로 이루어질 수 있다. 예컨대, 서브픽셀 영역(P)이 적색을 표시하는 영역인 경우, 상기 유기전계발광소자(E)의 발광층과 상기 박막트랜지스터(T)의 반도체층을 구성하는 액티브층은 적색 발광 물질로 이루어질 수 있다. 서브픽셀 영역(P)이 녹색을 표시하는 영역인 경우, 상기 유기전계발광소자(E)의 발광층과 상기 박막트랜지스터(T)의 반도체층을 구성하는 액티브층은 녹색 발광 물질로 이루어질 수 있다. 서브픽셀 영역(P)이 청색을 표시하는 영역인 경우, 상기 유기전계발광소자(E)의 발광층과 상기 박막트랜지스터(T)의 반도체층을 구성하는 액티브층은 청색 발광 물질로 이루어질 수 있다.
본 발명에서는 게이트 라인(21)별로 적색 서브픽셀 영역, 녹색 서브픽셀 영역 및 청색 서브픽셀 영역으로 배치될 수 있다.
예컨대, 제1 게이트 라인 상에는 적색 발광 물질로 이루어진 액티브층을 갖 는 박막트랜지스터(T)와 적색 발광 물질로 이루어진 발광층을 갖는 유기전계발광소자(E)를 포함한 다수의 적색 서브픽셀 영역이 배치될 수 있다.
제2 게이트 라인 상에는 녹색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와 녹색 발광 물질로 이루어진 발광층을 갖는 유기전계발광소자(E)를 포함한 다수의 녹색 서브픽셀 영역이 배치될 수 있다.
제3 게이트 라인 상에는 청색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와 청색 발광 물질로 이루어진 발광층을 갖는 유기전계발광소자(E)를 포함한 다수의 청색 서브픽셀 영역이 배치될 수 있다.
따라서 어느 하나의 게이트 라인(21) 상의 각 서브픽셀 영역(P)에는 동일한 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와 발광층을 갖는 유기전계발광소자(E)가 구비될 수 있다.
이상의 설명에서는 제1 게이트 라인 상의 각 서브픽셀 영역(P)이 적색 발광 물질, 제2 게이트 라인 상의 각 서브픽셀 영역(P)이 녹색 발광 물질 그리고 제3 게이트 라인 상의 각 서브픽셀 영역(P)이 청색 발광 물질로 이루어진 발광층 및 반도체층을 갖는 것으로 설명하였다.
하지만, 이는 단지 일 실시예에 불과하며, 본 발명은 이에 한정되지 않는다.
이하에서는 적색 발광 물질에 의해 형성된 박막트랜지스터와 유기전계발광소자를 구비한 제1 서브픽셀 영역과, 녹색 발광 물질에 의해 형성된 박막트랜지스터와 유기전계발광소자를 구비한 제2 서브픽셀 영역과, 청색 발광 물질에 의해 형성된 박막트랜지스터와 유기전계발광소자를 구비한 제3 서브픽셀 영역이 순서적으로 인접하여 배치되는 것이 불가능함을 설명한다.
이러한 경우, 하나의 게이트 라인 상에 제1 내지 제3 서브픽셀 영역이 배치된다.
색을 표시하는 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질이 박막트랜지스터의 액티브층으로 사용되는 경우, 액티브층이 어느 발광 물질로 이루어지는지에 따라 해당 액티브층의 문턱전압이 상이하게 된다. 즉, 각 발광 물질에 따라 각 발광 물질로 이루어진 각 액티브층의 문턱전압이 상이해진다.
예컨대, 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질의 순서로 문턱전압이 증가한다. 이러한 사실은 여러 가지 공지 문헌으로 입증되고 있으므로, 본 발명에서 더 이상 설명하지 않기로 한다.
따라서, 게이트 라인으로 적색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터를 턴온시키기 위한 게이트 전압이 인가되는 경우, 제2 및 제3 서브픽셀 영역에 구비된 박막트랜지스터는 상기 게이트 전압보다 높은 문턱전압을 가지므로, 턴온되지 않게 된다.
따라서, 제1 서브픽셀 영역의 유기전계발광소자는 구동되는데 반해, 제2 및 제3 서브픽셀 영역의 유기전계발광소자는 구동되지 않게 되어, 적색만이 표시되고 녹색이나 청색은 표시되지 않게 되어, 원하는 풀컬러 동영상을 얻을 수 없다.
이와 같은 이유로, 본 발명에서는 제1 게이트 라인 상에는 적색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와 적색 발광 물질로 이루어진 발광층을 갖는 적색 유기전계발광소자(E)를 포함한 다수의 적색 서브픽셀 영역이 배치될 수 있다.
제2 게이트 라인 상에는 녹색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와 녹색 발광 물질로 이루어진 발광층을 갖는 녹색 유기전계발광소자(E)를 포함한 다수의 녹색 서브픽셀 영역이 배치될 수 있다.
제3 게이트 라인 상에는 청색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와 청색 발광 물질로 이루어진 발광층을 갖는 청색 유기전계발광소자(E)를 포함한 다수의 청색 서브픽셀 영역이 배치될 수 있다.
앞서 설명한 바와 같이, 적색 서브픽셀 영역에 구비된 적색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와, 녹색 서브픽셀 영역에 구비된 녹색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와, 청색 서브픽셀 영역에 구비된 청색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)는 서로 상이한 게이트 전압에 의해 턴온될 수 있다.
예컨대, 제1 게이트 라인 상에 배치된 각 적색 서브픽셀 영역에는 제1 게이트 전압이 공급되고, 제2 게이트 라인 상에 배치된 각 녹색 서브픽셀 영역에는 제2 게이트 전압이 공급되며, 제3 게이트 라인 상에 배치된 각 청색 서브픽셀 영역에는 제3 게이트 전압이 공급될 수 있다.
상기 제1 게이트 전압보다는 제2 게이트 전압이 적어도 더 크며, 제2 게이트 전압보다는 제3 게이트 전압이 적어도 더 큰 것이 바람직하다.
상기 제1 게이트 전압은 상기 적색 서브픽셀 영역에 구비된 적색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)의 문턱전압보다 적어도 큰 것이 바람직하다.
상기 제2 게이트 전압은 상기 녹색 서브픽셀 영역에 구비된 녹색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)의 문턱전압보다 적어도 큰 것이 바람직하다.
상기 제3 게이트 전압은 상기 청색 서브픽셀 영역에 구비된 청색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)의 문턱전압보다 적어도 큰 것이 바람직하다.
따라서, 제1 게이트 라인으로 공급된 제1 게이트 전압에 의해 상기 제1 게이트 라인 상의 적색 서브픽셀 영역에 구비된 적색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)가 턴온될 수 있다.
제2 게이트 라인으로 공급된 제2 게이트 전압에 의해 상기 제2 게이트 라인 상의 녹색 서브픽셀 영역에 구비된 녹색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)가 턴온될 수 있다.
제3 게이트 라인으로 공급된 제3 게이트 전압에 의해 상기 제3 게이트 라인 상의 청색 서브픽셀 영역에 구비된 청색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)가 턴온될 수 있다.
결국, 제1 게이트 라인 상의 각 서브픽셀 영역(P)에는 적색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터와 적색 발광 물질로 이루어진 발광층을 갖는 적색 유기전계발광소자를 포함한다. 제2 게이트 라인 상의 각 서브픽셀 영역(P)에는 녹색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터와 녹색 발광 물 질로 이루어진 발광층을 갖는 녹색 유기전계발광소자(E)를 포함한다. 제3 게이트 라인 상의 각 서브픽셀 영역(P)에는 청색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터와 청색 발광 물질로 이루어진 발광층을 갖는 청색 유기전계발광소자(E)를 포함한다.
이와 같이, 본 발명은 각 서브픽셀 영역(P)에 구비된 박막트랜지스터(T)의 액티브층과 유기전계발광소자(E)의 발광층은 동일한 발광 물질로 이루어질 수 있다.
또한, 본 발명은 박막트랜지스터(T)의 드레인 전극과 유기전계발광소자(E)의 제1 전극을 일체로 형성할 수 있다.
도 3은 도 2의 유기전계발광표시장치에서 단위 서브픽셀 영역을 도시한 단면도로서, 적색 발광 물질이 사용된 적색 서브픽셀 영역을 일예로 도시한다.
도 3에 도시한 바와 같이, 기판(31) 상에 게이트 전극(33)이 형성되어 있고, 상기 게이트 전극(33)을 포함한 기판(31) 전면에 게이트 절연막(35)이 형성되어 있다.
상기 게이트 전극(33)에 대응하는 상기 게이트 절연막(35) 상에서 일정 간격 이격되어 소스/드레인 전극(37, 39)이 형성되어 있고, 상기 드레인 전극(39)에 일체로 제1 전극(41)이 형성되어 있다.
본 발명에서는 유기전계발광소자(E)의 제1 전극(41)과 박막트랜지스터(T)의 소스/드레인 전극(37, 39)이 동일 물질로 형성되어, 공정 수를 줄일 수 있는 효과가 있다.
상기 소스/드레인 전극(37, 39) 상에는 오믹콘택층(43a, 43b)이 형성되어 있고, 상기 드레인 전극(39) 상에 형성된 오믹콘택층(43a, 43b)과 이격되어 상기 제1 전극(41) 상에 제1 주입층(45)이 형성되어 있다. 상기 오믹콘택층(43a, 43b)과 제1 주입층(45)은 동일한 제1 물질로 형성될 수 있다.
상기 오믹콘택층(43a, 43b)은 전류의 흐름을 용이하게 하기 위해 형성된다. 즉, 상기 오믹콘택층(43a, 43b)은 상기 소스/드레인 전극(37, 39) 상에 형성되어, 소스/드레인 전극(37, 39)으로 또는 소스/드레인 전극(37, 39)으로부터 전류의 흐름을 용이하게 하는 역할을 한다.
본 발명에서는 유기전계발광소자(E)의 제1 주입층(45)과 박막트랜지스터(T)의 오믹콘택층(43a, 43b)이 동일 물질로 형성됨으로써, 공정 수를 줄일 수 있는 효과가 있다.
상기 제1 주입층(45)은 정공 주입층일 수 있지만, 이에 한정하지 않는다. 상기 제1 물질은 전도성 고분자의 한 종류인 PEDOT과 전도성을 증가시키기 위한 도펀트(dopant)로 사용되는 고분자인 PSS와 혼합한 블렌드 물질일 수 있다. 이는 하나의 예에 불과하며, 본 발명은 정공 주입을 용이하게 할 수 있는 어떠한 물질이라도 사용될 수 있다.
상기 게이트 전극(33)에 대응된 게이트 절연막(35) 상부와 상기 오믹콘택층(43a, 43b) 상부에 액티브층(47)이 형성되어 있고, 상기 제1 주입층(45) 상부에 발광층(49)이 형성되어 있다.
상기 액티브층(47)과 상기 발광층(49)은 동일한 발광 물질로 형성될 수 있 다. 발광 물질은 색을 갖는 광을 발생시키는 물질로서, 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질이 사용될 수 있다.
적색 발광 물질로는 알루미늄 트리스(8-하이드록시퀴롤린)Aluminium tris(8-hydroxyquinoline))를 사용할 수 있다. 녹색 발광 물질로는 (N,N-비스(나프탈렌-1-일)페닐)-N,N-비스(페닐)밴지디인(N,N'-bis(naphthalen-1-yl)phenyl)N-N'-bis(phenyl)benzidine:NPB)을 사용할 수 있다. 청색 발광 물질로는 4-4'-비스(2,2-다이페닐-엔텐-1-일)-다이페닐(4-4'-bis(2,2-diphenyl-ethen-1-yl)-diphenyl: DPVBi)를 사용할 수 있다.
본 발명에서는 유기전계발광소자(E)의 발광층(49)과 박막트랜지스터(T)의 액티브층(47)이 동일 물질로 형성됨으로써, 공정 수를 줄일 수 있는 효과가 있다.
상기 액티브층(47)과 상기 오믹콘택층(43a, 43b)에 의해 반도체층(48)이 형성될 수 있다.
상기 액티브층(47)과 상기 발광층(49) 상에는 제2 주입층(53)이 형성되어 있다. 상기 제2 주입층(53)은 전자 주입층일 수 있지만, 이에 한정하지 않는다. 상기 제2 물질은 전도성 고분자의 한 종류인 PEDOT과 전도성을 증가시키기 위한 도펀트(dopant)로 사용되는 고분자인 PSS와 혼합한 블렌드 물질일 수 있다. 이는 하나의 예에 불과하며, 본 발명은 전자 주입을 용이하게 할 수 있는 어떠한 물질이라도 사용될 수 있다.
상기 제2 주입층(53)의 일부 영역이 노출된 절연 패턴(55)이 형성되어 있다.
상기 노출된 영역을 포함하여 상기 절연 패턴(55)의 전면에 제2 전극(57)이 형성되어 있다. 상기 제2 전극(57)은 상기 노출된 영역을 통해 상기 제2 주입층(53)에 접촉되도록 형성된다.
따라서, 게이트 전극(33), 반도체층(48) 및 소스/드레인 전극(37, 39)에 의해 박막트랜지스터(T)가 형성될 수 있다.
또한, 상기 제1 전극(41), 제1 주입층(45), 발광층(49), 제2 주입층(53) 및 제2 전극(57)에 의해 유기전계발광소자(E)가 형성될 수 있다.
도 4a 내지 도 4f는 본 발명의 제2 실시예에 따른 유기전계발광표시장치의 제조 공정을 도시한 단면도이다.
도 4a에 도시한 바와 같이, 기판(31) 상에 게이트 금속막을 증착하고 패터닝하여 게이트 라인(미도시)들과 게이트 전극(33)을 형성한다.
도 4b에 도시한 바와 같이, 게이트 전극(33)을 포함하는 기판(31)의 전면에 게이트 절연막(35)을 형성하고, 그 위에 소스/드레인 금속막(36)과 제1 물질(42)을 형성한다. 상기 제1 물질(42)은 전도성 고분자의 한 종류인 PEDOT과 전도성을 증가시키기 위한 도펀트(dopant)로 사용되는 고분자인 PSS와 혼합한 블렌드 물질일 수 있다. 이는 하나의 예에 불과하며, 본 발명은 정공 주입을 용이하게 할 수 있는 어떠한 물질이라도 사용될 수 있다.
이어서, 상기 제1 물질(42) 상부에 포토레지스트 물질을 형성하고, 그 위에 하프톤 마스크(61)를 위치시킨다.
상기 하프톤 마스크(61)는 광을 투과시키는 투과 영역(61a), 광을 회절시키는 반투과 영역(61b) 및 광을 차단시키는 차단 영역(61c)을 포함한다.
상기 하프톤 마스크(61)를 대상으로 노광 및 현상 공정을 수행하면, 상기 하프톤 마스크(61)의 투과 영역(61a)을 대응하는 포토레지스트 물질은 완전히 제거되고, 반투과 영역(61b)에 대응하는 포토레지스트 물질은 그 상부로부터 소정 두께가 제거되며, 차단 영역(61c)에 대응하는 포토레지스트 물질은 그대로 남게 된다. 이와 같은 공정에 의해 제1 포토레지스트 패턴(63)이 형성된다.
도 4c에 도시한 바와 같이, 상기 제1 포토레지스트패턴(63)을 마스크로 하여 패터닝하는 경우, 상기 게이트 전극(33)에 대응된 게이트 절연막(35) 상의 제1 물질(42) 및 소소/드레인 금속막(36)이 제거하여, 서로 이격된 소스/ 드레인 전극(37, 39)과, 데이터 라인(미도시)들과, 상기 드레인 전극(39)에 일체로 연결된 제1 전극(41)이 형성된다.
또한, 상기 소스/드레인 전극(37, 39) 상에 오믹콘택층(43a, 43b)이 형성된다.
본 발명에서는 소스/드레인 전극(37, 39)과 제1 전극(41)을 1회의 공정에 의해 동시에 형성함으로써, 공정 수를 줄일 수 있다.
상기 소스/드레인 전극(37, 39) 및 상기 제1 전극(41)은 투명성의 도전물질로 이루어질 수 있다. 예를 들면, 상기 투명성 도전 물질로는 인듐 틴 옥사이드(Indium Tin Oxide;ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide;IZO) 등이 사용될 수 있지만, 이에 한정하지 않는다.
상기 하프톤 마스크(61)의 반투과 영역(61b)에 대응된 제1 포토레지스트패턴(63)이 모두 제거되도록 상기 제1 포토레지스트패턴(63)을 대상으로 애 싱(ashing) 공정을 수행한다. 이에 따라, 상기 하프톤 마스크(61)의 반투과 영역(61b)에 대응된 제1 포토레지스트패턴(63)은 모두 제거되어 하부의 제1 물질(42)이 노출되게 된다. 또한, 상기 제1 포토레지스트패턴(63)은 상기 애싱 공정에 의해 상기 하프톤 마스크(61)의 반투과 영역(61b)에 대응된 제1 포토레지스트패턴(63)의 두께만큼 줄어들어, 제2 포토레지스트패턴(63')이 형성되게 된다.
상기 제2 포토레지스트패턴(63')을 마스크로 하여 패터닝하여, 상기 반투과 영역(61b)에 대응된 제1 물질(42)이 제거되다. 이에 따라, 상기 제1 전극(41) 상에 제1 주입층(45)이 형성된다.
본 발명에서는 오믹콘택층(43a, 43b)과 제1 주입층(45)을 1회의 공정에 의해 동시에 형성함으로써, 공정 수를 줄일 수 있다.
이어서, 상기 제2 포토레지스트패턴(63')을 스트립 공정에 의해 제거한다.
도 4d에 도시한 바와 같이, 오믹콘택층(43a, 43b) 및 제1 주입층(45)을 포함하는 기판(31)의 전면에 적색 발광 물질(46)과 제2 물질(52)을 순차적으로 형성한다.
적색 발광 물질(46)로는 알루미늄 트리스(8-하이드록시퀴롤린)Aluminium tris(8-hydroxyquinoline))를 사용할 수 있다.
도 4e에 도시한 바와 같이, 상기 기판(31) 상의 적색 발광 물질(46)을 패터닝하여, 게이트 전극(33)에 대응하는 게이트 절연막(35) 상부 및 오믹콘택층(43a, 43b) 상부에 적색 발광 물질(46)로 이루어진 액티브층(47)을 형성한다. 상기 액티브층(47)은 박막트랜지스터 영역에 형성될 수 있다. 박막트랜지스터 영역은 박막트 랜지스터를 형성하기 위한 영역을 의미한다.
또한, 제1 주입층(45) 상부에 적색 발광 물질(46)로 이루어진 발광층(49)과 제2 주입층(53)을 형성한다. 상기 발광층(49)은 유기전계발광소자 영역에 형성될 수 있다. 유기전계발광소자 영역은 유기전계발광소자를 형성하기 위한 영역을 의미한다.
상기 액티브층(47) 상에는 제2 물질로 이루어진 패턴(51)이 형성될 수 있다.
본 발명에서는 액티브층(47)과 적색 발광층(49)을 1회의 공정에 의해 형성함으로써, 공정 수를 줄일 수 있다.
도 4d와 도 4e는 적색 발광층(49)을 형성하는 공정을 도시한 것으로서, 녹색 발광층과 청색 발광층을 형성하기 위해서는 도 4d와 도 4e와 같은 공정을 2회 더 실시될 수 있다. 상기 녹색 발광층은 녹색 발광 물질로 이루어질 수 있고, 청색 발광층은 청색 발광 물질로 이루어질 수 있다.
상기 녹색 발광층 상에 제3 물질로 이루어진 제3 주입층이 형성되고, 상기 청색 발광층 상에 제4 물질로 이루어진 제4 주입층이 형성될 수 있다.
녹색 발광 물질로는 (N,N-비스(나프탈렌-1-일)페닐)-N,N-비스(페닐)밴지디인(N,N'-bis(naphthalen-1-yl)phenyl)N-N'-bis(phenyl)benzidine:NPB)을 사용할 수 있다. 청색 발광 물질로는 4-4'-비스(2,2-다이페닐-엔텐-1-일)-다이페닐(4-4'-bis(2,2-diphenyl-ethen-1-yl)-diphenyl: DPVBi)를 사용할 수 있다.
상기 제2 내지 제4 물질은 전도성 고분자의 한 종류인 PEDOT과 전도성을 증가시키기 위한 도펀트(dopant)로 사용되는 고분자인 PSS와 혼합한 블렌드 물질일 수 있다. 이는 하나의 예에 불과하며, 본 발명은 전자 주입을 용이하게 할 수 있는 어떠한 물질이라도 사용될 수 있다.
상기 액티브층과 상기 오믹콘택층에 의해 반도체층이 형성된다.
그러므로, 상기 게이트 전극, 상기 반도체층, 상기 소스 전극 및 상기 드레인 전극에 의해 박막트랜지스터가 형성된다.
도 4f에 도시한 바와 같이, 상기 제2 내지 제4 주입층을 포함하는 기판(31)의 전면에 절연 물질을 증착하고 상기 제2 내지 제4 주입층이 노출되도록 패터닝하여, 절연 패턴(55)을 형성한다.
상기 노출된 제2 내지 제4 주입층을 포함한 상기 절연 패턴(55) 상에 도전 물질을 증착하여 제2 전극(57)을 형성한다. 상기 제2 전극(57)은 제1 전극(41)에 비해 일함수가 낮은 도전물질로 이루어질 수 있다. 예를 들면, 상기 도전 물질로는 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg), 은(Ag)등이 사용될 수 있지만, 이에 한정하지 않는다.
상기 제1 전극(41), 제1 주입층(45), 발광층(49), 제2 주입층(53) 및 제2 전극(57)에 의해 유기전계발광소자(E)가 형성될 수 있다.
따라서, 본 발명은 소스/드레인 전극(37, 39)과 제1 전극(41)을 동일 물질을 이용하여 동일 마스크로 동시에 형성하고, 오믹콘택층(43a, 43b)은 제1 주입층(45)을 동일 물질을 이용하여 동일 마스크로 동시에 형성하며, 액티브층(47)과 발광층(49)을 동일 물질을 이용하여 동일 마스크로 동시에 형성함으로써, 공정수를 기존에 비해 현저히 감소시킬 수 있다.
이에 따라, 본 발명은 공정 마스크수가 줄어들어 제조 비용이 줄어들고, 공정수가 줄어들어 공정이 단순해지며, 제조 시간이 줄어들 수 있다.
도 5는 본 발명의 제2 실시예에 따른 유기전계발광표시장치의 화소 배열을 도시한 도면이다.
도 5에 도시한 바와 같이, 제1 방향으로 다수의 게이트 라인(21)들이 배치되고, 게이트 라인(21)들과 교차하여 제2 방향으로 다수의 데이터 라인(23)들이 배치된다.
상기 게이트 라인(21)과 데이터 라인(23)에 의해 단위 서브픽셀 영역(P)이 정의된다.
서브픽셀 영역(P)은 유기전계발광소자(E)와, 상기 유기전계발광소자(E)를 구동하는 박막트랜지스터(T)를 포함한다.
상기 박막트랜지스터(T)는 서브픽셀 영역(P)을 선택하기 위한 스위칭 박막트랜지스터와 상기 유기전계발광소자(E)에 구동 전류를 공급하는 구동 박막트랜지스터를 포함할 수 있다. 스위칭 박막트랜지스터는 적어도 하나 이상을 포함할 수 있다.
이하에서는 편의상 박막트랜지스터라 함은 구동 박막트랜지스터를 지칭한다.
상기 박막트랜지스터(T)는 게이트 전극, 액티브층 및 오믹콘택층을 포함하는 반도체층 및 소스/드레인 전극으로 구성될 수 있다.
상기 유기전계발광소자(E)는 나중에 설명될 제1 전극, 유기발광층 및 제2 전극을 포함할 수 있다. 여기서, 제1 전극은 양극 또는 화소 전극일 수 있고, 제2 전 극은 음극 또는 공통 전극일 수 있다. 상기 소스/드레인 전극 및 상기 제1 전극은 투명성의 도전물질로 이루어질 수 있다. 예를 들면, 상기 제1 전극은 인듐 틴 옥사이드(Indium Tin Oxide;ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide;IZO)로 이루어질 수 있다. 상기 제2 전극은 상기 제1 전극에 비해 일함수가 낮은 도전물질로 이루어질 수 있다. 예를 들면, 상기 제2 전극은 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg), 은(Ag)등으로 이루어질 수 있다.
상기 유기발광층은 제1 주입층, 발광층 및 제2 주입층의 순서로 배치될 수 있다. 상기 제1 주입층과 상기 발광층 사이에는 정공의 수송을 용이하게 하기 위한 제1 수송층이 배치되고, 상기 발광층과 상기 제2 주입층 사이에는 전자의 수송을 용이하게 하기 위한 제2 수송층이 배치될 수 있다. 상기 발광층의 발광 물질에 따라 서브픽셀 영역의 색이 결정될 수 있다. 예컨대, 상기 발광층이 적색 발광 물질로 이루어지는 경우, 해당 서브픽셀 영역에서는 적색이 표시될 수 있다. 상기 발광층이 녹색 발광 물질로 이루어지는 경우, 해당 서브픽셀 영역에서는 녹색이 표시될 수 있다. 상기 발광층이 청색 발광 물질로 이루어지는 경우, 해당 서브픽셀 영역에서는 청색이 표시될 수 있다.
본 발명의 제2 실시예에서는 모든 서브픽셀 영역(P)에 구비된 박막트랜지스터(T)의 액티브층이 동일한 발광 물질, 예컨대 적색 발광 물질로 이루어질 수 있다. 이는 적색 발광 물질이 녹색 발광 물질 및 청색 발광 물질보다 문턱전압이 작기 때문에 게이트 라인(21)으로 공급된 게이트 전압을 낮출 수 있으므로, 소비 전력을 줄일 수 있는 효과가 있다.
하지만, 본 발명의 제2 실시예는 이에 한정하지 않고 모든 서브픽셀 영역(P)에 구비된 박막트랜지스터(T)의 액티브층이 녹색 발광 물질 및 청색 발광 물질로 이루어질 수도 있다.
이에 반해, 각 서브픽셀 영역(P)에 구비된 유기전계발광소자(E)는 적색 유기전계발광소자, 녹색 유기전계발광소자 및 청색 유기전계발광소자가 순서적으로 배치될 수 있다.
따라서, 적색 서브픽셀 영역에는 적색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와 적색 발광 물질로 이루어진 발광층을 갖는 적색 유기전계발광소자(E)를 포함할 수 있다. 녹색 서브픽셀 영역에는 적색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와 녹색 발광 물질로 이루어진 발광층을 갖는 녹색 유기전계발광소자(E)를 포함할 수 있다. 청색 서브픽셀 영역에는 적색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터(T)와 청색 발광 물질로 이루어진 발광층을 갖는 청색 유기전계발광소자(E)를 포함할 수 있다.
이와 같은 배치 구조는 각 게이트 라인(21) 상의 모든 서브픽셀 영역(P)에 동일하게 적용될 수 있다.
본 발명의 제2 실시예에서는 게이트 라인(21)에 관계없이 각 게이트 라인(21) 상의 모든 서브픽셀 영역(P)에 구비된 박막트랜지스터(T)의 액티브층이 모두 적색 발광 물질로 이루어지므로, 적색 발광 물질의 문턱전압보다 적어도 큰 게이트 전압을 각 게이트 라인에 동일하게 공급할 때, 각 게이트 라인(21) 상의 모든 서브픽셀 영역(P)에 구비된 박막트랜지스터가 충분히 턴온될 수 있다. 따라서, 각 게이트 라인(21)에 동일한 게이트 전압을 공급할 수 있으므로, 본 발명의 제1 실시예에 비해 각 서브픽셀 영역(P)을 구동하기가 용이하다. 또한 본 발명의 제2 실시예는 적색 발광 물질의 문턱전압보다 큰 녹색 발광 물질 및 청색 발광 물질로 이루어진 액티브층을 갖는 박막트랜지스터가 구비되지 않아도 되므로, 본 발명의 제1 실시예에 비해 상대적인 소비전력이 줄어들 수 있는 효과가 있다.
도 6은 도 5의 유기전계발광표시장치에서 단위 서브픽셀 영역을 도시한 단면도로서, 녹색 서브픽셀 영역을 일예로 도시한다.
도 6에 도시한 바와 같이, 기판(31) 상에 게이트 전극(33)이 형성되어 있고, 상기 게이트 전극(33)을 포함한 기판(31) 전면에 게이트 절연막(35)이 형성되어 있다.
상기 게이트 전극(33)에 대응하는 상기 게이트 절연막(35) 상에서 일정 간격 이격되어 소스/드레인 전극(37, 39)이 형성되어 있고, 상기 드레인 전극(39)에 일체로 제1 전극(41)이 형성되어 있다.
본 발명에서는 유기전계발광소자(E)의 제1 전극(41)과 박막트랜지스터(T)의 소스/드레인 전극(37, 39)이 동일 물질로 형성되어, 공정 수를 줄일 수 있는 효과가 있다.
상기 소스/드레인 전극(37, 39) 상에는 오믹콘택층(43a, 43b)이 형성되어 있고, 상기 드레인 전극(39) 상에 형성된 오믹콘택층(43a, 43b)과 이격되어 상기 제1 전극(41) 상에 제1 주입층(45)이 형성되어 있다. 상기 오믹콘택층(43a, 43b)과 제1 주입층(45)은 동일한 제1 물질로 형성될 수 있다.
상기 오믹콘택층(43a, 43b)은 전류의 흐름을 용이하게 하기 위해 형성된다. 즉, 상기 오믹콘택층(43a, 43b)은 상기 소스/드레인 전극(37, 39) 상에 형성되어, 소스/드레인 전극(37, 39)으로 또는 소스/드레인 전극(37, 39)으로부터 전류의 흐름을 용이하게 하는 역할을 한다.
본 발명에서는 유기전계발광소자(E)의 제1 주입층(45)과 박막트랜지스터(T)의 오믹콘택층(43a, 43b)이 동일 물질로 형성됨으로써, 공정 수를 줄일 수 있는 효과가 있다.
상기 제1 주입층(45)은 정공 주입층일 수 있지만, 이에 한정하지 않는다. 상기 제1 물질은 전도성 고분자의 한 종류인 PEDOT과 전도성을 증가시키기 위한 도펀트(dopant)로 사용되는 고분자인 PSS와 혼합한 블렌드 물질일 수 있다. 이는 하나의 예에 불과하며, 본 발명은 정공 주입을 용이하게 할 수 있는 어떠한 물질이라도 사용될 수 있다.
상기 게이트 전극(33)에 대응된 게이트 절연막(35) 상부에 적색 발광 물질로 이루어진 액티브층(47)이 형성되어 있고, 제1 주입층(45) 상부에 녹색 발광 물질로 이루어진 발광층(75)이 형성되어 있다.
도 6이 녹색 서브픽셀 영역에 한정하여 설명하고 있지만, 다른 서브픽셀 영역, 예컨대 적색 서브픽셀 영역 및 청색 서브픽셀 영역도 이에 준용하여 이해될 수 있을 것이다.
즉, 적색 서브픽셀 영역인 경우, 게이트 전극(33)에 대응된 게이트 절연막(35) 상부에 적색 발광 물질로 이루어진 액티브층(47)이 형성되어 있고, 제1 주 입층(45) 상부에 적색 발광 물질로 이루어진 발광층이 형성되어 있을 수 있다.
청색 서브픽셀 영역인 경우, 게이트 전극(33)에 대응된 게이트 절연막(35) 상부에 적색 발광 물질로 이루어진 액티브층(47)이 형성되어 있고, 제1 주입층(45) 상부에 청색 발광 물질로 이루어진 발광층이 형성되어 있을 수 있다.
적색 발광 물질로는 알루미늄 트리스(8-하이드록시퀴롤린)Aluminium tris(8-hydroxyquinoline))를 사용할 수 있다. 녹색 발광 물질로는 (N,N-비스(나프탈렌-1-일)페닐)-N,N-비스(페닐)밴지디인(N,N'-bis(naphthalen-1-yl)phenyl)N-N'-bis(phenyl)benzidine:NPB)을 사용할 수 있다. 청색 발광 물질로는 4-4'-비스(2,2-다이페닐-엔텐-1-일)-다이페닐(4-4'-bis(2,2-diphenyl-ethen-1-yl)-diphenyl: DPVBi)를 사용할 수 있다.
상기 액티브층(47)과 상기 오믹콘택층(43a, 43b)에 의해 반도체층(48)이 형성될 수 있다.
상기 발광층(75) 상에는 제2 주입층(76)이 형성되어 있다. 상기 제2 주입층(76)은 전자 주입층일 수 있지만, 이에 한정하지 않는다. 상기 제2 물질은 전도성 고분자의 한 종류인 PEDOT과 전도성을 증가시키기 위한 도펀트(dopant)로 사용되는 고분자인 PSS와 혼합한 블렌드 물질일 수 있다. 이는 하나의 예에 불과하며, 본 발명은 전자 주입을 용이하게 할 수 있는 어떠한 물질이라도 사용될 수 있다.
상기 제2 주입층(76)의 일부 영역이 노출된 절연 패턴(55)이 형성되어 있다.
상기 노출된 영역을 포함하여 상기 절연 패턴(55)의 전면에 제2 전극(57)이 형성되어 있다. 상기 제2 전극(57)은 상기 노출된 영역을 통해 상기 제2 주입 층(76)에 접촉되도록 형성된다.
따라서, 게이트 전극(33), 반도체층(48) 및 소스/드레인 전극(37, 39)에 의해 박막트랜지스터(T)가 형성될 수 있다.
또한, 상기 제1 전극(41), 제1 주입층(45), 발광층(75), 제2 주입층(76) 및 제2 전극(57)에 의해 유기전계발광소자(E)가 형성될 수 있다.
도 7a 내지 도 7h는 본 발명의 제2 실시예에 따른 유기전계발광표시장치의 제조 공정을 도시한 단면도이다.
도 7a에 도시한 바와 같이, 기판(31) 상에 게이트 금속막을 증착하고 패터닝하여 게이트 라인(미도시)들과 게이트 전극(33)을 형성한다.
도 7b에 도시한 바와 같이, 게이트 전극(33)을 포함하는 기판(31)의 전면에 게이트 절연막(35)을 형성하고, 그 위에 소스/드레인 금속막(36)과 제1 물질(42)을 형성한다. 상기 제1 물질(42)은 전도성 고분자의 한 종류인 PEDOT과 전도성을 증가시키기 위한 도펀트(dopant)로 사용되는 고분자인 PSS와 혼합한 블렌드 물질일 수 있다. 이는 하나의 예에 불과하며, 본 발명은 정공 주입을 용이하게 할 수 있는 어떠한 물질이라도 사용될 수 있다.
이어서, 상기 제1 물질(42) 상부에 포토레지스트 물질을 형성하고, 그 위에 하프톤 마스크(61)를 위치시킨다.
상기 하프톤 마스크(61)는 광을 투과시키는 투과 영역(61a), 광을 회절시키는 반투과 영역(61b) 및 광을 차단시키는 차단 영역(61c)을 포함한다.
상기 하프톤 마스크(61)를 대상으로 노광 및 현상 공정을 수행하면, 상기 하 프톤 마스크(61)의 투과 영역(61a)을 대응하는 포토레지스트 물질은 완전히 제거되고, 반투과 영역(61b)에 대응하는 포토레지스트 물질은 그 상부로부터 소정 두께가 제거되며, 차단 영역(61c)에 대응하는 포토레지스트 물질은 그대로 남게 된다. 이와 같은 공정에 의해 제1 포토레지스트패턴(63)이 형성된다.
도 7c에 도시한 바와 같이, 상기 제1 포토레지스트패턴(63)을 마스크로 하여 패터닝하는 경우, 상기 게이트 전극(33)에 대응된 게이트 절연막(35) 상의 제1 물질(42) 및 소소/드레인 금속(37, 39)막이 제거하여, 서로 이격된 소스/ 드레인 전극(37, 39)과, 데이터 라인(미도시)들과, 상기 드레인 전극(39)에 일체로 연결된 제1 전극(41)이 형성된다.
또한, 상기 소스/드레인 전극(37, 39) 상에 오믹콘택층(43a, 43b)이 형성된다.
본 발명에서는 소스/드레인 전극(37, 39)과 제1 전극(41)을 1회의 공정에 의해 동시에 형성함으로써, 공정 수를 줄일 수 있다.
상기 소스/드레인 전극(37, 39) 및 상기 제1 전극(41)은 투명성의 도전물질로 이루어질 수 있다. 예를 들면, 상기 투명성 도전 물질로는 인듐 틴 옥사이드(Indium Tin Oxide;ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide;IZO) 등이 사용될 수 있지만, 이에 한정하지 않는다.
상기 하프톤 마스크(61)의 반투과 영역(61b)에 대응된 제1 포토레지스트패턴(63)이 모두 제거되도록 상기 제1 포토레지스트패턴(63)을 대상으로 애싱 공정을 수행한다. 이에 따라, 상기 하프톤 마스크(61)의 반투과 영역(61b)에 대응된 제1 포토레지스트패턴(63)은 모두 제거되어 하부의 제1 물질(42)이 노출되게 된다. 또한, 상기 제1 포토레지스트패턴(63)은 상기 애싱 공정에 의해 상기 하프톤 마스크(61)의 반투과 영역(61b)에 대응된 제1 포토레지스트패턴(63)의 두께만큼 줄어들어, 제2 포토레지스트패턴(63')이 형성되게 된다.
상기 제2 포토레지스트패턴(63')을 마스크로 하여 패터닝하여, 상기 반투과 영역(61)에 대응된 제1 물질(42)이 제거되다. 이에 따라, 상기 제1 전극(41) 상에 제1 주입층(45)이 형성된다.
본 발명에서는 오믹콘택층(43a, 43b)과 제1 주입층(45)을 1회의 공정에 의해 동시에 형성함으로써, 공정 수를 줄일 수 있다.
이어서, 상기 제2 포토레지스트패턴(63')을 스트립 공정에 의해 제거한다.
도 7d에 도시한 바와 같이, 오믹콘택층(43a, 43b) 및 제1 주입층(45)을 포함하는 기판(31)의 전면에 적색 발광 물질(46)과 제2 물질(52)을 형성한다.
적색 발광 물질(46)로는 알루미늄 트리스(8-하이드록시퀴롤린)Aluminium tris(8-hydroxyquinoline))를 사용할 수 있다.
도 7e에 도시한 바와 같이, 상기 기판(31) 상의 적색 발광 물질(46)을 패터닝하여, 게이트 전극(33)에 대응하는 게이트 절연막(35) 상부 및 오믹콘택층(43a, 43b) 상부에 적색 발광 물질(46)로 이루어진 액티브층(47)을 형성한다. 상기 액티브층(47)은 박막트랜지스터 영역에 형성될 수 있다. 박막트랜지스터 영역은 박막트랜지스터를 형성하기 위한 영역을 의미한다.
적색 서브픽셀 영역의 경우에는 박막트랜지스터 영역에서 게이트 전극(33)에 대응하는 게이트 절연막(35) 상부 및 오믹콘택층(43a, 43b) 상부에 적색 발광 물질(46)로 이루어진 액티브층(47)을 형성하는 한편, 유기전계발광소자 영역에서 상기 제1 주입층(45) 상부에 적색 발광 물질(46)로 이루어진 발광층과 상기 발광층 상에 제2 주입층을 형성한다. 유기전계발광소자 영역은 유기전계발광소자를 형성하기 위한 영역을 의미한다.
녹색 서브픽셀 영역 및 청색 서브픽셀 영역의 경우에는 박막트랜지스터 영역에만 게이트 전극(33)에 대응하는 게이트 절연막(35) 상부 및 오믹콘택층(43a, 43b) 상부에 적색 발광 물질(46)로 이루어진 액티브층(47)을 형성한다. 왜냐하면, 녹색 서브픽셀 영역과 청색 서브픽셀 영역 각각의 유기전계발광소자의 발광층은 녹색 발광 물질 및 청색 발광 물질로 형성되어야 하기 때문이다.
상기 오믹콘택층(43a, 43b) 상에는 제2 물질로 이루어진 패턴(51)이 형성될 수 있다.
도 7d와 도 7e에 의해, 적색 서브픽셀 영역에는 적색 발광 물질(46)로 이루어진 액티브층(47)이 형성되고, 적색 발광 물질(46)로 이루어진 발광층이 형성된다.
또한, 녹색 서브픽셀 영역과 청색 서브픽셀 영역에는 적색 발광 물질(46)로 이루어진 액티브층(47)이 형성된다.
상기 액티브층(47)과 상기 오믹콘택층(43a, 43b)에 의해 반도체층(48)이 형성된다.
그러므로, 상기 게이트 전극(33), 상기 반도체층(48), 상기 소스/드레인 전 극(37, 39)에 의해 박막트랜지스터(T)가 형성된다.
도 7f에 도시한 바와 같이, 상기 액티브층(47)을 포함하는 기판(31)의 전면에 녹색 발광 물질(71)과 제3 물질(73)을 연속하여 형성한다. 녹색 발광 물질(71)로는 (N,N-비스(나프탈렌-1-일)페닐)-N,N-비스(페닐)밴지디인(N,N'-bis(naphthalen-1-yl)phenyl)N-N'-bis(phenyl)benzidine:NPB)을 사용할 수 있다.
도 7g에 도시한 바와 같이, 상기 녹색 발광 물질(71)과 제2 물질(73)을 패터닝하여, 녹색 서브픽셀 영역에 녹색 발광 물질(71)로 이루어진 발광층(75)과 상기 발광층(75) 상에 제3 주입층(76)이 형성된다.
도시되지 않았지만, 위와 마찬가지로, 상기 액티브층(47)을 포함하는 기판(31)의 전면에 청색 발광 물질과 제4 물질을 연속하여 형성한다.
제2 내지 제4 물질은 전도성 고분자의 한 종류인 PEDOT과 전도성을 증가시키기 위한 도펀트(dopant)로 사용되는 고분자인 PSS와 혼합한 블렌드 물질일 수 있다. 이는 하나의 예에 불과하며, 본 발명은 전자 주입을 용이하게 할 수 있는 어떠한 물질이라도 사용될 수 있다.
청색 발광 물질로는 4-4'-비스(2,2-다이페닐-엔텐-1-일)-다이페닐(4-4'-bis(2,2-diphenyl-ethen-1-yl)-diphenyl: DPVBi)를 사용할 수 있다.
상기 청색 발광 물질과 제4 물질을 패터닝하여, 청색 서브픽셀 영역에 청색 발광 물질로 이루어진 발광층과 상기 발광층 상에 제4 주입층을 형성한다.
도 7h에 도시한 바와 같이, 제2 내지 제4 주입층을 포함하는 기판(31)의 전면에 절연 물질을 증착하고 상기 제2 내지 제4 주입층이 노출되도록 패터닝하여, 절연 패턴(55)을 형성한다.
상기 노출된 제2 내지 제4 주입층을 포함한 상기 절연 패턴(55) 상에 도전 물질을 증착하여 제2 전극(57)을 형성한다. 상기 제2 전극(57)은 제1 전극(41)에 비해 일함수가 낮은 도전물질로 이루어질 수 있다. 예를 들면, 상기 도전 물질로는 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg), 은(Ag)등이 사용될 수 있지만, 이에 한정하지 않는다.
상기 제1 전극(41), 제1 주입층(45), 발광층(75), 제2 내지 제4 주입층 중 어느 하나 및 제2 전극(57)에 의해 유기전계발광소자(E)가 형성될 수 있다.
따라서, 본 발명은 소스/드레인 전극(37, 39)과 제1 전극(41)을 동일 물질을 이용하여 동일 마스크로 동시에 형성하고, 오믹콘택층(43a, 43b)은 제1 주입층(45)을 동일 물질을 이용하여 동일 마스크로 동시에 형성하며, 적색 서브픽셀 영역, 녹색 서브픽셀 영역 및 청색 서브픽셀 영역 중 하나의 서브픽셀 영역(예컨대, 적색 발광 물질로 박막트랜지스터가 형성되는 경우, 적색 서브픽셀 영역)액티브층(47)과 발광층을 동일 물질을 이용하여 동일 마스크로 동시에 형성함으로써, 공정수를 기존에 비해 현저히 감소시킬 수 있다.
이에 따라, 본 발명은 공정 마스크수가 줄어들어 제조 비용이 줄어들고, 공정수가 줄어들어 공정이 단순해지며, 제조 시간이 줄어들 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 박막트랜지스터의 소스/드레인 전극 과 유기전계발광소자의 제1 전극을 동일 물질을 이용하여 동일 마스크로 동시에 형성함으로써, 공정수를 줄일 수 있다.
본 발명은 박막트랜지스터의 오믹콘택층과 유기전계발광소자의 제1 주입층을 동일 물질을 이용하여 동일 마스크로 동시에 형성함으로써, 공정수를 줄일 수 있다.
본 발명은 박막트랜지스터의 액티브층과 유기전계발광소자의 발광층을 동일 물질을 이용하여 동일 마스크로 동시에 형성함으로써, 공정수를 줄일 수 있다.
이에 따라, 본 발명은 적어도 공정수를 기존에 비해 3 단계 이상 줄일 수 있으므로, 공정 마스크 또한 줄어들어 마스크 제조 비용을 절감하고, 공정이 단순해지며, 제조 시간이 현저히 줄어들 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (32)

  1. 제1 방향을 따라 배치된 게이트 라인들;
    상기 게이트 라인들과 교차하여 제2 방향으로 배치된 데이터 라인들; 및
    상기 게이트 라인들은 제1 내지 제3 게이트 라인들을 포함하고, 상기 제1 내지 제3 게이트 라인들과 상기 데이터 라인들에 의해 정의된 서브픽셀 영역들을 포함하고,
    상기 서브픽셀 영역들은,
    상기 제1 게이트 라인 상에 배치된 제1 서브픽셀 영역들;
    상기 제2 게이트 라인 상에 배치된 제2 서브픽셀 영역들; 및
    상기 제3 게이트 라인 상에 배치된 제3 서브픽셀 영역들을 포함하고,
    상기 제1 서브픽셀 영역들 각각은 제1 발광 물질로 이루어진 제1 액티브층을 갖는 제1 박막트랜지스터와 상기 제1 발광 물질로 이루어진 제1 발광층을 갖는 제1 유기전계발광소자를 포함하고,
    상기 제2 서브픽셀 영역들 각각은 제2 발광 물질로 이루어진 제2 액티브층을 갖는 제2 박막트랜지스터와 상기 제2 발광 물질로 이루어진 제2 발광층을 갖는 제2 유기전계발광소자를 포함하며,
    상기 제3 서브픽셀 영역들 각각은 제3 발광 물질로 이루어진 제3 액티브층을 갖는 제3 박막트랜지스터와 상기 제3 발광 물질로 이루어진 제3 발광층을 갖는 제3 유기전계발광소자를 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  2. 제1 방향을 따라 배치된 게이트 라인들;
    상기 게이트 라인들과 교차하여 제2 방향으로 배치된 데이터 라인들; 및
    상기 게이트 라인들과 상기 데이터 라인들에 의해 정의된 서브픽셀 영역들을 포함하고,
    상기 각 게이트 라인 상으로 제1 내지 제3 서브픽셀 영역들이 순서적으로 배치되고,
    상기 제1 서브픽셀 영역은 제1 발광 물질로 이루어진 제1 액티브층을 갖는 제1 박막트랜지스터와 상기 제1 발광 물질로 이루어진 제1 발광층을 갖는 제1 유기전계발광소자를 포함하고,
    상기 제2 서브픽셀 영역은 상기 제1 발광 물질로 이루어진 제2 액티브층을 갖는 제2 박막트랜지스터와 제2 발광 물질로 이루어진 제2 발광층을 갖는 제2 유기전계발광소자를 포함하며,
    상기 제3 서브픽셀 영역은 상기 제1 발광 물질로 이루어진 제3 액티브층을 갖는 제3 박막트랜지스터와 제3 발광 물질로 이루어진 제3 발광층을 갖는 제3 유기전계발광소자를 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  3. 제1 방향을 따라 배치된 게이트 라인들;
    상기 게이트 라인들과 교차하여 제2 방향으로 배치된 데이터 라인들; 및
    상기 게이트 라인들과 상기 데이터 라인들에 의해 정의된 서브픽셀 영역들을 포함하고,
    상기 각 게이트 라인 상으로 제1 내지 제3 서브픽셀 영역들이 순서적으로 배치되고,
    상기 제1 서브픽셀 영역은 제2 발광 물질로 이루어진 제1 액티브층을 갖는 제1 박막트랜지스터와 상기 제1 발광 물질로 이루어진 제1 발광층을 갖는 제1 유기전계발광소자를 포함하고,
    상기 제2 서브픽셀 영역은 상기 제2 발광 물질로 이루어진 제2 액티브층을 갖는 제2 박막트랜지스터와 상기 제2 발광 물질로 이루어진 제2 발광층을 갖는 제2 유기전계발광소자를 포함하며,
    상기 제3 서브픽셀 영역은 상기 제2 발광 물질로 이루어진 제3 액티브층을 갖는 제3 박막트랜지스터와 제3 발광 물질로 이루어진 제3 발광층을 갖는 제3 유기전계발광소자를 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  4. 제1 방향을 따라 배치된 게이트 라인들;
    상기 게이트 라인들과 교차하여 제2 방향으로 배치된 데이터 라인들; 및
    상기 게이트 라인들과 상기 데이터 라인들에 의해 정의된 서브픽셀 영역들을 포함하고,
    상기 각 게이트 라인 상으로 제1 내지 제3 서브픽셀 영역들이 순서적으로 배치되고,
    상기 제1 서브픽셀 영역은 제3 발광 물질로 이루어진 제1 액티브층을 갖는 제1 박막트랜지스터와 상기 제1 발광 물질로 이루어진 제1 발광층을 갖는 제1 유기전계발광소자를 포함하고,
    상기 제2 서브픽셀 영역은 상기 제3 발광 물질로 이루어진 제2 액티브층을 갖는 제2 박막트랜지스터와 제2 발광 물질로 이루어진 제2 발광층을 갖는 제2 유기전계발광소자를 포함하며,
    상기 제3 서브픽셀 영역은 상기 제3 발광 물질로 이루어진 제3 액티브층을 갖는 제3 박막트랜지스터와 제3 발광 물질로 이루어진 상기 제3 발광층을 갖는 제3 유기전계발광소자를 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  5. 제1항 내지 제4항의 어느 하나의 항에 있어서, 상기 제1 박막트랜지스터는 게이트 전극, 상기 제1 액티브층 및 오믹콘택층을 포함하는 반도체층 및 소소/드레인 전극을 포함하고, 상기 제1 유기전계발광소자는 제1 전극, 제1 주입층, 상기 제1 발광층, 제2 주입층 및 제2 전극을 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  6. 제5항에 있어서, 상기 드레인 전극은 상기 제1 전극과 일체로 형성되는 것을 특징으로 하는 유기전계발광표시장치.
  7. 제5항에 있어서, 상기 오믹콘택층과 상기 제1 주입층은 동일 물질로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  8. 제1항 내지 제4항의 어느 하나의 항에 있어서, 상기 제2 박막트랜지스터는 게이트 전극, 상기 제2 액티브층 및 오믹콘택층을 포함하는 반도체층 및 소소/드레인 전극을 포함하고, 상기 제2 유기전계발광소자는 제1 전극, 제1 주입층, 상기 제2 발광층, 제2 주입층 및 제2 전극을 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  9. 제8항에 있어서, 상기 드레인 전극은 상기 제1 전극과 일체로 형성되는 것을 특징으로 하는 유기전계발광표시장치.
  10. 제8항에 있어서, 상기 오믹콘택층과 상기 제1 주입층은 동일 물질로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  11. 제1항 내지 제4항의 어느 하나의 항에 있어서, 상기 제3 박막트랜지스터는 게이트 전극, 상기 제3 액티브층 및 오믹콘택층을 포함하는 반도체층 및 소소/드레인 전극을 포함하고, 상기 제3 유기전계발광소자는 제1 전극, 제1 주입층, 상기 제3 발광층, 제2 주입층 및 제2 전극을 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  12. 제11항에 있어서, 상기 드레인 전극은 상기 제1 전극과 일체로 형성되는 것 을 특징으로 하는 유기전계발광표시장치.
  13. 제11항에 있어서, 상기 오믹콘택층과 상기 제1 주입층은 동일 물질로 이루어지는 것을 특징으로 하는 유기전계발광표시장치.
  14. 제1항에 있어서, 상기 제1 내지 제3 박막트랜지스터는 제1 내지 제3 게이트 라인으로 공급된 서로 상이한 제1 내지 제3 게이트 전압에 의해 스위칭되는 것을 특징으로 하는 유기전계발광표시장치.
  15. 제14항에 있어서, 상기 제1 내지 제3 박막트랜지스터의 상기 제1 내지 제3 액티브층은 상기 제1 내지 제3 발광 물질에 의해 결정된 서로 상이한 제1 내지 제3 문턱전압을 갖는 것을 특징으로 하는 유기전계발광표시장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제2항 내지 제4항의 어느 한 항에 있어서, 상기 제1 내지 제3 박막트랜지스터는 제1 내지 제3 게이트 라인으로 공급된 동일한 게이트 전압에 의해 스위칭되는 것을 특징으로 하는 유기전계발광표시장치.
  20. 제19항에 있어서, 상기 제1 내지 제3 박막트랜지스터의 상기 제1 내지 제3 액티브층은 상기 제1 발광 물질에 의해 결정된 동일한 문턱전압을 갖는 것을 특징으로 하는 유기전계발광표시장치.
  21. 서브픽셀 영역들이 정의된 기판 상에 게이트 라인과 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 소스/드레인 금속막과 제1 물질을 형성하고, 회절 기능을 갖는 마스크를 이용하여 상기 소스/드레인 전극과 제1 물질을 패터닝하여, 데이터 라인을 형성하고, 박막트랜지스터 영역에 소스/드레인 전극과 오믹콘택층을 형성하고, 유기전계발광소자 영역에 제1 전극 및 제1 주입층을 형성하는 단계;
    상기 오믹콘택층 및 상기 제1 주입층을 포함하는 상기 기판 상에 제1 발광 물질과 제2 물질을 형성하고 패터닝하여, 제1 서브픽셀 영역들 각각에 상기 게이트 전극에 대응하는 상기 게이트 절연막 상부 및 상기 오믹콘택층 상부에 상기 제1 발광 물질로 이루어진 제1 액티브층을 형성하고, 상기 제1 주입층 상에 상기 제1 발광 물질로 이루어진 제1 발광층 및 제2 주입층을 형성하는 단계;
    상기 제1 액티브층 및 상기 제2 주입층을 포함하는 상기 기판 상에 제2 발광 물질과 제3 물질을 형성하고 패터닝하여, 제2 서브픽셀 영역들 각각에 상기 게이트 전극에 대응하는 상기 게이트 절연막 상부 및 상기 오믹콘택층 상부에 상기 제2 발광 물질로 이루어진 제2 액티브층을 형성하고, 상기 제1 주입층 상에 상기 제2 발광 물질로 이루어진 제2 발광층 및 제3 주입층을 형성하는 단계;
    상기 제2 액티브층 및 상기 제3 주입층을 포함하는 상기 기판 상에 제3 발광 물질과 제4 물질을 형성하고 패터닝하여, 제3 서브픽셀 영역들 각각에 상기 게이트 전극에 대응하는 상기 게이트 절연막 상부 및 상기 오믹콘택층 상부에 상기 제3 발광 물질로 이루어진 제3 액티브층을 형성하고, 상기 제1 주입층 상에 상기 제3 발광 물질로 이루어진 제3 발광층 및 제4 주입층을 형성하는 단계;
    상기 제2 내지 제4 주입층을 포함하는 상기 기판 상에 상기 제2 내지 제4 주입층이 노출되도록 패터닝된 절연 패턴을 형성하는 단계; 및
    상기 노출된 제2 내지 제4 주입층을 포함하는 상기 기판 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  22. 서브픽셀 영역들이 정의된 기판 상에 게이트 라인과 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 소스/드레인 금속막과 제1 물질을 형성하고, 회절 기능을 갖는 마스크를 이용하여 상기 소스/드레인 전극과 제1 물질을 패터닝하여, 데이터 라인을 형성하고, 박막트랜지스터 영역에 소스/드레인 전극과 오믹콘택층을 형성하고, 유기전계발광소자 영역에 제1 전극 및 제1 주입층을 형성하는 단계;
    상기 오믹콘택층 및 상기 제1 주입층을 포함하는 상기 기판 상에 제1 발광 물질과 제2 물질을 형성하고 패터닝하여, 상기 각 서브픽셀 영역들 각각에 상기 게이트 전극에 대응하는 상기 게이트 절연막 상부 및 상기 오믹콘택층 상부에 상기 제1 발광 물질로 이루어진 액티브층을 형성하고, 제1 서브픽셀 영역에 상기 제1 주입층 상에 상기 제1 발광 물질로 이루어진 제1 발광층 및 제2 주입층을 형성하는 단계;
    상기 액티브층 및 상기 제2 주입층을 포함하는 상기 기판 상에 제2 발광 물질과 제3 물질을 형성하고 패터닝하여, 상기 제1 서브픽셀 영역에 인접한 제2 서브픽셀 영역에 상기 제1 주입층 상에 상기 제2 발광 물질로 이루어진 제2 발광층 및 제3 주입층을 형성하는 단계;
    상기 액티브층 및 상기 제3 주입층을 포함하는 상기 기판 상에 제3 발광 물질과 제4 물질을 형성하고 패터닝하여, 상기 제2 서브픽셀 영역에 인접한 제3 서브픽셀 영역에 상기 제1 주입층 상에 상기 제3 발광 물질로 이루어진 제3 발광층 및 제4 주입층을 형성하는 단계;
    상기 제2 내지 제4 주입층을 포함하는 상기 기판 상에 상기 제2 내지 제4 주입층이 노출되도록 패터닝된 절연 패턴을 형성하는 단계; 및
    상기 노출된 제2 내지 제4 주입층을 포함하는 상기 기판 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  23. 제21항 또는 제22항에 있어서, 상기 제1 내지 제3 서브픽셀 영역들 각각은 상기 게이트 라인들 중 제1 내지 제3 게이트 라인 상에 정의되는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  24. 제21항 또는 제22항에 있어서, 상기 드레인 전극과 상기 제1 전극은 일체로 형성되는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  25. 제21항 또는 제22항에 있어서, 상기 제1 내지 제4 물질은 PEDOT와 PSS를 혼합한 블렌드 물질인 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  26. 제21항에 있어서, 상기 제1 발광 물질은 적색 발광 물질이고, 상기 제2 발광 물질은 녹색 발광 물질이며, 상기 제3 발광 물질은 청색 발광 물질인 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  27. 제26항에 있어서, 상기 적색 발광 물질은 알루미늄 트리스(8-하이드록시퀴롤 린)Aluminium tris(8-hydroxyquinoline))인 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  28. 제26항에 있어서, 상기 녹색 발광 물질은 (N,N-비스(나프탈렌-1-일)페닐)-N,N-비스(페닐)밴지디인(N,N'-bis(naphthalen-1-yl)phenyl)N-N'-bis(phenyl)benzidine:NPB)인 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  29. 제26항에 있어서, 상기 청색 발광 물질은 4-4'-비스(2,2-다이페닐-엔텐-1-일)-다이페닐(4-4'-bis(2,2-diphenyl-ethen-1-yl)-diphenyl: DPVBi)인 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  30. 삭제
  31. 삭제
  32. 삭제
KR1020070014164A 2007-02-12 2007-02-12 유기전계발광표시장치 및 그 제조 방법 KR101373491B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070014164A KR101373491B1 (ko) 2007-02-12 2007-02-12 유기전계발광표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014164A KR101373491B1 (ko) 2007-02-12 2007-02-12 유기전계발광표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080075262A KR20080075262A (ko) 2008-08-18
KR101373491B1 true KR101373491B1 (ko) 2014-03-12

Family

ID=39878948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014164A KR101373491B1 (ko) 2007-02-12 2007-02-12 유기전계발광표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101373491B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315560B1 (ko) * 2009-04-17 2013-10-08 경북대학교 산학협력단 유기트랜지스터 및 그의 제조방법
KR102086404B1 (ko) * 2013-09-04 2020-03-09 엘지디스플레이 주식회사 유기전계발광 소자, 그 제조 방법 및 유기전계발광 표시장치
KR102122598B1 (ko) * 2013-09-12 2020-06-26 엘지디스플레이 주식회사 유기전계발광소자 및 그의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000029403A (ja) 1998-05-29 2000-01-28 Lucent Technol Inc 有機発光ダイオ―ドとモノリシックに集積化された薄膜トランジスタ
JP2003255857A (ja) 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機ｅｌディスプレイ
KR20060112964A (ko) * 2005-04-28 2006-11-02 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000029403A (ja) 1998-05-29 2000-01-28 Lucent Technol Inc 有機発光ダイオ―ドとモノリシックに集積化された薄膜トランジスタ
JP2003255857A (ja) 2002-02-28 2003-09-10 Nippon Hoso Kyokai <Nhk> 有機ｅｌディスプレイ
KR20060112964A (ko) * 2005-04-28 2006-11-02 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20080075262A (ko) 2008-08-18

Similar Documents

Publication Publication Date Title
CN112271194B (zh) 有机发光二极管显示面板
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR101407309B1 (ko) 유기 전계 발광 표시 패널 및 그의 제조 방법
JP4220277B2 (ja) アクティブマトリクス有機電界発光素子
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
KR100453635B1 (ko) 능동행렬 유기전기발광소자
KR100453634B1 (ko) 능동행렬 유기전기발광소자
JP2004111369A (ja) 有機電界発光表示装置及びその製造方法
KR20080054626A (ko) 유기 전계발광표시소자 및 그 제조방법
WO2019196336A1 (zh) Oled面板
KR20130093187A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080061675A (ko) 유기 발광 소자 및 그의 제조방법
JP2006302874A (ja) 表示装置
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
KR20110023996A (ko) 유기전계발광 표시장치
JP6111487B2 (ja) Ｅｌ表示装置
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
KR100782025B1 (ko) 능동행렬 유기전기발광소자 및 이의 제조방법
KR101373491B1 (ko) 유기전계발광표시장치 및 그 제조 방법
US8710508B2 (en) Organic light emitting diode display device and method of fabricating the same
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
WO2014174804A1 (ja) Ｅｌ表示装置の製造方法
JP2009070621A (ja) 表示装置
KR100692842B1 (ko) 일렉트로루미네센스 소자 및 그 제조방법
KR20190081851A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 7