KR20050051815A - 전계 방출 표시소자 - Google Patents

Abstract

본 발명의 전계 방출 표시소자는, 에미터에서 방출되는 전자들의 집속도를 향상시키고, 애노드 전극 기판으로부터의 다이오드 발광을 제어하기 위한 것으로서; 소정의 간격으로 대향 배치되는 제1, 2 기판; 이 제1 기판 상에 라인 패턴으로 형성되는 다수의 게이트 전극; 이 게이트 전극을 덮으면서 제1 기판의 전면에 형성되는 절연층; 이 절연층 상에 게이트 전극들과 직교 상태로 배치되면서 라인 패턴으로 형성되는 다수의 캐소드 전극; 이 캐소드 전극 상에 캐소드 전극의 일측 가장자리를 따라 형성되는 탄소나노튜브 에미터, 이 에미터 일측에 형성되어 게이트 전극에 홀로 연결되는 대향 전극; 이 에미터 상부에 형성되어 전자빔을 집속하는 보호층; 이 보호층 및 캐소드 전극에 대향하는 제2 기판의 내측 대향면에 형성되는 애노드 전극, 및 이 애노드 전극 상에 구비되는 형광막으로 구성되어 있다.

Description

전계 방출 표시소자 {FIELD EMISSION DISPLAY DEVICE}

본 발명은 전계 방출 표시소자에 관한 것으로서, 보다 상세하게는 탄소나노튜브(CNT; carbon nanotube)로 이루어지는 에미터 상부에 보호층을 형성하여 에미터에서 방출되는 전자들의 집속도를 향상시키고 애노드 전극 기판으로부터의 다이오드 발광을 억제하는 전계 방출 표시소자에 관한 것이다.

도 1의 전계 방출 표시소자는 캐소드 전극(1)과 게이트 전극(3) 및 애노드 전극(5)을 구비하는 3극관 구조로 이루어져 있다. 이 전계 방출 표시소자는 캐소드 전극(1)과 게이트 전극(3)을 구비한 제1 기판(7), 애노드 전극(5)을 구비하고 제1 기판(7)에 대향 배치되는 제2 기판(9), 및 이 제1, 2 기판(7, 9) 사이에 개재되어 제1, 2 기판(7, 9)을 일정한 간격으로 유지시키는 스페이서(11)로 이루어져 있다.

이 전계 방출 표시소자는 제1 기판(7) 상에 게이트 전극(3)을 형성하고, 이 게이트 전극(3) 상부에 절연층(13)을 적층 구조로 형성한 다음, 이 절연층(13)에 캐소드 전극(1)과 게이트 전극(3)에 홀(15)로 연결되는 대향 전극(17) 및 전자 방출원인 에미터(19)를 형성하며, 제2 기판(9)의 내측 대향면 상에 캐소드 전극(1)과 교차하는 방향의 스트라이프 형상으로 이루어진 애노드 전극(5)을 구비하고, 이 애노드 전극(5) 상에 형광막(21)을 구비하고 있다.

따라서, 이 전계 방출 표시소자는 에미터(19)로부터 방출되는 전자들을 애노드 전극(5) 측으로 진행시켜 애노드 전극(5) 상에 형성된 형광막(21)에 충돌시켜 빛을 내게 한다.

이와 같은 전계 방출 표시장치는 캐소드 전극(1) 사이에 구비된 대향 전극(17)을 통하여 전계를 상승적으로 증가시키며, 구동 전압을 저감시킨 상태에서도 원하는 전계를 방출시키도록 구성되어 있다.

그러나, 이 전계 방출 표시장치는 도 2에 도시된 바와 같이, 전자 가속을 위하여 고전압(대략 1~5kV)이 인가되는 애노드 전극(5) 이외에 탄소나노튜브의 에미터(19)에서 방출되는 전자를 별도의 구성으로 집속하지 않고 그대로 방출시키기 때문에, 애노드 전극(5)에 고압이 인가되어 에미터(19) 주위에 형성되는 전계에 의하여 에미터(19)에서 전자빔이 방출될 때 이 전자빔이 애노드 전극(5)을 향하여 발산되면서 다이오드 발광(a)이 이루어지므로 3극관의 게이트 전극(3) 및 캐소드 전극(1) 사이의 전계에 의한 전자 방출의 제어를 어렵게 한다.

또한, 이 전계 방출 표시장치는 탄소나노튜브의 에미터(19)에 형성되는 전계가 에미터(19) 상부에서 형성되어 방출되는 전자빔이 해당 화소의 형광막(21) 뿐만 아니라 이웃한 다른 색상의 형광막(21)에 도달하여 원하지 않는 화소를 함께 발광시키는 등 혼색을 일으켜 화면의 색순도를 저하시키는 문제점을 가지고 있다.

본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 에미터에서 방출되는 전자들의 집속도를 향상시키고, 애노드 전극 기판으로부터의 다이오드 발광을 제어하는 전계 방출 표시소자를 제공하는 데 있다.

본 발명의 전계 방출 표시소자는,

소정의 간격으로 대향 배치되는 제1, 2 기판,

상기 제1 기판 상에 라인 패턴으로 형성되는 다수의 게이트 전극,

상기 게이트 전극을 덮으면서 제1 기판의 전면에 형성되는 절연층,

상기 절연층 상에 게이트 전극들과 직교 상태로 배치되면서 라인 패턴으로 형성되는 다수의 캐소드 전극,

상기 캐소드 전극 상에 캐소드 전극과 접촉되어 형성되는 탄소나노튜브 에미터,

상기 에미터 상부에 형성되어 전자빔을 집속하는 보호층,

상기 보호층 및 캐소드 전극에 대향하는 제2 기판의 내측 대향면에 형성되는 애노드 전극, 및

상기 애노드 전극 상에 구비되는 형광막을 포함하고 있다.

상기 보호층은 에미터 상부 및 이 에미터의 측방에 해당하는 캐소드 전극 상부에 일체로 형성되는 것이 바람직하다.

상기 보호층은 에미터 상부에만 형성되는 것이 바람직하다.

상기 보호층은 유전질 또는 금속으로 형성되는 것이 바람직하다.

상기 보호층은 스퍼터링에 의한 박막증착 또는 도금으로 형성되는 것이 바람직하다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 3은 본 발명에 따른 전계 방출 표시소자의 부분 단면도로서, 탄소나노튜브 에미터에서 방출되는 전자들을 대향 전극 방향으로 집속시켜 애노드 전극 기판으로부터 다이오드 발광을 제어 및 억제할 수 있도록 구성되어 있다.

이 전계 방출 표시소자는 스페이서(31)를 개재하여 소정의 간격으로 대향 배치되고 그 상태로 유지되는 제1, 2 기판(33, 35)을 근간으로 하여 형성되어 있다.

이 제1, 2 기판(33, 35)은 투명하며, 이 제1 기판(33) 상에는 도 4에 도시된 바와 같이, 다수의 게이트 전극(37)이 라인 패턴으로 형성되어 있다.

이 게이트 전극(37)이 형성되어 있는 제1 기판(33)의 내부 전면(全面)에 절연층(39)이 적층 구조로 형성되어 게이트 전극(37)을 덮고 있다.

이 절연층(39) 위에 캐소드 전극(41)이 라인 패턴으로 형성되어 있다. 이 캐소드 전극(41)은 게이트 전극(37)과 직교하는 방향으로 배치되어 있다.

이 캐소드 전극(41) 상에는 전자 발광원인 탄소나노튜브 에미터(43)가 형성되어 있다. 이 전자 발광원인 에미터(43)는 캐소드 전극(41)의 일측 가장자리를 따라 배치되어 전자를 방출하도록 형성되어 있다.

이 에미터(43)의 일측에는 대향 전극(45)이 형성되어 있다. 이 대향 전극(45)은 캐소드 전극(41)을 라인 패턴으로 형성할 때 같이 형성하는 것이 바람직하며, 각 대향 전극(45)은 홀(47)을 통하여 게이트 전극(37)에 연결되어 있다.

이 에미터(43) 상부에는 보호층(51)이 형성되어 에미터(45)에서 발광되는 전자빔을 대향 전극(45) 방향으로 집속하게 된다.

이 보호층(51) 및 캐소드 전극(41)에 대향하는 제2 기판(35)의 내측 대향면에는 애노드 전극(53)이 형성되고, 이 애노드 전극(53) 상에는 형광막(55)이 구비되어 있다.

따라서, 에미터(43)에서 방출되는 전자들은 애노드 전극(53)을 향하여 형광막(55)에 충돌되어 빛을 내게 된다.

이와 같이 전자를 방출하는 에미터(43) 상에는 상기한 바와 같이 보호층(51)이 구비되어 있으며, 이 보호층(51)은 도 3 및 도 4에 도시된 바와 같이, 에미터(43)의 상부와 함께 이 에미터(43)의 측방에 해당하는 캐소드 전극(41)의 상부에도 일체로 형성되어 있다.

이 보호층(51)은 도 5에 도시된 바와 같이, 다이오드 발광을 차폐(b)하고, 에미터(43)에서 방출되는 전자빔을 대향 전극(45) 방향으로 집속시켜 해당 형광막(55)에 정확히 충돌시킴으로서 전자빔의 집속도를 향상시키고, 이 전자빔의 집속도 향상을 통하여 색순도의 향상을 도모하고자 하는 것이다.

따라서, 보호층(51)은 도 3 내지 도 4에 도시된 바와 같은 구성에 한정되지 않고 도 6 내지 도 7에 도시된 바와 같은 구성으로 이루어질 수도 있다. 즉, 이 보호층(51)은 에미터(43)의 상부에만 형성되어, 상기와 같이 다이오드 발광을 차폐(b)하게 된다.

이러한 보호층(51)은 다양한 유전질 또는 금속으로 형성될 수 있으며, 스퍼터링에 의한 박막증착 또는 도금 방법으로 형성되는 것이 바람직하다.

이 박막 구조의 보호층(51)은 애노드 전극(53)에 의한 다이오드 발광을 차폐(b)하여, 애노드 전극(53)에 고압의 인가를 가능하게 하며, 이로 인하여 색재현성을 향상시키게 된다.

또한 이 보호층(51)은 애노드 전극(53)과 캐소드 전극(41) 사이의 전계를 제어하여 대향 전극(45)으로의 전자 방출을 유도하여, 빔의 집속도를 향상시키며, 이로 인하여 색순도를 향상시키게 된다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명은 탄소나노튜브 에미터의 상층에 보호층을 형성함으로서, 제2 기판의 애노드 전극에 고압 인가 시에도 애노드 전극에 의한 다이오드 발광을 방지할 수 있고, 에미터의 상부에 형성되는 전계를 억제하여 에미터에서의 전자 방출의 방향을 대향 전극의 방향으로만 이루어지게 하여 빔의 집속도를 향상시키며, 이 빔집속도의 향상으로 해당 화소의 형광막을 정확하게 발광시켜 화면의 색순도를 높이고, 정확한 화면의 구성을 가능하게 한다.

도 1은 종래기술에 따른 전계 방출 표시소자의 부분 단면도이다.

도 2는 종래기술에 따른 전계 방출 표시소자에서 다이오드 발광 상태를 보여주는 시뮬레이션의 상태도이다.

도 3은 본 발명에 따른 전계 방출 표시소자의 부분 단면도이다.

도 4는 도 3의 언더 게이티드 캐소드 전극의 평면도이다.

도 5는 본 발명에 따른 전계 방출 표시소자에서 다이오드 발광 차단 상태를 보여주는 시뮬레이션의 상태도이다.

도 6은 본 발명에 따른 전계 방출 표시소자의 다른 실시예의 부분 단면도이다.

도 7은 도 6의 언더 게이티드 캐소드 전극의 평면도이다.

Claims (5)

1. 소정의 간격으로 대향 배치되는 제1, 2 기판,

   상기 제1 기판 상에 라인 패턴으로 형성되는 다수의 게이트 전극,

   상기 게이트 전극을 덮으면서 제1 기판의 전면에 형성되는 절연층,

   상기 절연층 상에 게이트 전극들과 직교 상태로 배치되면서 라인 패턴으로 형성되는 다수의 캐소드 전극,

   상기 캐소드 전극 상에 캐소드 전극과 접촉되어 형성되는 탄소나노튜브 에미터,

   상기 에미터 상부에 형성되어 전자빔을 집속하는 보호층,

   상기 보호층 및 캐소드 전극에 대향하는 제2 기판의 내측 대향면에 형성되는 애노드 전극, 및

   상기 애노드 전극 상에 구비되는 형광막을 포함하는 전계 방출 표시소자.
2. 제1항에 있어서,

   상기 보호층은 에미터 상부 및 이 에미터의 측방에 해당하는 캐소드 전극 상부에 일체로 형성되는 전계 방출 표시소자.
3. 제1항에 있어서,

   상기 보호층은 에미터 상부에만 형성되는 전계 방출 표시소자.
4. 제1항에 있어서,

   상기 보호층은 유전질 및 금속 중 어느 하나로 형성되는 전계 방출 표시소자.
5. 제1항에 있어서,

   상기 보호층은 스퍼터링에 의한 박막증착 및 도금 방법 중 어느 하나로 형성되는 전계 방출 표시소자.