KR20050003280A - Method of fabricating liquid crystal display device for improving crystallization characteristics - Google Patents
Method of fabricating liquid crystal display device for improving crystallization characteristics Download PDFInfo
- Publication number
- KR20050003280A KR20050003280A KR1020030043999A KR20030043999A KR20050003280A KR 20050003280 A KR20050003280 A KR 20050003280A KR 1020030043999 A KR1020030043999 A KR 1020030043999A KR 20030043999 A KR20030043999 A KR 20030043999A KR 20050003280 A KR20050003280 A KR 20050003280A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- substrate
- amorphous silicon
- driving circuit
- silicon thin
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 결정화 방식을 개선한 다결정 실리콘 박막 트랜지스터 액정표시장치의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing a polycrystalline silicon thin film transistor liquid crystal display device having an improved crystallization method.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.
액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.The active matrix (AM) method, which is a driving method mainly used in a liquid crystal display device, is a method of driving a liquid crystal in a pixel part by using an amorphous silicon thin film transistor (a-Si TFT) as a switching element. .
비정질 실리콘 박막 트랜지스터 기술은 1979년 영국의 LeComber 등에 의하여 개념이 확립되어 1986년에 3" 액정 휴대용 텔레비전으로써 실용화되었고 최근에는 50" 이상의 대면적 박막 트랜지스터 액정표시장치가 개발되었다.Amorphous silicon thin film transistor technology was established in 1979 by LeComber et al., UK, and commercialized as a 3 "liquid crystal portable television in 1986. Recently, a large area thin film transistor liquid crystal display device of 50" or more has been developed.
그러나, 상기 비정질 실리콘 박막 트랜지스터의 전기적 이동도(∼1cm2/Vsec)로는 1MHz 이상의 고속 동작을 요구하는 주변회로에 이용하는데는 한계가 있다. 이에 따라 전계효과 이동도(field effect mobility)가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘(Polycrystalline Silicon; poly-Si) 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.However, the electrical mobility (˜1 cm 2 / Vsec) of the amorphous silicon thin film transistor is limited to use in peripheral circuits requiring high-speed operation of 1 MHz or more. As a result, studies are being actively conducted to simultaneously integrate the pixel portion and the driving circuit portion on a glass substrate by using a polycrystalline silicon (poly-Si) thin film transistor having a larger field effect mobility than the amorphous silicon thin film transistor. It's going on.
다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 낮은 감광도와 높은 전계효과 이동도를 가지고 있어 구동회로를 기판에 직접 제작할 수 있다는 장점이 있다.Polycrystalline silicon thin film transistor technology has been applied to small modules such as camcorders since liquid crystal color television was developed in 1982, and has the advantage of being able to manufacture driving circuits directly on the board because of its low sensitivity and high field effect mobility. .
이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해진다. 또한, 화소부의 신호 전압의 충전 시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.Increasing the mobility may improve the operating frequency of the driving circuit unit that determines the number of driving pixels, thereby facilitating high definition of the display device. In addition, due to the reduction in the charging time of the signal voltage of the pixel portion, the distortion of the transmission signal may be reduced, thereby improving image quality.
또한, 다결정 실리콘 박막 트랜지스터는 높은 구동 전압(∼25V)을 갖는 비정질 실리콘 박막 트랜지스터에 비해 10V 미만에서 구동이 가능하므로 전력 소모를 감소시킬 수 있다는 장점이 있다.In addition, the polycrystalline silicon thin film transistor can be driven at less than 10V compared to the amorphous silicon thin film transistor having a high driving voltage (˜25V) has the advantage that the power consumption can be reduced.
다결정 실리콘 박막 트랜지스터의 제작 방법으로는 크게 다결정 실리콘 박막을 직접 증착하는(as-deposition) 방법과 비정질 실리콘 박막을 증착한 뒤 열처리하여 결정화하는 방법이 있다. 특히, 저가의 유리기판을 사용하기 위해서는 저온 공정이 가능하고 박막 트랜지스터의 전계효과 이동도를 향상시킬 수 있는 방법이 요구된다.As a method of fabricating a polycrystalline silicon thin film transistor, there are largely a method of directly depositing (as-deposition) a polycrystalline silicon thin film and a method of depositing an amorphous silicon thin film and then performing heat treatment to crystallize. In particular, in order to use a low-cost glass substrate, there is a need for a method capable of a low temperature process and improving the field effect mobility of the thin film transistor.
비정질 실리콘 박막을 결정화하는 열처리 방법에는 크게 고상 결정화(Solid Phase Crystallization; SPC) 방법과 엑시머 레이저 어닐링(Eximer LaserAnnealing; ELA) 방법이 있다.Heat treatment methods for crystallizing an amorphous silicon thin film include a solid phase crystallization (SPC) method and an excimer laser annealing (ELA) method.
고상 결정화는 약 600℃의 저온에서 다결정 실리콘 박막을 형성하기 위한 방법으로서 저융점 유리기판 위에 비정질 실리콘 박막을 형성한 후, 약 600℃에서 수 시간 내지 수십 시간 동안 가열처리를 함으로써 비정질 실리콘 박막을 결정화하는 방법이다. 상기 고상 결정화 방법으로 얻어진 다결정 실리콘 박막은 보통 수 ㎛ 수준의 비교적 큰 그레인(grain)을 가지나 상기 그레인 내에 결함(defect)이 많다는 단점이 있다. 상기 결함은 그레인 경계(grain boundary) 영역 다음으로 박막 트랜지스터의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.Solid phase crystallization is a method for forming a polycrystalline silicon thin film at a low temperature of about 600 ° C. After forming an amorphous silicon thin film on a low melting glass substrate, the amorphous silicon thin film is crystallized by heating at about 600 ° C for several hours to several tens of hours. That's how. The polycrystalline silicon thin film obtained by the solid phase crystallization method has a relatively large grain (grain) of the order of several micrometers, but has a disadvantage in that there are many defects in the grain. The defect is known to adversely affect the performance of the thin film transistor after the grain boundary region.
엑시머 레이저 어닐링은 저온에서 다결정 실리콘 박막 트랜지스터를 제조하는 핵심적인 방법으로서 높은 에너지를 갖는 레이저빔을 비정질 실리콘 박막에 수십 nsec의 순간적인 조사에 의해 비정질 실리콘 박막을 결정화하는 방법이다. 아주 짧은 시간에 비정질 실리콘의 용융과 결정화가 이루어지므로 유리기판이 전혀 손상을 입지 않는다는 장점이 있다.Excimer laser annealing is a key method for fabricating polycrystalline silicon thin film transistors at low temperatures, and is a method of crystallizing an amorphous silicon thin film by instantaneous irradiation of several tens of nsec to an amorphous silicon thin film with a high energy laser beam. The melting and crystallization of amorphous silicon in a very short time has the advantage that the glass substrate is not damaged at all.
또한, 엑시머 레이저를 이용하여 제작된 다결정 실리콘 박막은 일반적인 다른 열처리 방법으로 제작된 다결정 실리콘 박막보다 전기적 특성이 우수하다. 예를들면, 비정질 실리콘 박막 트랜지스터의 전계효과 이동도는 0.1∼0.2cm2/Vsec 정도이고 일반적인 열처리 방법으로 제작된 다결정 실리콘 박막 트랜지스터의 전계효과 이동도는 10∼20cm2/Vsec 정도인데 반해, 상기 엑시머 레이저를 이용하여 제작된 다결정 실리콘 박막 트랜지스터는 100cm2/Vsec가 넘는 전계효과 이동도 값을가진다.(IEEE Trans. Electron Devices, vol. 36, no. 12, p. 2868, 1989)In addition, the polycrystalline silicon thin film manufactured using the excimer laser has better electrical characteristics than the polycrystalline silicon thin film manufactured by other general heat treatment methods. For example, the field effect mobility of an amorphous silicon thin film transistor is about 0.1 to 0.2 cm 2 / Vsec and the field effect mobility of a polycrystalline silicon thin film transistor manufactured by a general heat treatment method is about 10 to 20 cm 2 / Vsec. Polycrystalline silicon thin film transistors fabricated using excimer lasers have field effect mobility values in excess of 100 cm 2 / Vsec (IEEE Trans. Electron Devices, vol. 36, no. 12, p. 2868, 1989).
이하, 엑시머 레이저를 이용한 결정화 방식에 대해 자세히 살펴본다.Hereinafter, the crystallization method using the excimer laser will be described in detail.
도 1은 조사되는 레이저 에너지 밀도에 대한 다결정 실리콘 박막의 그레인 크기를 나타내는 그래프이다.1 is a graph showing the grain size of a polycrystalline silicon thin film with respect to the irradiated laser energy density.
도면에 도시된 바와 같이, I 영역과 II 영역에서는 레이저 에너지 밀도가 증가할수록 결정화된 다결정 실리콘 박막의 그레인 크기가 증가하고 있는 것을 알 수 있다.(IEEE Electron Dev. Lett., DEL-7, 276, 1986) 그러나, III 영역에서는 특정 에너지 밀도(Ec) 이상의 에너지가 조사되면 결정화된 다결정 실리콘 박막의 그레인 크기는 급격하게 감소하게 됨을 알 수 있다.As shown in the figure, it can be seen that the grain size of the crystallized polycrystalline silicon thin film increases as the laser energy density increases in regions I and II (IEEE Electron Dev. Lett., DEL-7, 276, 1986) However, in the region III, when the energy of the specific energy density (E c ) is irradiated, the grain size of the crystallized polycrystalline silicon thin film is rapidly decreased.
즉, 조사되는 레이저 에너지 밀도에 따라 실리콘 박막의 결정화 메커니즘이 다르다는 것을 알 수 있다.In other words, it can be seen that the crystallization mechanism of the silicon thin film varies depending on the laser energy density to be irradiated.
도 2a 내지 도 2c는 도 1에 도시된 그래프의 레이저 에너지 밀도에 따른 실리콘 결정화 메커니즘을 나타내는 단면도이다.2A to 2C are cross-sectional views illustrating a silicon crystallization mechanism according to laser energy density of the graph shown in FIG. 1.
레이저 어닐링에 의한 비정질 실리콘의 결정화 메커니즘은 레이저 조사 조건(레이저 에너지 밀도, 조사 압력, 기판 온도 등) 및 비정질 실리콘 박막의 물성적, 기하학적 특성(흡수 계수, 열 전도도, 질량, 불순물 함유도, 두께 등)과 같이 여러 가지 요인에 의해 영향을 받는다.The crystallization mechanism of amorphous silicon by laser annealing is characterized by laser irradiation conditions (laser energy density, irradiation pressure, substrate temperature, etc.) and physical and geometrical properties (absorption coefficient, thermal conductivity, mass, impurity content, thickness, etc.) of the amorphous silicon thin film. Are affected by a number of factors.
엑시머 레이저가 가지는 파장 근처에서 비정질 실리콘은 매우 높은 흡수 계수를 가지므로 레이저빔의 조사시 30∼200ns 이내에서 에너지를 흡수하여 용융되고재결정화된다.Amorphous silicon has a very high absorption coefficient near the wavelength of the excimer laser, so when the laser beam is irradiated, energy is absorbed and melted and recrystallized within 30 to 200 ns.
먼저 도 2a에 도시된 바와 같이, 도 1 그래프의 I 영역은 부분 용융 영역(partial melting region)으로 비정질 실리콘 박막(12)은 점선 부분까지만 결정화가 이루어지며 이 때 형성된 그레인(G1)의 크기는 수백 Å 정도이다.First, as shown in FIG. 2A, region I of the graph of FIG. 1 is a partial melting region. The amorphous silicon thin film 12 is crystallized only to a dotted line portion, and the size of grain G 1 formed therein is Hundreds of pounds.
이와 같이 버퍼층(11)이 형성된 기판(10) 위의 비정질 실리콘 박막(12)에 레이저가 조사되면 상기 비정질 실리콘 박막(12)은 녹게 되는데, 레이저빔에 직접 노출되는 비정질 실리콘 박막(12)의 표면에는 강한 레이저 에너지가 조사되고 비정질 실리콘 박막(12)의 하부에는 상대적으로 약한 레이저 에너지가 조사됨으로써 비정질 실리콘 박막(12)의 일정 부분까지만 결정화가 일어나게 된다.When the laser is irradiated to the amorphous silicon thin film 12 on the substrate 10 on which the buffer layer 11 is formed as described above, the amorphous silicon thin film 12 is melted, and the surface of the amorphous silicon thin film 12 directly exposed to the laser beam. When the laser energy is irradiated and relatively weak laser energy is irradiated to the lower portion of the amorphous silicon thin film 12, crystallization occurs only to a certain portion of the amorphous silicon thin film 12.
이 때, 레이저 결정화에 의한 결정 성장 과정은 첫째가 레이저 조사에 따른 비정질 실리콘 표면층의 일차 용융(primary melting)이고, 둘째는 일차 용융층의 고상화에 따른 잠열 발생 및 이로 인한 하부층의 이차 용융(secondary melting)이고, 셋째가 고상화를 통한 결정 성장으로, 상기 결정 성장 과정에 대해 자세히 설명하면 다음과 같다.At this time, the crystal growth process by laser crystallization is first primary melting of the amorphous silicon surface layer by the laser irradiation, second is the latent heat generated by the solidification of the primary molten layer and the secondary melting of the lower layer melting), and the third is crystal growth through solidification. The crystal growth process will be described in detail as follows.
레이저가 조사된 비정질 실리콘 박막은 용융 온도(1000℃)를 상회하게 되어 액상 상태로 용융(primary melting)된다. 이어, 상기 일차 용융층은 하부 실리콘 및 기판과 높은 온도차가 발생하여 고상핵화(solid phase nucleation) 및 고상화(solidification)가 발생할 때까지 109K/s 이상의 냉각 속도(quenching speed)로 급격하게 냉각되다. 레이저 조사에 따른 용융층은 상기 고상핵화 및 고상화가 일어날 때까지 유지되며, 이와 같은 용융 상태는 증발(ablation)이 일어나지 않는 범위에서는 레이저 에너지 밀도가 높을수록 또는 외부로의 열 방출이 적을수록 오랫동안 지속된다. 또한, 일차 용융층은 결정질 실리콘의 용융 온도(1400℃)보다 낮은 온도(1000℃)에서 용융되므로 상기 용융층은 냉각되어 상변화 이하의 온도로 내려가는 과냉각(supercooling) 상태로 유지되며, 이와 같은 과냉각 상태가 클수록, 즉 박막의 용융 온도가 낮거나 냉각 속도가 클수록 고상화시 핵 형성율(nucleation rate)의 증가를 가져와 미세(fine)결정 성장을 이루게 된다.The amorphous silicon thin film irradiated with the laser is above the melting temperature (1000 ° C.) and is melted in a liquid state. Subsequently, the primary molten layer is rapidly cooled at a cooling speed of 10 9 K / s or more until a high temperature difference occurs between the underlying silicon and the substrate to cause solid phase nucleation and solidification. become. The molten layer according to the laser irradiation is maintained until the solid phase nucleation and solidification occurs, and such a molten state lasts longer as the laser energy density is higher or the heat is released to the outside in the range where no ablation occurs. do. In addition, since the primary molten layer is melted at a temperature lower than the melting temperature of the crystalline silicon (1400 ° C) (1000 ° C), the molten layer is maintained in a supercooling state where the molten layer is cooled and lowered to a temperature below the phase change. The larger the state, that is, the lower the melting temperature of the thin film or the higher the cooling rate, the higher the nucleation rate during solidification, resulting in fine crystal growth.
일차 용융층이 냉각되어 고상화가 시작되면 결정핵을 중심으로 상부방향으로 결정 성장이 이루어지며, 이 때 일차 용융층이 액상에서 고상으로의 상변화에 따른 잠열이 방출되어 고체 상태의 하부 비정질 실리콘 박막을 용융(secondary melting)시키며 다시 고상화를 통한 이와 같은 과정이 반복되어 결정이 성장하게 된다. 이 때의 하부 이차 용융층은 일차 용융층에 비해 보다 더 과냉각된 상태로 핵 생성율이 증가하여(∼1029m-3s-1) 결정 크기가 작아지게 된다. 따라서, 레이저 어닐링에 의한 결정화시 결정화 특성을 향상시키기 위해서는 고상화에 따른 냉각 속도를 늦추는 것이 효과적인 방법이며 이에 따라 기판 가열, 이중 빔 조사, 버퍼 절연층 삽입 등과 같이 흡수된 레이저 에너지의 외부로의 열 방출을 억제하여 냉각 속도를 늦추는 방법을 사용할 수 있다.When the primary melted layer is cooled and solidification starts, crystal growth is performed in the upper direction centering on the crystal nuclei. At this time, the latent heat of the primary melted layer is released by the phase change from the liquid phase to the solid phase to form a lower amorphous silicon thin film in the solid state. Secondary melting is repeated and this process through solidification is repeated to grow crystals. In this case, the lower secondary molten layer is more supercooled than the primary molten layer, and the nucleation rate is increased (˜10 29 m −3 s −1 ) to reduce the crystal size. Therefore, in order to improve the crystallization characteristics during crystallization by laser annealing, it is effective to slow down the cooling rate due to solidification, and accordingly, heat to the outside of absorbed laser energy such as substrate heating, double beam irradiation, buffer insulation layer insertion, etc. A method of slowing down the cooling rate by suppressing the release can be used.
도 2b는 도 1 그래프의 II 영역에 대한 실리콘 결정화 메커니즘을 나타내는 단면도로서, 상기 II 영역은 완전 용융 근접 영역(near-complete melting region)을 나타낸다.FIG. 2B is a cross-sectional view illustrating the silicon crystallization mechanism for region II of the graph of FIG. 1, wherein region II represents a near-complete melting region.
도면에 도시된 바와 같이, 3000∼4000Å 정도의 비교적 큰 크기의 그레인(G2)을 가진 다결정 실리콘 박막이 하부 버퍼층(11)의 계면까지 형성되어 있다. 즉, 상기 영역에 해당하는 에너지 밀도에 의하면 버퍼층(11)과 근접한 영역까지 비정질 실리콘 박막(12)이 용융되어 상기 비정질 실리콘 박막(12)과 버퍼층(11) 사이의 계면에 밀집되어 존재하는 입자들이 핵(N)으로 작용하여 화살표 방향으로 성장하게 되어 비교적 큰 결정립이 형성되게 된다.(J. Appl. Phys. 82, 4086) 그러나, 상기 결정핵(N)의 분포밀도가 일정하지 않아 불균일한 결정립이 형성되며 그레인(G2) 경계 표면이 주위보다 높은 융기(protuberance)(P) 부위가 형성되어 다결정 실리콘 박막의 특성을 저하시키게 된다.As shown in the figure, a polycrystalline silicon thin film having a relatively large grain (G 2 ) of about 3000 to 4000 GPa is formed to the interface of the lower buffer layer 11. That is, according to the energy density corresponding to the region, particles of the amorphous silicon thin film 12 are melted to the region adjacent to the buffer layer 11 and are concentrated at the interface between the amorphous silicon thin film 12 and the buffer layer 11. It acts as a nucleus (N) and grows in the direction of the arrow to form relatively large grains. (J. Appl. Phys. 82, 4086) However, the distribution density of the nuclei (N) is not constant, resulting in nonuniform grains. The formation of a protuberance (P) region having a grain boundary (G 2 ) boundary surface higher than that of the periphery results in deterioration of the polycrystalline silicon thin film.
마지막으로 도 2c는 도 1의 그래프의 III 영역에 해당하며 완전 용융 영역(complete melting region)에 대한 결정화 메커니즘을 나타내는 단면도이다.Finally, FIG. 2C is a cross-sectional view illustrating a crystallization mechanism corresponding to region III of the graph of FIG. 1 and for a complete melting region.
도면에 도시된 바와 같이, 상기 영역에 해당하는 에너지 밀도에서는 매우 작은 크기의 결정립(G3)이 불규칙하게 형성되어 있다.As shown in the figure, at the energy density corresponding to the region, very small grains G 3 are irregularly formed.
즉, 레이저 에너지 밀도가 일정 수준(Ec) 이상이 될 때에는 조사되는 영역의 비정질 실리콘 박막(12)이 모두 용융되고 그레인으로 성장할 수 있는 핵이 존재하지 않게 된다. 이후, 강한 에너지의 레이저를 조사받은 비정질 실리콘 박막(12)이 급격한 냉각 과정을 거칠 때 많은 수의 결정핵(N)이 생성되며 상기 결정핵에 의해미세한 결정립(G3)이 형성되게 된다.That is, when the laser energy density is higher than a predetermined level (E c ), all of the amorphous silicon thin film 12 in the irradiated region is melted and there is no nucleus capable of growing into grain. Subsequently, when the amorphous silicon thin film 12 irradiated with a strong energy laser undergoes a rapid cooling process, a large number of crystal nuclei N are generated and fine grains G 3 are formed by the crystal nuclei.
이와 같은 결정화 메커니즘에 의해 형성된 다결정 실리콘 박막은 단결정과는 달리 필연적으로 결정립 내의 결함 보다 더 큰 결함인 그레인 경계가 존재하게 된다. 상기 그레인 경계는 용융된 비정질 실리콘이 고상화되면서 발생하는 열적 스트레스(thermal stress)에 기인하며 소자 특성을 저하시키는 주 요인이 되고 있다.Unlike a single crystal, a polycrystalline silicon thin film formed by such a crystallization mechanism inevitably has grain boundaries, which are larger than defects in grains. The grain boundary is caused by thermal stress caused by the solidification of molten amorphous silicon and is a major factor in deteriorating device characteristics.
상기 그레인 경계에 의한 소자 특성의 저하를 방지하기 위해서 사용되는 여러 가지 그레인 컨트롤(control) 기술은 고가의 장비의 필요 및 공정을 복잡하게 하는 등의 문제점을 가지고 있다.Various grain control techniques used to prevent deterioration of device characteristics due to the grain boundaries have problems such as the need for expensive equipment and complicated processes.
또한, 화소부의 박막 트랜지스터는 스위칭소자로써 기능을 하기에 충분한 특성을 가지도록 비정질 실리콘 박막을 결정화하면 되나, 일반적으로 상기 화소부는 구동회로부와 동일하게 우수한 결정화 방법으로 결정화를 진행하므로 이에 따라 결정화 시간의 증가 및 비용의 증가 등의 문제점이 있었다.In addition, the thin film transistor of the pixel portion may crystallize the amorphous silicon thin film so as to have sufficient characteristics to function as a switching element, but in general, the pixel portion performs crystallization using the same crystallization method as that of the driving circuit portion. There were problems such as increase and increase in cost.
본 발명은 상기한 문제를 해결하기 위한 것으로, 화소부와 구동회로부를 각각 요구되는 소자 특성에 맞게 상이한 방식을 사용하여 결정화함으로써 소자 특성의 저하 없이 결정화 공정을 개선한 액정표시장치의 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a method of manufacturing a liquid crystal display device in which the crystallization process is improved without deterioration of device characteristics by crystallizing the pixel portion and the driving circuit portion in a different manner according to the required device characteristics. It aims to do it.
본 발명의 다른 목적은 구동회로부와 화소부의 결정화 사이에 실리콘 박막을 식각하는 단계를 추가함으로써 상기 구동회로부와 화소부의 특성에 맞는 소자의 구현으로 품질이 향상된 액정표시장치의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a liquid crystal display device having an improved quality by implementing an element suitable for the characteristics of the driving circuit unit and the pixel unit by adding a step of etching the silicon thin film between the crystallization of the driving circuit unit and the pixel unit.
도 1은 조사되는 레이저 에너지 밀도에 대한 다결정 실리콘 박막의 그레인 크기를 나타내는 그래프.1 is a graph showing the grain size of a polycrystalline silicon thin film with respect to the irradiated laser energy density.
도 2a 내지 도 2c는 도 1에 도시된 그래프의 레이저 에너지 밀도에 따른 실리콘 결정화 메커니즘을 나타내는 단면도.2A-2C are cross-sectional views illustrating a silicon crystallization mechanism according to the laser energy density of the graph shown in FIG.
도 3은 일반적인 액정표시장치의 어레이 기판을 나타내는 평면도.3 is a plan view illustrating an array substrate of a general liquid crystal display device.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 결정화 방법을 나타내는 순서도.4A-4D are flowcharts illustrating a crystallization method according to an embodiment of the present invention.
** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **
10,110 : 어레이 기판 11,111 : 버퍼층10,110: array substrate 11,111: buffer layer
12,112 : 비정질 실리콘 박막 112a,112b : 다결정 실리콘 박막12,112: amorphous silicon thin film 112a, 112b: polycrystalline silicon thin film
120 : 화소부 130 : 구동회로부120: pixel portion 130: driving circuit portion
130a : 게이트 구동회로부 130b : 데이터 구동회로부130a: gate driving circuit section 130b: data driving circuit section
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 화소부와 구동회로부로 구분되는 제 1 기판을 제공하는 단계, 상기 제 1 기판 전면에 비정질 실리콘을 증착하는 단계, 상기 구동회로부의 비정질 실리콘을 결정화하는 단계, 상기 제 1 기판 상에 형성되어 있는 실리콘의 전면을 소정 두께로 식각하는 단계, 상기 화소부의 비정질 실리콘을 결정화하는 단계, 상기 결정화된 다결정 실리콘 박막을 액티브층으로 사용하여 박막 트랜지스터를 형성하는 단계, 상기 제 1 기판에 대응되어 합착되는 제 2 기판을 제공하는 단계 및 상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 포함한다.In order to achieve the above object, the manufacturing method of the liquid crystal display device of the present invention comprises the steps of providing a first substrate divided into a pixel portion and a driving circuit portion, depositing amorphous silicon on the entire surface of the first substrate, the driving circuit portion Crystallizing the amorphous silicon of the silicon, etching the entire surface of the silicon formed on the first substrate to a predetermined thickness, crystallizing the amorphous silicon of the pixel portion, and using the crystallized polycrystalline silicon thin film as an active layer Forming a thin film transistor, providing a second substrate bonded to the first substrate, and forming a liquid crystal layer between the first substrate and the second substrate.
상기 결정화된 다결정 실리콘 박막을 액티브층으로 사용하여 박막 트랜지스터를 형성하는 단계는 상기 액티브층 영역 상에 제 1 절연막 및 게이트전극을 형성하는 단계, 상기 액티브층의 소정 영역에 불순물을 주입하여 소오스/드레인영역을 정의하는 단계, 상기 제 1 기판 전면에 제 2 절연막을 형성하는 단계 및 상기 액티브층의 영역 상에 소오스전극과 드레인전극을 형성하는 단계를 포함한다.The forming of the thin film transistor using the crystallized polycrystalline silicon thin film as an active layer may include forming a first insulating film and a gate electrode on the active layer region, and implanting impurities into a predetermined region of the active layer to source / drain Defining a region, forming a second insulating film on the entire surface of the first substrate, and forming a source electrode and a drain electrode on the region of the active layer.
상기 비정질 실리콘은 700∼2000Å 두께로 증착할 수 있으며, 상기 실리콘을 식각하는 단계에서는 실리콘 박막이 300∼700Å 두께로 남도록 식각할 수 있다.The amorphous silicon may be deposited to a thickness of 700 to 2000 GPa, and in the etching of the silicon, the silicon thin film may be etched to have a thickness of 300 to 700 GPa.
또한, 상기 구동회로부의 비정질 실리콘은 수평 결정화 방식에 의해서 결정화할 수 있으며, 상기 화소부의 비정질 실리콘은 금속 유도 결정화 방식 또는 엑시머 레이저 어닐링 방식에 의해서 결정화할 수 있다.In addition, the amorphous silicon of the driving circuit part may be crystallized by a horizontal crystallization method, and the amorphous silicon of the pixel part may be crystallized by a metal induction crystallization method or an excimer laser annealing method.
이하, 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail.
본 발명은 결정화 방식을 개선하여 소자 특성이 향상된 다결정 실리콘 박막 트랜지스터 액정표시장치의 제조방법을 제공한다.The present invention provides a method of manufacturing a polycrystalline silicon thin film transistor liquid crystal display device having improved device characteristics by improving a crystallization method.
특히, 본 발명은 화소부와 구동회로부의 결정화 품질을 달리하여 결정화함으로써 소자 특성의 저하 없이 비용을 절감하고 공정을 개선한 액정표시장치의 제조방법을 제공한다.In particular, the present invention provides a method of manufacturing a liquid crystal display device in which the pixel portion and the driving circuit portion are crystallized with different crystallization qualities, thereby reducing costs and improving processes without deterioration of device characteristics.
일반적으로 액정표시장치에 있어서 박막 트랜지스터를 만들어 주는 곳은 화소부와 주변의 구동회로부의 두 부분이다.In general, in a liquid crystal display device, a thin film transistor is formed at two parts of a pixel part and a peripheral driving circuit part.
이 중, 상기 화소부의 박막 트랜지스터는 20∼50㎠/Vs 정도의 이동도를 만족시키면 되므로 그다지 우수한 특성을 요구하지는 않는다. 반면, 구동회로부에서는 N-채널 박막 트랜지스터와 P-채널 박막 트랜지스터를 모두 형성하여야 하고 상기 박막 트랜지스터의 특성은 액정표시장치의 구동에 있어서 결정적인 영향을 미치므로 수백 ㎠/Vs 정도의 이동도를 만족시켜야 한다.Among these, the thin film transistor of the pixel portion only needs to satisfy a mobility of about 20 to 50 cm 2 / Vs, and thus does not require very excellent characteristics. On the other hand, in the driving circuit unit, both the N-channel thin film transistor and the P-channel thin film transistor should be formed, and the characteristics of the thin film transistor have a decisive influence on the driving of the liquid crystal display device, so the mobility of several hundred cm 2 / Vs must be satisfied. do.
도 3은 일반적인 액정표시장치의 어레이 기판을 나타내는 평면도로서, 상기 화소부와 구동회로부를 포함한 어레이 기판을 나타내고 있다.3 is a plan view illustrating an array substrate of a general liquid crystal display, and illustrates an array substrate including the pixel portion and the driving circuit portion.
도면에 도시된 바와 같이, 어레이 기판(110)은 화소영역인 화소부(120) 및 게이트 구동회로부(130a)와 데이터 구동회로부(130b)로 구성된 구동회로부(130)로 이루어져 있다.As shown in the drawing, the array substrate 110 includes a pixel portion 120, which is a pixel region, and a driving circuit portion 130 including a gate driving circuit portion 130a and a data driving circuit portion 130b.
화소부(120)는 액정에 신호전압을 인가하고 차단하는 스위칭소자인 박막 트랜지스터로 구성되어 있다. 상기 박막 트랜지스터는 전계에 의하여 전류의 흐름을조절하는 일종의 전계 효과 트랜지스터(Field Effect Transistor; FET)이다.The pixel unit 120 is composed of a thin film transistor which is a switching element for applying and blocking a signal voltage to the liquid crystal. The thin film transistor is a field effect transistor (FET) that controls the flow of current by an electric field.
게이트 구동회로부(130a)및 데이터 구동회로부(130b)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(Complementary Metal Oxide Semiconductor) 구조의 박막 트랜지스터를 사용하고 있다.The gate driving circuit unit 130a and the data driving circuit unit 130b use a thin film transistor having a complementary metal oxide semiconductor (CMOS) structure as an inverter to properly output an input signal.
상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 MOS구조로된 집적회로의 일종으로 P-채널과 N-채널의 트랜지스터를 필요로 하며 속도와 밀도의 특성은 NMOS와 PMOS의 중간 형태를 나타낸다.The CMOS is a type of integrated circuit having a MOS structure used in a thin film transistor of a driving circuit that requires high-speed signal processing, and requires a P-channel and an N-channel transistor. The speed and density characteristics are intermediate between NMOS and PMOS. Indicates.
이와 같이 구성된 액정표시장치의 화소부의 스위칭소자는 오프(off)상태의 전류 즉 누설 전류(leakage current)의 억제가 중요하고 구동회로부의 단위소자는 높은 전계효과 이동도가 중요하다.The switching element of the pixel portion of the liquid crystal display device configured as described above is important to suppress the off-state current, that is, the leakage current, and the unit elements of the driving circuit portion have high field effect mobility.
참고로, 누설 전류의 감소는 화소부의 신호 유지 시간의 증가로 신호 누설에 따른 화질 저하를 억제할 수 있게 한다. 누설 전류의 발생 원인은 포획된 정공(hole)이 열적 여기(excitation)로 인해 가전자대로 이동되는 열적 생성(thermal generation) 모델과 포획된 정공이 드레인에 인가된 전압에 의하여 전위 장벽을 통과하여 흐른다는 터널링 모델 그리고 포획된 정공이 열적으로 여기되면서 드레인에 인가된 전압에 의하여 가전자대로 이동하는 열이온 전계 방출(thermionic field emission) 모델이 있다. 상기 누설 전류를 억제하는 방안으로는 누설 전류 발생 원인인 소오스/드레인 pn 접합에서의 고전계 발생을 완화하는 방법으로 LDD(Lightly Doped Drain), 옵셋(offset) 구조, FID(Field Induced Drain) 등이 있다.For reference, the reduction of the leakage current makes it possible to suppress the deterioration in image quality due to the signal leakage due to the increase in the signal holding time of the pixel portion. The source of leakage current is a thermal generation model in which trapped holes move to the valence band due to thermal excitation, and the trapped holes flow through the potential barrier by a voltage applied to the drain. There is a tunneling model and a thermal ion field emission model in which the trapped holes are thermally excited and move to the valence band by the voltage applied to the drain. As a method of suppressing the leakage current, a lightly doped drain (LDD), an offset structure, a field induced drain (FID), etc. may be used to mitigate high electric field generation at the source / drain pn junction that causes the leakage current. have.
또한, 다결정 실리콘 박막 내부의 그레인 경계는 스위치 온 상태에서도 소자의 전계효과 이동도를 저하시키는 요인이 되는데, 이는 상기 그레인 경계가 실리콘 원자간의 결합이 끊어져 있거나 불완전하게 결합하고 있는 상태로서 전자가 이동하는데 장해요인으로 작용하기 때문이다.In addition, the grain boundary inside the polycrystalline silicon thin film is a factor that lowers the field effect mobility of the device even in the switched-on state, the electron is moved as the grain boundary is broken or incompletely bonded between silicon atoms. Because it works as a disabled person.
상기의 문제를 해결할 수 있는 근본적인 방법은 그레인의 크기를 증가시켜 그레인 경계의 밀도를 낮게 하는 것이며, 그레인 크기를 증가시키는 일반적인 방법으로는 어닐링시에 레이저 에너지 밀도를 증가시키거나 기판을 가열하는 방법이 있다.The fundamental method to solve the above problem is to increase the grain size to lower the grain boundary density, and the general method to increase the grain size is to increase the laser energy density during annealing or to heat the substrate. have.
이와 같이 상기 화소부와 구동회로부는 각각 다른 특성의 소자를 요구하므로 상기의 요구에 맞는 결정화 방식을 사용하여 결정화할 수 있다.As such, since the pixel unit and the driving circuit unit require elements having different characteristics, the pixel unit and the driving circuit unit may be crystallized by using a crystallization method that meets the requirements.
따라서, 본 발명에서는 화소부와 구동회로부를 각각 요구되는 소자 특성에 맞게 상이한 방식을 사용하여 결정화함으로써 소자 특성의 저하 없이 결정화 공정을 개선할 수 있게 된다.Accordingly, in the present invention, the crystallization process can be improved without degrading the device characteristics by crystallizing the pixel portion and the driving circuit portion in different manners according to the desired device characteristics.
특히, 상기 화소부는 우수한 결정화 특성이 요구되는 구동회로부와 달리 스위칭소자로써 기능 하는데 필요한 특성을 만족하도록 결정화하면 되므로, 이에 따라 전체 공정의 비용 및 시간이 감소되는 효과를 얻을 수 있다.In particular, unlike the driving circuit unit requiring excellent crystallization characteristics, the pixel portion may be crystallized to satisfy a characteristic necessary to function as a switching element, thereby reducing the cost and time of the entire process.
일반적으로 상기 결정화에 사용되는 비정질 실리콘 박막은 증착 장비의 생산성 및 전기적 특성 확보의 이유로 500Å 내외의 두께로 가져간다. 특히, 액티브층이 두꺼울 경우 누설 전류의 증가, 온-오프 비(on-off ratio) 감소 등의 문제를 발생시키게 된다.In general, the amorphous silicon thin film used for the crystallization is brought to a thickness of about 500 kW for the purpose of securing the productivity and electrical properties of the deposition equipment. In particular, when the active layer is thick, problems such as an increase in leakage current and a decrease in on-off ratio occur.
이 때, 그레인 경계의 결함을 완화시키기 위해서는 비정질 실리콘이 용융된 상태의 지속(duration) 시간을 길게 하면 되며, 상기 지속 시간을 길게 하는 방법으로는 결정화에 사용되는 비정질 실리콘 박막을 두껍게 가져가는 방법이 있다. 상기 방법에 의하면 증착된 비정질 실리콘 박막의 두께가 1000Å인 경우에는 박막의 두께가 500Å인 경우에 비해 결정화된 다결정 실리콘 박막의 그레인 크기가 배정도 크게 나타나며 소자 특성도 향상됨을 알 수 있다.In this case, in order to alleviate defects at the grain boundary, the duration of the molten state of the amorphous silicon may be increased, and the method of lengthening the duration of the amorphous silicon thin film used for the crystallization may be a thick method. have. According to the above method, when the thickness of the deposited amorphous silicon thin film is 1000 μs, the grain size of the crystallized polycrystalline silicon thin film is doubled and the device characteristics are also improved compared to the case where the thickness of the thin film is 500 μs.
따라서, 본 발명에서는 이동도가 커야하는, 즉 그레인의 크기가 커야되는 구동회로부는 비정질 실리콘을 두껍게 증착하여 결정화하며, 그 뒤 누설 전류의 감소 등 전기적 특성 확보를 위해 화소부와 구동회로부의 실리콘 박막을 소정 두께로 식각하고 상기 화소부의 비정질 실리콘을 결정화하면 각 소자 특성에 맞는 전기적 특성을 확보하면서 생산성을 개선할 수 있게 된다.Therefore, in the present invention, the driving circuit portion having a large mobility, that is, the grain size must be large, is deposited to crystallize by thickly depositing amorphous silicon, and then a silicon thin film of the pixel portion and the driving circuit portion to secure electrical characteristics such as a reduction of leakage current. By etching to a predetermined thickness and crystallizing the amorphous silicon of the pixel portion it is possible to improve the productivity while ensuring the electrical properties for each device characteristic.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of a liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 결정화 방법을 나타내는 순서도로서, 도 3에 도시된 어레이 기판의 A 부분을 확대하여 나타낸 평면도 및 단면도이다.4A to 4D are flowcharts illustrating a crystallization method according to an exemplary embodiment of the present invention, which are enlarged plan views and cross-sectional views of a portion A of the array substrate illustrated in FIG. 3.
먼저, 도 4a에 도시된 바와 같이, 화소부(120)와 구동회로부(130)로 구분된 어레이 기판(110) 전면에 버퍼층(111)을 형성한 뒤 상기 버퍼층(111) 위에 액티브층으로 사용될 비정질 실리콘(112)을 소정 두께로 증착한다.First, as shown in FIG. 4A, a buffer layer 111 is formed on an entire surface of an array substrate 110 divided into a pixel unit 120 and a driving circuit unit 130, and then an amorphous layer to be used as an active layer on the buffer layer 111. Silicon 112 is deposited to a predetermined thickness.
일반적으로 비정질 실리콘 박막은 여러 가지 방법으로 증착할 수 있으며, 경우에 따라서는 상기 비정질 실리콘 박막 하부에 실리콘산화막으로 이루어진 버퍼층을 형성하기도 한다.In general, an amorphous silicon thin film may be deposited by various methods, and in some cases, a buffer layer made of a silicon oxide film may be formed under the amorphous silicon thin film.
비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방법과 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법이 있다. 상기 플라즈마 화학 기상 증착 방법으로 비정질 실리콘 박막을 증착할 경우에는 증착시 기판의 온도에 따라 다소 차이는 있으나 약 20％ 내외의 수소 원자가 상기 비정질 실리콘 박막 내에 포함되게 된다. 이 때, 상기 수소 원자들을 외부로 배출시키는 어닐링 공정인 탈수소화(dehydrogenation) 공정이 필수적으로 따라야 한다. 그 이유는 수소 원자를 포함한 비정질 실리콘 박막을 레이저로 결정화할 때 상기 수소 원자가 밖으로 튀어나와 박막 내부에 공동(cavity)이 형성되어 다결정 실리콘 박막의 질을 저하시키기 때문이다.Representative methods for depositing an amorphous silicon thin film include a low pressure chemical vapor deposition (LPCVD) method and a plasma enhanced chemical vapor deposition (PECVD) method. In the case of depositing the amorphous silicon thin film by the plasma chemical vapor deposition method, the hydrogen atoms of about 20% are included in the amorphous silicon thin film although there are some differences depending on the temperature of the substrate during deposition. At this time, a dehydrogenation process, which is an annealing process for discharging the hydrogen atoms to the outside, must be followed. The reason is that when the amorphous silicon thin film containing hydrogen atoms is crystallized with a laser, the hydrogen atoms stick out and a cavity is formed inside the thin film, thereby degrading the quality of the polycrystalline silicon thin film.
여기서, 결정화에 사용되는 비정질 실리콘 박막의 최적 두께는 700Å에서 매우 큰 레이저 에너지를 필요로 하지 않는 2000Å까지로 할 수 있다. 특히, 증착된 비정질 실리콘 박막의 두께가 두꺼울수록 용융 지속 시간이 길어져 결정화된 다결정 실리콘 박막의 그레인 크기는 증가하게 되며 이에 따라 소자 특성도 향상되게 된다.Here, the optimum thickness of the amorphous silicon thin film used for crystallization can be from 700 kW to 2000 kW without requiring very large laser energy. In particular, the thicker the thickness of the deposited amorphous silicon thin film, the longer the duration of melting increases the grain size of the crystallized polycrystalline silicon thin film, thereby improving the device characteristics.
다음으로, 도 4b에 도시된 바와 같이, 구동회로부(130)만 수평 결정화 방법을 이용하여 결정화한다.Next, as shown in FIG. 4B, only the driving circuit unit 130 is crystallized using the horizontal crystallization method.
이 때, 구동회로부(130)는 레이저 어닐링되어 수평으로 성장한 균일한 크기의 그레인(G)을 얻을 수 있으며, 상기 그레인(G)들 사이에 서브-그레인(Gs)이 형성되어 있다.At this time, the driving circuit unit 130 may obtain grains G of uniform size that are horizontally grown by laser annealing, and sub-grains G s are formed between the grains G.
상기 구동회로부의 박막 트랜지스터는 고속 신호처리가 요구되므로 상대적으로 큰 크기의 그레인을 갖도록 수평 결정화 방식을 이용할 수 있다.Since the thin film transistor of the driving circuit unit requires high speed signal processing, a horizontal crystallization method may be used to have a relatively large grain size.
본 실시예에서는 수평 결정화 방법 중 순차적 수평 결정화(Sequential Lateral Solidification; SLS) 방법을 사용하여 결정화하였으나, 상기 구동회로부의 소자 특성을 만족시키는 다른 수평 결정화 방법(예를 들면, SELAX(Selectively Enlarging LAser Xtallization), MILC(Metal Induced Lateral Crystallization) 등)을 사용할 수 있다.In the present embodiment, crystallization is performed by using a sequential lateral solidification (SLS) method of the horizontal crystallization method, but another horizontal crystallization method (eg, SELAX (Selectively Enlarging LAser Xtallization) that satisfies device characteristics of the driving circuit unit). , MILC (Metal Induced Lateral Crystallization, etc.) can be used.
상기 순차적 수평 결정화는 실리콘 결정립이 액상 실리콘과 고상 실리콘의 경계면에서 상기 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다.(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997)The sequential horizontal crystallization is a technique using the fact that the silicon grains grow in the direction perpendicular to the interface at the interface between the liquid and solid silicon (Robert S. Sposilli, MA Crowder, and James S. Im, Mat. Res. Soc.Symp.Proc.Vol. 452, 956-957, 1997)
특히, 순차적 수평 결정화 기술에서는 레이저 에너지 밀도와 레이저의 조사범위를 적절히 조절하여 실리콘 결정립을 소정의 길이만큼 수평 성장시킴으로써 비정질 실리콘 박막을 단결정 수준으로 결정화시킬 수 있다.In particular, in the sequential horizontal crystallization technology, the amorphous silicon thin film can be crystallized to a single crystal level by horizontally growing silicon crystal grains by a predetermined length by appropriately adjusting the laser energy density and the irradiation range of the laser.
이하, 본 실시예에서 사용된 순차적 수평 결정화 방법을 설명한다.Hereinafter, the sequential horizontal crystallization method used in this embodiment will be described.
먼저, 비정질 실리콘 박막이 완전히 용융되는 에너지 밀도 이상의 레이저를 조사하여 상기 비정질 실리콘 박막을 완전히 용융시킨다.First, the amorphous silicon thin film is completely melted by irradiating a laser having an energy density or more at which the amorphous silicon thin film is completely melted.
이 때, 레이저 에너지의 조사가 끝난 직후부터 비정질 실리콘은 양 측면, 즉 레이저가 조사되지 않은 비-조사 영역을 통해 냉각되게 된다. 이는 비정질 실리콘 박막 하부의 버퍼층 또는 유리기판보다 측면의 고상 비정질 실리콘 박막이 더 큰 열 전도도를 가지기 때문이다.At this time, immediately after the irradiation of the laser energy, the amorphous silicon is cooled through both sides, i.e., the non-irradiated area where the laser is not irradiated. This is because the solid-state amorphous silicon thin film on the side has greater thermal conductivity than the buffer layer or glass substrate under the amorphous silicon thin film.
따라서, 액상의 비정질 실리콘 박막은 중앙부보다 양쪽의 고상과 액상의 계면에서 우선적으로 핵형성 온도에 도달하게 되어 상기 부분에서 결정핵이 형성되게 된다. 결정핵이 형성된 후부터는 온도가 낮은 쪽에서 높은 쪽으로 그레인의 수평 성장이 일어나게 된다.Therefore, the liquid amorphous silicon thin film preferentially reaches the nucleation temperature at the interface between the solid phase and the liquid phase on both sides rather than the central portion, and crystal nuclei are formed at the portion. After the nuclei are formed, the horizontal growth of grain occurs from the lower side to the higher side.
상기 방법에서 레이저를 단일 용융에 의한 횡방향 성장이 달성될 수 있는 거리와 거의 동일한 간격으로 비정질 실리콘 박막에 조사함으로써 레이저의 조사방향을 따라 수평방향으로 결정 입자가 성장하게 할 수 있다. 특히, 순차적 수평 결정화에 의해 성장시킬 수 있는 그레인의 최대 크기를 고려해 본다면 순차적 수평 결정화를 양쪽에서 진행시키면 그레인은 단 하나의 그레인 경계를 가지면서 더 큰 결정 크기를 가진 결정체를 얻을 수 있다.In this method, the crystal particles can be grown in the horizontal direction along the irradiation direction of the laser by irradiating the amorphous silicon thin film at intervals substantially equal to the distance at which the lateral growth by single melting can be achieved. In particular, considering the maximum size of grain that can be grown by sequential horizontal crystallization, if sequential horizontal crystallization is performed on both sides, grains have crystal grains having a larger grain size with only one grain boundary.
일반적인 레이저 어닐링에 의해 결정화된 다결정 실리콘 박막의 그레인의 크기는 수백 nm를 보이는 반면 순차적 수평 결정화 방법에 의해 얻어진 다결정 실리콘 박막의 그레인의 크기는 수 ㎛에 이르므로 큰 이동도를 가진 소자를 구현할 수 있게 된다. 즉, 상기와 같이 수평으로 성장한 다결정 실리콘을 박막 트랜지스터의 채널에 이용하면 고속의 동작특성을 가진 소자를 구현할 수 있다.The grain size of the polycrystalline silicon thin film crystallized by general laser annealing shows several hundred nm, while the grain size of the polycrystalline silicon thin film obtained by the sequential horizontal crystallization method reaches several micrometers, so that a device having high mobility can be realized. do. That is, when the horizontally grown polycrystalline silicon is used in the channel of the thin film transistor, it is possible to implement a device having high speed operation characteristics.
이 때, 수평 성장 그레인들로 이루어진 다결정 실리콘 영역으로 박막 트랜지스터의 채널을 형성하되 그레인 성장 방향과 나란하게 배치하는 것이다.At this time, the channel of the thin film transistor is formed with a polycrystalline silicon region composed of horizontal growth grains, but is arranged in parallel with the grain growth direction.
또한, 나란하게 성장한 그레인들 사이에 존재하는 서브-그레인 경계는 전류 또는 전자의 이동에 전혀 방해가 되지 않게 그레인 성장 방향과 나란하게 유도하기만 하면 상기 서브-그레인 경계에 의한 소자 특성의 저하는 무시할 수 있게 된다.In addition, the deterioration of device characteristics due to the sub-grain boundary is negligible as long as the sub-grain boundary existing between the grains growing side by side is induced in parallel with the direction of grain growth so as not to interfere with current or electron movement at all. It becomes possible.
액정표시장치에 있어서 실제 구동회로가 차지하는 면적은 상기 액정표시장치의 해상도 및 크기 등에 따라 다르지만 일반적으로 폭이 1㎜ 이하로 매우 작다. 따라서, 상기 구동회로부만 순차적 수평 결정화 방법을 사용하면 순차적 수평 결정화 공정이 낮은 처리량(throughput)을 가짐에도 불구하고 효과적으로 사용할 수 있게 된다.Although the area occupied by the actual driving circuit in the liquid crystal display device varies depending on the resolution and size of the liquid crystal display device, the width is generally very small (1 mm or less). Therefore, when only the driving circuit unit uses the sequential horizontal crystallization method, the sequential horizontal crystallization process can be effectively used despite the low throughput.
도 4c는 본 발명에 따른 실리콘 박막을 소정 두께가 남도록 식각하는 단계를 나타내고 있다.4C illustrates a step of etching the silicon thin film according to the present invention so that a predetermined thickness remains.
도면에 도시된 바와 같이, 구동회로부(130)의 결정화 후 화소부(120)와 구동회로부(130)의 실리콘 박막(112,112a)을 전기적 특성의 확보를 위한 소정 두께가 남도록 식각한다.As shown in the figure, after the crystallization of the driving circuit unit 130, the pixel unit 120 and the silicon thin films 112 and 112a of the driving circuit unit 130 are etched so as to have a predetermined thickness for securing electrical characteristics.
본 실시예에서는 기판(110)에 노출된 실리콘 박막(112,112a)을 마스크 없이 식각하는 에치-백(etch-back) 방법을 사용하였다. 이 때, 구동회로부(130)에 형성된 다결정 실리콘 박막(112a)은 그레인 크기는 유지하면서 실리콘(112a)의 두께만이 감소되게 된다.In this embodiment, an etch-back method is used to etch the silicon thin films 112 and 112a exposed to the substrate 110 without a mask. At this time, the polycrystalline silicon thin film 112a formed in the driving circuit unit 130 is reduced in thickness only of the silicon 112a while maintaining grain size.
상기 구동회로부(130)의 결정화된 다결정 실리콘 박막(112a)은 그레인 경계 표면에 융기 부분을 포함하는데, 에치-백을 통한 실리콘(112a) 전면의 식각으로 상기 융기 부분이 제거되게 된다. 그 결과, 구동회로부(130)의 소자 특성을 향상시킬 수 있게 된다. 이 때, 상기 융기 부분은 결함에 해당하여 결정립 부분에 비해 식각률이 크기 때문에 실리콘(112a) 식각시 상기 결정립 부분보다 먼저 식각되게 된다.The crystallized polycrystalline silicon thin film 112a of the driving circuit unit 130 includes a raised portion on the grain boundary surface, and the raised portion is removed by etching the entire surface of the silicon 112a through the etch-back. As a result, device characteristics of the driving circuit unit 130 can be improved. At this time, since the etched portion is larger than the grained portion corresponding to the defect, the etched portion is etched before the grained portion when the silicon 112a is etched.
마지막으로, 도 4d에 도시된 바와 같이, 화소부(120)의 비정질 실리콘 박막(112)을 수평 결정화 방식 이외의 공정이 단순한 결정화 방법을 이용하여 결정화를 진행한다. 이 때, 구동회로부(130)의 다결정 실리콘 박막(112a)은 수평 결정화를 유지하면서 식각에 의해 손상된 표면이 치유(curring)되게 된다.Finally, as shown in FIG. 4D, the crystallization of the amorphous silicon thin film 112 of the pixel portion 120 is performed using a simple crystallization method in a process other than the horizontal crystallization method. At this time, the polycrystalline silicon thin film 112a of the driving circuit unit 130 cures a surface damaged by etching while maintaining horizontal crystallization.
상기 화소부(120)는 구동회로부(130)에 비해 우수한 소자 특성을 요구하지 않으므로 금속 유도 결정화나 엑시머 레이저 어닐링 등의 방법을 사용하여 결정화할 수 있다.Since the pixel unit 120 does not require excellent device characteristics compared to the driving circuit unit 130, the pixel unit 120 may be crystallized by using a method such as metal induction crystallization or excimer laser annealing.
여기서, 금속 유도 결정화 방법(M.S. Haque et al., J. Appl. Phys., 79, 7529(1996))은 특정 금속을 비정질 물질에 접촉하게 하여 상기 비정질 물질의 결정화 온도를 낮추어 결정화하는 방법이다. 예를 들어, 니켈 금속에 의한 다결정 실리콘 박막의 결정화에서는, 니켈 실리사이드(silicide)의 마지막 상인 NiSi2가 결정화 핵으로 작용하여 결정화를 촉진하게 된다. 실제로 NiSi2는 실리콘과 동일한 구조를 갖으며 격자상수는 5.406Å으로 5.430Å의 실리콘과 매우 비슷하여, 상기 비정질 실리콘의 결정화 핵으로 작용하여 (111)방향으로 결정화를 촉진하게 된다.(C. Hayzelden et al., Appl. Phys. Lett., 60, 225(1992))Here, the metal induced crystallization method (MS Haque et al., J. Appl. Phys., 79, 7529 (1996)) is a method of crystallizing by lowering the crystallization temperature of the amorphous material by contacting the specific metal with the amorphous material. For example, in the crystallization of a polycrystalline silicon thin film by nickel metal, NiSi 2, which is the last phase of nickel silicide, acts as a crystallization nucleus to promote crystallization. In fact, NiSi 2 has the same structure as silicon and its lattice constant is 5.406 Å, which is very similar to that of 5.430 Å silicon, which acts as a crystallization nucleus of the amorphous silicon to promote crystallization in the (111) direction (C. Hayzelden). et al., Appl. Phys. Lett., 60, 225 (1992))
엑시머 레이저 어닐링 방법은 비정질 실리콘 박막을 용융시키기 위해단파장(λ= 0.3㎛)의 강한 에너지를 펄스 형태로 조사하여 결정화하는 방법으로, 빠른 속도의 결정화가 가능하고 결정화된 다결정 실리콘 박막의 결정화 특성이 뛰어난 장점이 있다. 특히, 엑시머 레이저의 단파장은 레이저빔이 가지는 에너지 집중성을 이용하므로 단시간에 그리고 국소적으로 정밀한 열처리를 할 수 있어 하부 실리콘 박막에 열적인 손상을 주지 않는다는 장점이 있다.The excimer laser annealing method is a method of crystallizing a short wavelength (λ = 0.3 μm) of strong energy in order to melt an amorphous silicon thin film, and crystallization is possible with high speed and excellent crystallization characteristics of the crystallized polycrystalline silicon thin film. There is an advantage. In particular, the short wavelength of the excimer laser uses the energy concentration of the laser beam, so that it is possible to perform precise heat treatment in a short time and locally, and thus does not thermally damage the lower silicon thin film.
이와 같이, 화소부(120)는 엑시머 레이저 어닐링이나 금속 유도 결정화 형태로 남고 구동회로부(130)는 그레인 크기가 큰 수평 결정화된 형태를 갖게 되어 소자 특성의 저하없이 결정화 공정을 개선할 수 있게 된다.As such, the pixel unit 120 remains in the form of excimer laser annealing or metal induced crystallization, and the driving circuit unit 130 has a horizontal crystallized form having a large grain size, thereby improving the crystallization process without degrading device characteristics.
또한, 이동도가 커야되는 구동회로부는 비정질 실리콘을 두껍게 증착하여 결정화하며, 그 뒤 누설 전류의 감소 등 전기적 특성 확보를 위해 화소부와 구동회로부의 실리콘 박막을 소정 두께로 식각하고 상기 화소부의 비정질 실리콘을 결정화함으로써 각 소자 특성에 맞는 전기적 특성을 확보하면서 생산성을 개선할 수 있게 된다.In addition, the driving circuit portion, which should have a high mobility, is deposited to crystallize by thickly depositing amorphous silicon, and then the silicon thin film is etched to a predetermined thickness in order to secure electrical characteristics such as reduction of leakage current, and the amorphous silicon of the pixel portion is etched. By crystallizing it is possible to improve the productivity while securing the electrical characteristics for each device characteristic.
본 실시예에 따라 형성된 다결정 실리콘 박막을 액티브층으로 이용하여 박막 트랜지스터를 제작할 수 있으며, 예를 들어 상부-게이트(top-gate) 구조의 다결정 실리콘 박막 트랜지스터를 제조하는 방법을 설명하면 다음과 같다.A thin film transistor may be fabricated using the polycrystalline silicon thin film formed according to the present embodiment as an active layer. For example, a method of manufacturing a polycrystalline silicon thin film transistor having a top-gate structure will be described below.
먼저, 상기 결정화 방식에 의해 형성된 액티브층인 다결정 실리콘 박막을 포토리소그래피(photolithograpy) 공정을 통해 패터닝하여 액티브 패턴을 형성한다.First, an active pattern is formed by patterning a polycrystalline silicon thin film, which is an active layer formed by the crystallization method, through a photolithograpy process.
상기 액티브 패턴 위에 제 1 절연막 및 게이트 도전막을 차례로 증착한다. 이어서, 포토리소그래피 공정으로 p형 박막 트랜지스터 영역의 게이트 도전막을 식각하여 p형 박막 트랜지스터의 게이트전극을 형성한 후, 오믹 콘택(ohmic contact) 영역을 형성하기 위해 p+형 불순물을 이온 주입한다. 이어서, 포토리소그래피 공정으로 n형 박막 트랜지스터 영역의 게이트 도전막을 식각하여 n형 박막 트랜지스터의 게이트전극을 형성한 후, 오믹 콘택 영역을 형성하기 위해 n+형 불순물을 이온 주입한다.A first insulating film and a gate conductive film are sequentially deposited on the active pattern. Subsequently, the gate conductive film of the p-type thin film transistor region is etched by a photolithography process to form a gate electrode of the p-type thin film transistor, and then p + type impurities are implanted to form an ohmic contact region. Subsequently, the gate conductive layer of the n-type thin film transistor region is etched by a photolithography process to form a gate electrode of the n-type thin film transistor, and then n + -type impurities are implanted to form an ohmic contact region.
이어서, 도핑된 이온을 활성화시키고 실리콘층의 손상을 치유하기 위해 레이저 어닐링을 실시한 후, 상기 게이트전극 및 제 1 절연막 위에 SiO2, SiNx와 같은 무기물이나 감광성 유기물로 이루어진 제 2 절연막을 형성한다. 포토리소그래피 공정으로 상기 제 2 절연막을 부분적으로 식각하여 상기 액티브 패턴의 소오스 영역을 노출시키는 제 1 콘택홀 및 드레인 영역을 노출시키는 제 2 콘택홀을 형성한다.Subsequently, after laser annealing is performed to activate doped ions and heal damage to the silicon layer, a second insulating film made of an inorganic material such as SiO 2 , SiN x or a photosensitive organic material is formed on the gate electrode and the first insulating film. The second insulating layer is partially etched by a photolithography process to form a first contact hole exposing the source region of the active pattern and a second contact hole exposing the drain region.
상기 제 1 콘택홀과 제 2 콘택홀 및 제 2 절연막 위에 도전막을 증착하고 포토리소그래피 공정으로 상기 도전막을 패터닝하여 소오스/드레인전극을 형성한다. 이어서, 상기 소오스/드레인전극 및 제 2 절연막 위에 무기물 또는 유기물로 이루어진 보호막을 형성하고, 포토리소그래피 공정에 의해 상기 보호막을 부분적으로 식각하여 상기 소오스전극을 노출시키는 비어홀(via hole)을 형성한다. 상기 비어홀 및 보호막 위에 투명 도전막 또는 반사 도전막을 증착한 후 이를 포토리소그래피 공정으로 패터닝하여 상기 비어홀을 통해 소오스전극과 연결되는 화소전극을 형성한다.A conductive film is deposited on the first contact hole, the second contact hole, and the second insulating film, and the conductive film is patterned by a photolithography process to form a source / drain electrode. Subsequently, a passivation layer made of an inorganic material or an organic material is formed on the source / drain electrode and the second insulating layer, and a via hole exposing the source electrode is formed by partially etching the passivation layer by a photolithography process. A transparent conductive film or a reflective conductive film is deposited on the via hole and the passivation layer, and then patterned by a photolithography process to form a pixel electrode connected to the source electrode through the via hole.
상기 설명에서는 7개의 마스크를 사용한 상부-게이트 방식의 다결정 실리콘박막 트랜지스터를 제조하는 방법을 예로 들었으나, 본 발명이 상기 방식에 의한 박막 트랜지스터에 한정되는 것은 아니다.In the above description, a method of manufacturing a top-gate polycrystalline silicon thin film transistor using seven masks is exemplified, but the present invention is not limited to the thin film transistor according to the above method.
이와 같이 형성된 박막 트랜지스터를 포함하는 어레이 기판인 제 1 기판은 상기 제 1 기판에 대응되는 컬러필터 기판인 제 2 기판과 서로 합착되고 상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하면 액정표시패널이 완성되게 된다.The first substrate, which is an array substrate including the thin film transistor formed as described above, is bonded to a second substrate, which is a color filter substrate corresponding to the first substrate, and a liquid crystal layer is formed between the first substrate and the second substrate. The panel is complete.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법은 화소부와 구동회로부를 각각 요구되는 소자 특성에 맞게 상이한 방식을 사용하여 결정화함으로써 소자 특성의 저하 없이 결정화 공정을 개선할 수 있다As described above, the manufacturing method of the liquid crystal display device according to the present invention can improve the crystallization process without deterioration of the device characteristics by crystallizing the pixel portion and the driving circuit portion using different methods according to the required device characteristics.
또한, 구동회로부와 화소부의 결정화 사이에 실리콘 박막을 식각하는 단계를 추가함으로써 상기 화소부와 구동회로부의 특성에 맞는 소자를 구현할 수 있다.In addition, by adding a step of etching the silicon thin film between the driving circuit portion and the crystallization of the pixel portion, it is possible to implement a device suitable for the characteristics of the pixel portion and the driving circuit portion.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043999A KR100966431B1 (en) | 2003-06-30 | 2003-06-30 | Method of fabricating liquid crystal display device for improving crystallization characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043999A KR100966431B1 (en) | 2003-06-30 | 2003-06-30 | Method of fabricating liquid crystal display device for improving crystallization characteristics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050003280A true KR20050003280A (en) | 2005-01-10 |
| KR100966431B1 KR100966431B1 (en) | 2010-06-28 |
Family
ID=37218501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030043999A KR100966431B1 (en) | 2003-06-30 | 2003-06-30 | Method of fabricating liquid crystal display device for improving crystallization characteristics |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100966431B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100805155B1 (en) * | 2006-09-15 | 2008-02-21 | 삼성에스디아이 주식회사 | Organic light emitting diode display having thin film transistor and manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753544A (en) * | 1994-07-07 | 1998-05-19 | Lg Semicon Co., Ltd. | Crystallization process and method of manufacturing thin film transistor using same |
| US5756364A (en) * | 1994-11-29 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method of semiconductor device using a catalyst |
| JPH09266316A (en) * | 1996-03-29 | 1997-10-07 | Toshiba Corp | Semiconductor element |
| KR100418745B1 (en) * | 2001-06-08 | 2004-02-19 | 엘지.필립스 엘시디 주식회사 | A method of crystallizing Si |
-
2003
- 2003-06-30 KR KR1020030043999A patent/KR100966431B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100805155B1 (en) * | 2006-09-15 | 2008-02-21 | 삼성에스디아이 주식회사 | Organic light emitting diode display having thin film transistor and manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100966431B1 (en) | 2010-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3503427B2 (en) | Method for manufacturing thin film transistor | |
| US7635640B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
| US6248606B1 (en) | Method of manufacturing semiconductor chips for display | |
| KR100227439B1 (en) | Polycrystalline thin film and the manufacturing method of thin film semiconductor device | |
| US6452213B1 (en) | Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same | |
| US7790341B2 (en) | Laser mask and method of crystallization using the same | |
| US7553715B2 (en) | Crystallization method and apparatus thereof | |
| JP4284272B2 (en) | Laser mask, laser crystallization method using laser mask, and flat panel display manufacturing method | |
| KR100595455B1 (en) | Laser mask and method of crystallization using thereof | |
| US5937304A (en) | Method for fabricating semiconductor device and method for producing liquid crystal display apparatus | |
| KR100710621B1 (en) | Method for fabricating active layer for TFT type array substrate | |
| US20050224876A1 (en) | [structure of ltps-tft and method of fabricating channel layer thereof] | |
| KR100966431B1 (en) | Method of fabricating liquid crystal display device for improving crystallization characteristics | |
| US6211535B1 (en) | Method of manufacturing a semiconductor device | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| KR100796607B1 (en) | Poly silicon crystallization method and fabricating method for thin film transistor using the same | |
| KR100271493B1 (en) | Method of manufacturing thin film transistor | |
| JPH04340724A (en) | Manufacture of thin film transistor | |
| JP3380527B2 (en) | Method for manufacturing semiconductor device | |
| JPH0645607A (en) | Liquid-crystal display device and its manufacture | |
| KR100271492B1 (en) | Method of manufacturing thin film transistor | |
| JPH0982639A (en) | Semiconductor device and its manufacture | |
| JP3859516B2 (en) | Manufacturing method of semiconductor device | |
| JP3467571B2 (en) | Method for manufacturing thin film transistor | |
| JPH06333827A (en) | Crystal growth method and channel formation method for mos transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 10 |