KR20050003026A

KR20050003026A - Digital filter by using accumulator and method thereof

Info

Publication number: KR20050003026A
Application number: KR1020030043152A
Authority: KR
Inventors: 박성준
Original assignee: 주식회사 대우일렉트로닉스
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2005-01-10

Abstract

PURPOSE: A digital filter using accumulator and a filtering method using the same are provided to realize a digital filter using less number of multipliers than a number of a filter tap by using one accumulator. CONSTITUTION: A digital filter filters pixel data for image signals and includes a first multiplexor(102) selectively providing input pixel values, a second multiplexor(104), a multiplier(106), an adder(108), an accumulator(112), and a third multiplexor(110). The second multiplexor selectively provides coefficient values corresponding to the input pixel values. The multiplier sequentially multiplies N times the coefficient values corresponding to the input pixel values. The adder adds N-1 times the result from the multiplier and a result of a previous pixel values. The accumulator stores the result from the adder. The third multiplexor provides the previous pixel values to the adder.

Description

적산기를 이용한 디지털 필터 및 그 필터링 방법{DIGITAL FILTER BY USING ACCUMULATOR AND METHOD THEREOF}Digital filter using integrator and its filtering method {DIGITAL FILTER BY USING ACCUMULATOR AND METHOD THEREOF}

본 발명은 디지털 필터에 관한 것으로, 더욱 상세하게는 영상신호의 화소수를 줄이거나 혹은 늘릴 경우 및 화질을 개선하고자 할 때 사용하는데 적합한 적산기를 이용한 디지털 필터 및 그 필터링 방법에 관한 것이다.The present invention relates to a digital filter, and more particularly, to a digital filter using an accumulator suitable for use in reducing or increasing the number of pixels of an image signal and for improving image quality, and a filtering method thereof.

잘 알려진 바와 같이, 영상신호를 처리하여 디스플레이하는 분야에서는 필요 또는 용도에 따라 N×M 의 사이즈를 갖는 영상을 N-n×M-m 사이즈의 영상으로 축소시키거나 혹은 N×M 사이즈의 영상을 N+n×M+m 사이즈의 영상으로 확장하는 경우가흔히 있는데, 이러한 영상의 사이즈 축소 및 확장에는 디지털 필터가 주로 이용되고 있으며, 또한 이러한 디지털 필터는 영상의 화질을 개선하는 데도 이용되고 있다.As is well known, in the field of processing and displaying a video signal, an N × M size image is reduced to an Nn × Mm size image or an N × M size image is N + n ×, depending on necessity or use. It is common to expand to an M + m sized image. A digital filter is mainly used to reduce and expand the size of the image, and the digital filter is also used to improve image quality.

도 2는 종래 디지털 필터(3탭 필터)의 블록구성도로서, 이러한 3탭 디지털 필터에서는 세 개의 곱셈기(202, 204, 206)와 하나의 3입력 덧셈기(208)를 포함한다.2 is a block diagram of a conventional digital filter (3-tap filter), which includes three multipliers 202, 204, and 206 and one three-input adder 208.

도 2를 참조하면, 곱셈기(202)에서는 입력 화소 P0와 이에 대응하는 계수 C0를 곱셈하여 그 결과 값을 3입력 덧셈기(208)의 제1입력으로 제공하고, 곱셈기(204)에서는 입력 화소 P1과 이에 대응하는 계수 C1을 곱셈하여 그 결과 값을 3입력 덧셈기(208)의 제2입력으로 제공하며, 곱셈기(206)에서는 입력 화소 P2와 이에 대응하는 계수 C2를 곱셈하여 그 결과 값을 3입력 덧셈기(208)의 제3입력으로 제공한다.Referring to FIG. 2, the multiplier 202 multiplies the input pixel P0 with a corresponding coefficient C0 and provides a result value as the first input of the three-input adder 208, and the multiplier 204 and the input pixel P1 Corresponding coefficient C1 is multiplied to provide a result value to the second input of the three-input adder 208. The multiplier 206 multiplies the input pixel P2 by a corresponding coefficient C2 and multiplies the result by the three-input adder. A third input of 208.

이에 응답하여, 덧셈기(208)에서는 각 곱셈기(202, 204, 206)로부터 제공되는 곱셈 결과 값들을 덧셈하여 하나의 출력 F0을 발생함으로써, 3개 화소에 대한 필터링을 수행한다.In response, the adder 208 adds the multiplication result values provided from the multipliers 202, 204, and 206 to generate one output F0, thereby performing filtering on three pixels.

즉, 종래의 디지털 필터에 따르면, 3개의 입력 데이터를 디지털 필터링하기 위해서는 3개의 곱셈기와 하나의 3입력 가산기를 필요로 한다. 따라서, 종래 방식에 따라 디지털 필터를 구현하는 경우 N개의 입력 데이터를 디지털 필터링하는 위해서는 N개의 곱셈기와 하나의 N 입력 가산기를 필요로 하게 된다.That is, according to the conventional digital filter, three multipliers and one three input adder are required to digitally filter three input data. Therefore, when the digital filter is implemented according to the conventional method, N multipliers and one N input adders are required to digitally filter the N input data.

잘 알려진 바와 같이, 곱셈기는 덧셈기 등과 비교해 볼 때 하드웨어적인 로직이 매우 복잡한데, 상술한 바와 같이 입력 데이터 수(즉, 필터 탭 수)만큼의 곱셈기를 필요로 하는 종래의 디지털 필터는 하드웨어적인 로직이 매우 복잡하게 되고 그에 따른 큰 전력 소모를 야기시키는 문제가 있으며, 이러한 문제는 디지털 필터의 가격을 상승시키는 요인으로 작용하고 있는 실정이다.As is well known, multipliers are very complex in terms of hardware logic when compared to adders and the like. Conventional digital filters, which require multipliers as many as the number of input data (i.e. filter taps), as described above, There is a problem that becomes very complicated and causes a large power consumption, which is a factor that increases the price of the digital filter.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 하드웨어적인 간소화 및 저전력화를 실현할 수 있는 적산기를 이용한 디지털 필터 및 그 필터링 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a digital filter using an accumulator and a filtering method thereof that can realize hardware simplification and low power consumption.

상기 목적을 달성하기 위한 일 관점에 따른 본 발명은, 영상신호용 화소 데이터를 필터링하는 필터에 있어서, 입력 화소 값을 선택적으로 제공하는 N:1의 제 1 멀티플렉서와, 각 입력 화소에 대응하는 계수 값을 선택적으로 제공하는 N:1의 제 2 멀티플렉서와, 각 입력 화소 값과 대응하는 각 계수 값을 순차적으로 N차 곱셈하는 곱셈기와, 상기 곱셈기로부터의 결과 값과 이전 화소 값의 연산 결과 값을 순차적으로 N-1차 덧셈하는 덧셈기와, 상기 덧셈기의 연산 결과 값을 저장하는 적산기와, 상기 이전 화소 연산 결과 값을 상기 덧셈기에 제공하는 제 3 멀티플렉서를 포함하는 적산기를 이용한 디지털 필터를 제공한다.According to an aspect of the present invention, there is provided a filter for filtering pixel data for an image signal, comprising: a first multiplexer of N: 1 for selectively providing an input pixel value, and a coefficient value corresponding to each input pixel A second multiplexer of N: 1 which selectively provides a; a multiplier for sequentially N-order multiplication of each coefficient value corresponding to each input pixel value; and a result value from the multiplier and an operation result value of a previous pixel value sequentially A digital filter using an adder for N-first order addition, an accumulator for storing an operation result value of the adder, and an accumulator including a third multiplexer for providing the previous pixel operation result value to the adder is provided.

상기 목적을 달성하기 위한 다른 관점에 따른 본 발명은, 영상신호용 화소 데이터를 N탭 필터링하는 방법에 있어서, 필터링을 위한 화소 값과 이에 대응하는 계수 값을 발생하는 과정과, 상기 발생된 화소 값과 계수 값을 곱셈하는 과정과, 곱셈 결과 값과 이전 화소 값의 연산 결과 값을 덧셈하는 과정과, 상기 덧셈 결과값을 상기 이전 화소 값의 연산 결과 값으로 적산하는 과정과, 상기 각 과정을 상기 N텝 만큼 반복하는 과정을 포함하는 적산기를 이용한 디지털 필터링 방법을 제공한다.According to another aspect of the present invention, there is provided a method for N-tap filtering pixel data for an image signal, the method comprising: generating a pixel value for filtering and a coefficient value corresponding thereto; Multiplying a coefficient value, adding a multiplication result value and an operation result value of the previous pixel value, integrating the addition result value with the operation result value of the previous pixel value, and performing each of the N A digital filtering method using an accumulator including a step of repeating a step is provided.

도 1은 본 발명의 바람직한 실시 예에 따른 적산기를 이용한 디지털 필터의 블록구성도,1 is a block diagram of a digital filter using an accumulator according to an embodiment of the present invention;

도 2는 종래 디지털 필터의 블록구성도.2 is a block diagram of a conventional digital filter.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

102, 104, 110 : 멀티플렉서 106 : 곱셈기102, 104, 110: multiplexer 106: multiplier

108 : 덧셈기 112 : 적산기108: adder 112: totalizer

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 핵심 기술요지는, 하드웨어적인 로직이 복잡한 곱셈기를 필터 탭 수만큼 필요로 하는 전술한 종래의 디지털 필터와는 달리, 하나의 적산기를 이용함으로써 필터 탭 수보다 적어도 작은 수의 곱셈기를 이용하여 디지털 필터를 구현한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.A key technical aspect of the present invention is that, unlike the conventional digital filter described above, in which the hardware logic requires a complex multiplier by the number of filter taps, a multiplier using at least a smaller number of filter taps than the number of filter taps is used. By implementing a digital filter, it is easy to achieve the purpose of the present invention through this technical means.

도 1은 본 발명의 바람직한 실시 예에 따른 적산기를 이용한 디지털 필터의 블록구성도로서, 제 1 멀티플렉서(102), 제 2 멀티플렉서(104), 곱셈기(106), 가산기(108), 제 3 멀티플렉서(110) 및 적산기(112)를 포함한다.1 is a block diagram of a digital filter using an accumulator according to a preferred embodiment of the present invention. The first multiplexer 102, the second multiplexer 104, the multiplier 106, the adder 108, and the third multiplexer ( 110 and an accumulator 112.

도 1을 참조하면, 제 1 멀티플렉서(102)는, 3:1 멀티플렉서인 것으로, 세 개의 입력 화소 P0, P1 및 P2를 선택적으로 출력하여 곱셈기(106)의 일측 입력으로 제공하고, 제 2 멀티플렉서(104)는, 3:1 멀티플렉서인 것으로, 세 개의 입력 화소P0, P1 및 P2에 각각 대응하는 세 개의 계수 값을 선택적으로 출력하여 곱셈기(106)의 타측 입력으로 제공한다.Referring to FIG. 1, the first multiplexer 102, which is a 3: 1 multiplexer, selectively outputs three input pixels P0, P1, and P2 to one side of the multiplier 106, and provides a second multiplexer ( 104, which is a 3: 1 multiplexer, selectively outputs three coefficient values corresponding to three input pixels P0, P1, and P2 and provides them to the other input of the multiplier 106.

다음에, 곱셈기(106)는 입력 화소 값과 그에 대응하는 계수 값을 곱셈, 즉 입력 화소 값 P0과 이에 대응하는 계수 값 C0을 곱셈하며, 입력 화소 값 P1과 이에 대응하는 계수 값 C1을 곱셈하고, 입력 화소 값 P2와 이에 대응하는 계수 값 C2를 곱셈하며, 이와 같이 곱셈기(106)에서 행해진 곱셈의 결과 값들은 덧셈기(108)의 일측 입력으로 제공된다.Next, the multiplier 106 multiplies the input pixel value by the corresponding coefficient value, that is, by multiplying the input pixel value P0 by the corresponding coefficient value C0, by multiplying the input pixel value P1 by the corresponding coefficient value C1, and The input pixel value P2 and the corresponding coefficient value C2 are multiplied, and the result values of the multiplication performed in the multiplier 106 are provided to one input of the adder 108.

또한, 덧셈기(108)는 곱셈기(106)로부터 일측 입력으로 제공되는 곱셈 결과 값과 제 3 멀티플렉서(110)로부터 타측 입력으로 제공되는 출력 값을 덧셈하며, 여기에서의 덧셈 결과 값은 적산기(112)에 누적된다. 여기에서, 제 3 멀티플렉서(110)로부터 타측 입력으로 제공되는 출력 값은 현재 계산중인 입력 화소 값의 필터 값이며, 이러한 연산 과정을 필터의 탭 수만큼 수행함으로써 원하는 결과 값을 얻게 된다.In addition, the adder 108 adds the multiplication result value provided from the multiplier 106 to one input and the output value provided from the third multiplexer 110 to the other input, wherein the add result value is an adder 112. Accumulate). Here, the output value provided to the other input from the third multiplexer 110 is a filter value of the input pixel value currently being calculated, and the desired result value is obtained by performing this calculation process by the number of taps of the filter.

다음에, 상술한 바와 같은 3탭 디지털 필터를 이용하여 입력 화소 값을 필터링하는 과정에 대하여 설명한다.Next, a process of filtering an input pixel value by using the above-described three-tap digital filter will be described.

먼저, 곱셈기(106)에서는 제 1 멀티플렉서(102)로부터 제공되는 입력 화소 값 P0과 제 2 멀티플렉서(104)로부터 제공되는 계수 값 C0을 곱셈하며, 이러한 곱셈 결과 값은 덧셈기(108)를 통해 전달되어 적산기(112)에 저장된다.First, the multiplier 106 multiplies the input pixel value P0 provided from the first multiplexer 102 and the coefficient value C0 provided from the second multiplexer 104, and this multiplication result value is transmitted through the adder 108. Stored in the accumulator 112.

이어서, 제 1 멀티플렉서(102)와 제 2 멀티플렉서(104)로부터 각각 출력되는 입력 화소 값 P1과 이에 대응하는 계수 값 C1이 곱셈기(106)를 통해 곱셈된 후 덧셈기(108)의 일측 입력으로 제공되고, 이에 응답하여 덧셈기(108)에서는 곱셈 결과 값과 제 3 멀티플렉서(110)로부터 타측 입력으로 제공되는 출력 값(즉, P0×C0 결과 값)을 덧셈하며, 그 결과 값은 다시 적산기(112)에 제공된다.Subsequently, the input pixel values P1 and the corresponding coefficient values C1 respectively output from the first multiplexer 102 and the second multiplexer 104 are multiplied by the multiplier 106 and then provided to one input of the adder 108. In response, the adder 108 adds a multiplication result value and an output value provided to the other input from the third multiplexer 110 (that is, a P0 × C0 result value), and the result value is added back to the accumulator 112. Is provided.

다시, 제 1 멀티플렉서(102)와 제 2 멀티플렉서(104)로부터 각각 출력되는 입력 화소 값 P2와 이에 대응하는 계수 값 C2가 곱셈기(106)를 통해 곱셈된 후 덧셈기(108)의 일측 입력으로 제공되고, 이에 응답하여 덧셈기(108)에서는 곱셈 결과 값과 제 3 멀티플렉서(110)로부터 타측 입력으로 제공되는 출력 값(즉, P1×C1 결과 값과 P0×C0를 덧셈한 결과 값)을 덧셈하며, 그 결과 값이 최종 결과 값(즉, 3탭 디지털 필터의 최종 필터 값)으로서 적산기(112)에 저장된다.Again, the input pixel value P2 and the corresponding coefficient value C2 respectively output from the first multiplexer 102 and the second multiplexer 104 are multiplied by the multiplier 106 and then provided to one side input of the adder 108. In response, the adder 108 adds a multiplication result value and an output value provided to the other input from the third multiplexer 110 (that is, a result value obtained by adding P1 × C1 result value and P0 × C0). The result value is stored in the accumulator 112 as the final result value (ie, the final filter value of the 3-tap digital filter).

따라서, 본 발명에서는 상술한 바와 같이 단지 하나의 곱셈기와 적산기를 이용하여 3입력 데이터를 필터링한 최종 결과 값을 얻게 된다.Accordingly, in the present invention, as described above, the final result value obtained by filtering the three input data using only one multiplier and an accumulator is obtained.

한편, 본 발명의 바람직한 실시 예에서는 3입력 화소를 디지털 필터링하는 경우에 대하여 설명하였으나, 이것은 단지 설명의 편의와 이해의 증진을 위한 예시일 뿐 N입력 화소에 대하여서도 동일하게 디지털 필터링을 수행할 수 있음은 물론이며, 이 경우 하나의 곱셈기를 이용하여 N번의 곱셈 연산을 수행하고 N-1번의 적산을 수행함으로써 실현할 수 있다. 이때, 입력 화소 값과 계수 값을 각각 제공하는 멀티플렉서는 각각 N:1 멀티플렉서가 될 것이다.Meanwhile, in the preferred embodiment of the present invention, the case of digitally filtering the three input pixels has been described, but this is merely an example for convenience of explanation and improvement of understanding, and the digital filtering may be similarly performed on the N input pixels. Of course, in this case, it can be realized by performing N multiplication operations using one multiplier and performing N-1 integration. In this case, the multiplexers providing the input pixel values and the coefficient values, respectively, will be N: 1 multiplexers.

이상 설명한 바와 같이 본 발명에 따르면, 하드웨어적인 로직이 복잡한 곱셈기를 필터 탭 수만큼 필요로 하는 전술한 종래의 디지털 필터와는 달리, 하나의 적산기를 이용함으로써 필터 탭 수보다 적어도 작은 수의 곱셈기를 이용하여 디지털 필터를 구현할 수 있기 때문에, 필터 회로의 크기 및 제조 비용을 줄일 수 있을 뿐만 아니라 디지털 필터의 소모 전력을 절감할 수 있다.As described above, according to the present invention, unlike the conventional digital filter described above, in which the hardware logic requires a complex multiplier by the number of filter taps, the use of one multiplier uses at least a multiplier that is smaller than the number of filter taps. In addition, since the digital filter can be implemented, the size and manufacturing cost of the filter circuit can be reduced, and the power consumption of the digital filter can be reduced.

Claims

영상신호용 화소 데이터를 필터링하는 필터에 있어서,A filter for filtering pixel data for a video signal,

입력 화소 값을 선택적으로 제공하는 N:1의 제 1 멀티플렉서와,A first multiplexer of N: 1 for selectively providing an input pixel value;

각 입력 화소에 대응하는 계수 값을 선택적으로 제공하는 N:1의 제 2 멀티플렉서와,A second multiplexer of N: 1 for selectively providing a coefficient value corresponding to each input pixel,

각 입력 화소 값과 대응하는 각 계수 값을 순차적으로 N차 곱셈하는 곱셈기와,A multiplier for sequentially N-th order multiplying each coefficient value corresponding to each input pixel value;

상기 곱셈기로부터의 결과 값과 이전 화소 값의 연산 결과 값을 순차적으로 N-1차 덧셈하는 덧셈기와,An adder for sequentially adding the result value from the multiplier and the operation result value of the previous pixel value N-first order;

상기 덧셈기의 연산 결과 값을 저장하는 적산기와,An accumulator for storing an operation result value of the adder;

상기 이전 화소 연산 결과 값을 상기 덧셈기에 제공하는 제 3 멀티플렉서A third multiplexer providing the adder with the result of the previous pixel operation result

를 포함하는 적산기를 이용한 디지털 필터.Digital filter using an accumulator comprising a.

영상신호용 화소 데이터를 N탭 필터링하는 방법에 있어서,In the method for N-tap filtering the pixel data for the video signal,

필터링을 위한 화소 값과 이에 대응하는 계수 값을 발생하는 과정과,Generating a pixel value for filtering and a coefficient value corresponding thereto;

상기 발생된 화소 값과 계수 값을 곱셈하는 과정과,Multiplying the generated pixel value by a coefficient value;

곱셈 결과 값과 이전 화소 값의 연산 결과 값을 덧셈하는 과정과,Adding the multiplication result value and the operation result value of the previous pixel value,

상기 덧셈 결과 값을 상기 이전 화소 값의 연산 결과 값으로 적산하는 과정과,Integrating the addition result as an operation result value of the previous pixel value;

상기 각 과정을 상기 N텝 만큼 반복하는 과정Repeating the above steps by the N steps

을 포함하는 적산기를 이용한 디지털 필터링 방법.Digital filtering method using an accumulator comprising a.