KR20050002941A - 실리콘 에피택셜 성장에 의한 소이 구조 및 그 제조방법 - Google Patents
실리콘 에피택셜 성장에 의한 소이 구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050002941A KR20050002941A KR1020030042290A KR20030042290A KR20050002941A KR 20050002941 A KR20050002941 A KR 20050002941A KR 1020030042290 A KR1020030042290 A KR 1020030042290A KR 20030042290 A KR20030042290 A KR 20030042290A KR 20050002941 A KR20050002941 A KR 20050002941A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- trench
- epitaxial
- insulator
- soi
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 54
- 239000010703 silicon Substances 0.000 claims abstract description 54
- 239000012212 insulator Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 238000007517 polishing process Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 20
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 제조방법 중 소자형성에 관한 것으로 실리콘 웨이퍼에서의 SOI 구현방법에 관한 것이다.
본 발명의 실리콘 에피택셜 성장에 의한 SOI 제조는 단결정 실리콘, 상기 실리콘위에 절연체, 상기 절연체위에 이방성 에피택셜 성장 실리콘, 상기 성장 실리콘을 이용한 반도체 소자영역으로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 통한 실리콘 에피택셜 성장에 의한 SOI 구조는 고가인 SOI 웨이퍼를 대체하므로 비용절감 효과, 기판를 통한 누설전류가 차단되고, Vt(turn on voltage)의 감소, 기생 소자 형성(latch up)에서 자유롭고, 고속 동작과 낮은 전력소비 및 기판과 소자간의 완벽한 절연이 되므로 이온주입조건이 간단하다는 장점이 있다.
Description
본 발명은 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI(silicon on insulator, 이하 SOI) 구조 및 그 제조방법 관한 것으로, 보다 자세하게는 단결정 실리콘, 상기 실리콘 위에 절연체, 상기 절연체 위에 이방성 에피택셜 성장 실리콘, 상기 성장 실리콘을 이용한 반도체 소자영역에 관한 것이다.
집적된 반도체 장치는 좁은 반도체 기판에 많은 수의 반도체 소자를 형성하고 연결하여야 하므로 소자간의 분리를 필요로 한다. 이를 위해서 로코스(Local Oxidation of Silicon ; LOCOS), 얇은 트렌치 소자 분리방법(Shallow Trench Isolaton ; STI) 등의 소자 분리 방법이 통상적으로 사용되고 있다. 그러나, 벌크(bulk) 기판에 소자 분리를 하는 것은 소자가 고집적화되고 사용전압이 상대적으로 큰 경우 등에서는 소자 사이의 절연에 한계를 가지게 된다. 즉, 불순물형이 다른 반도체층을 서로 접하도록 설치하는 접합 방식의 소자영역 분리 방법은 접합면의 내압의 한계로 인하여 고전압 소자를 채택하는 반도체 장치에는 적합하지 않다. 또한, 접합 방식의 소자영역 분리 방법에서는 감마선과 같은 방사선에 의해 접합의 공핍층에서 생성되는 전류때문에 높은 방사선 환경에서는 사용이 비효율적이다.
따라서, 고전압 소자를 채택하는 반도체 장치나 중앙처리장치(central processing unit ; CPU)와 같은 고성능 반도체 장치에서는 소자영역이 반도체층 하부에 매몰된 절연층에 의해 완전히 격리되는 SOI형 반도체 장치를 많이 사용하고 있다. 그러나, SOI형 반도체 장치를 형성하는 데 사용되는 SOI 기판은 제조가 어렵고 따라서 가격이 높아 저가형 반도체 장치에는 사용하기 어렵다. 이런 이유로 통상의 반도체 기판에 소자를 형성하되 SOI 기판의 효과를 낼 수 있는 유사 SOI 기판 제조방법이 개발되고 있다.
그러나, 상기와 같은 종래의 선택적인 성장 기법을 이용한 SOI 기판 제조방법은 시드부분을 확보해야 하기 때문에 반도체 소자와 관계없이 면적을 차지하는 부분이 생기므로 반도체 장치의 전체 칩 크기가 커지는 문제점이 있다.
상기와 같은 문제점을 극복하기 위해, 한국특허 2002-0036031는 별도의 시드 영역를 필요로 하지 않아 크기가 늘어나는 것을 방지하는 기술을 제공하고 있으나, 열산화에 의한 산화막 성장시에 성장층과 기판을 연결하는 연결통로를 산화시켜야 하는 문제점이 있다.
도1a 내지 도1f는 종래의 SOI 소자의 구현 방법을 도시한 것이다. 도1a는 SOI 웨이퍼의 구조를 나타내는 것으로 실리콘 기판(1) 상에 절연막(2)을 형성하고, 상기 절연막 상에 실리콘(3)이 형성된 구조를 보이고 있다.
도1b는 STI를 형성하기 위해 SOI 기판을 패턴하고 에치하여 트렌치(4)를 형성한 단면도를 보여주고 있고, 도1c은 상기 형성된 트렌치에 절연체(5)를 채우고, 화학기계적 연마(chemical mechanical polishing, 이하 CMP)를 이용하여 평탄화한 단면도이다.
도1d는 상기 평탄화한 SOI 기판에 소오스(source)(6), 드레인(drain)(7), 채널(channel)(8) 및 게이트(gate)(9)를 형성한 후의 단면을 나타내는 단면도이다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 단결정 실리콘, 상기 실리콘 위에 절연체, 상기 절연체 위에 이방성 에피택셜 성장 실리콘, 상기 성장 실리콘을 이용한 반도체 소자영역이 되도록 하는 구조 및제조방법을 제공함에 본 발명의 목적이 있다.
도1a 내지 도1d는 종래기술에 의한 소이 소자의 형성 단면도.
도2a 내지 도2f는 본 발명에 의한 소이 소자 형성 단면도.
<도면의 주요부분에 대한 부호의 설명>
10 : 실리콘 웨이퍼 11 : 절연막
12 : 에피택셜 트렌치 패턴 14 : 에피택셜 실리콘 성장
16 : STI
본 발명의 상기 목적은 단결정 실리콘, 상기 실리콘 위에 절연체, 상기 절연체 위에 이방성 에피택셜 성장 실리콘, 상기 성장 실리콘을 이용한 반도체 소자영역으로 이루어진 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 구조 및 그 제조방법에 의해 달성된다.
이하 도면을 참조하여 본 발명에 대하여 상세히 설명한다.
도2a는 실리콘 웨이퍼(10)상에서 실리콘 절연체(11) 역할을 하기 위하여 열화 산화(thermal oxide)로 절연 산화막을 형성하거나, 질화물, 또는 내열성 유기절연물을 형성한다.
도2b는 에피택셜 실리콘 성장(epitaxial Si growth)을 위한 트렌치 에치(trench etch)를 하기 위한 패턴(pattern)(12)공정을 도시하였으며, 이 후에 형성될 STI보다 작은 패턴을 형성한다.
도2c는 에피택셜 트렌치 에치(epitaxial trench etch)(13)의 공정을 도시하였다. 실리콘 기판에서 에피택셜 실리콘 성장하기 위하여 실리콘면까지 에치를 하여 절연막을 제거한다. 이 때, 식각종점 감지 시스템(end of point system ; EOP system)을 이용하여 에치를 진행한다.
도2d는 실제적인 에피택셜 실리콘 성장의 공정을 도시하였다. 실리콘 기판에서 고온공정에 의하여 실리콘 층(14)을 성장시킨다. STI 저면의 실리콘 기판면에서성장한 실리콘은 절연막(15)를 완전히 덮고 소정의 높이가 될 때까지 성장시킨다.
도2e는 STI의 패턴을 한 후, STI에 산화막을 충진시키는 공정을 완료하고, STI(16)의 CMP까지 공정이 진행된 시점의 단면을 도시하였다. 절연 트렌치는 소자간의 절연을 위하여 에피택셜 트렌치보다 약간 크게 형성을 하여야 한다. 이 트렌치면에 절연물을 증착시킨 후 CMP공정으로 에피택셜 실리콘면(17)까지 연마하여 평탄화한다.
도2f는 SOI 구조로 형성된 소자 형성을 나타내었다. 형성된 소자는 CMOS 트랜지스터, 바이폴라(BiPolar) 및 다이오드(diode)가 될 수 있다. 소오스(18), 드레인(19), 채널(20), 게이트(21) 및 게이트 측벽(side wall)(22)의 구조로 형성된 SOI 소자는 다음과 같은 장점을 갖게 된다. 소자의 형성자체가 실리콘 기판과 완전히 절연되게 함으로써 기판을 통한 누설전류가 형성 되지 않으므로 소자의 턴온(turn on)에 사용되는 전압이 낮아지게 되고, 또한 기생 소자 형성에 대하여 자유롭고 리키지 레벨(leakage level) 자체가 낮아지게 되므로 고속 작동 및 낮은 전력 소비등의 SOI의 장점들을 확보하게 된다.
따라서, 본 발명의 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 구조 및 그 제조방법은 실리콘 기판상에 절연체를 형성하고 트렌치를 형성하여 에피택셜 실리콘 성장을 하고 소자를 형성함으로써 고가인 SOI 웨이퍼를 대체하게 되므로 비용절감 효과, 기판을 통한 누설전류가 차단, 구동전압의 감소, 기생 소자 형성에서자유롭고, 고속 동작, 낮은 전력소비 및 기판과 소자간의 완벽한 절연이 되므로 이온주입조건이 간단한 효과가 있다.
Claims (9)
- 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 구조에 있어서,단결정 실리콘 웨이퍼층:상기 웨이퍼층 위에 형성된 절연체층;상기 절연체층 위에 트렌치를 통하여 형성된 에피택셜 실리콘층;상기 에피택셜 실리콘층 위에 형성된 소자영역층; 및상기 소자영역 및 절연체의 양측에 형성된 소자분리영역으로 이루어짐을 특징으로 하는 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 구조.
- 제1항에 있어서,상기 절연체층은 산화물, 질화물 및 내열성 유기절연물 중에 어느 하나로 이루어짐을 특징으로 하는 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 구조.
- 제1항에 있어서,상기 에피택셜 실리콘층은 결정성장의 출발점이 소자분리영역 저면인 것을 특징으로 하는 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 구조.
- 제1항에 있어서,상기 소자는 CMOS 트랜지스터, 바이폴라 및 다이오드 중에 어느 하나임을 특징으로 하는 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 구조.
- 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 제조방법에 있어서,실리콘 웨이퍼 상에 절연체를 형성하는 단계;상기 절연체를 패턴하고 에치하여 에피택셜 트렌치를 형성하는 단계;상기 에피택셜 트렌치를 형성한 후 에피택셜 실리콘 성장하는 단계;상기 실리콘을 패턴하여 STI를 형성하는 단계;상기 에피택셜 실리콘면까지 평탄화하는 단계; 및반도체 소자를 형성하는 단계로 이루어짐을 특징으로 하는 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 제조방법.
- 제5항에 있어서,상기 에피택셜 실리콘 성장은 상기 절연물 위로 성장시키는 것을 특징으로하는 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 제조방법.
- 제5항에 있어서,상기 평탄화 공정은 화학기계적 연마를 사용하는 것을 특징으로 하는 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 제조방법.
- 제7항에 있어서,상기 화학기계적 연마 공정은 종점 감지 시스템을 사용하는 것을 특징으로 하는 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 제조방법.
- 제5항에 있어서,상기 소자 분리 영역은 상기 애피택셜 트렌치보다는 크게 패턴하는 것을 특징으로 하는 트렌치를 통한 실리콘 에피택셜 성장에 의한 SOI 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030042290A KR100574649B1 (ko) | 2003-06-27 | 2003-06-27 | 실리콘 에피택셜 성장에 의한 소이 구조 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030042290A KR100574649B1 (ko) | 2003-06-27 | 2003-06-27 | 실리콘 에피택셜 성장에 의한 소이 구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050002941A true KR20050002941A (ko) | 2005-01-10 |
| KR100574649B1 KR100574649B1 (ko) | 2006-04-27 |
Family
ID=37218193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030042290A KR100574649B1 (ko) | 2003-06-27 | 2003-06-27 | 실리콘 에피택셜 성장에 의한 소이 구조 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100574649B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210072707A (ko) * | 2019-12-09 | 2021-06-17 | (주)더숨 | 부분 soi 기판 및 그 제조 방법 |
-
2003
- 2003-06-27 KR KR1020030042290A patent/KR100574649B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210072707A (ko) * | 2019-12-09 | 2021-06-17 | (주)더숨 | 부분 soi 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100574649B1 (ko) | 2006-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100275500B1 (ko) | 집적화된 고전압 전력 소자 제조방법 | |
| TWI395295B (zh) | 積體電路及其製造方法 | |
| KR0169275B1 (ko) | 소자분리영역용의 트렌치구조를 갖춘 반도체장치 | |
| JP2008533705A (ja) | 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製 | |
| KR20040002665A (ko) | 반도체 집적 회로 장치 | |
| KR20140132662A (ko) | 실리콘의 국부적 산화를 갖는 soi 집적 회로들 및 이의 제조 방법들 | |
| US6046477A (en) | Dense SOI programmable logic array structure | |
| US8603918B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US6331470B1 (en) | Process for manufacturing a semiconductor material wafer having power regions dielectrically insulated from circuitry regions | |
| US20130175614A1 (en) | Semiconductor devices and methods of fabricating the same | |
| JP2007184549A (ja) | 半導体装置および半導体装置の製造方法 | |
| US10096689B2 (en) | Low end parasitic capacitance FinFET | |
| JP2007158295A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100854077B1 (ko) | 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 | |
| US9099570B2 (en) | Method for the formation of dielectric isolated fin structures for use, for example, in FinFET devices | |
| US10325811B2 (en) | Field-effect transistors with fins having independently-dimensioned sections | |
| US6410404B1 (en) | Process for manufacturing SOI integrated circuits and circuits made thereby | |
| KR100319615B1 (ko) | 반도체 장치에서의 소자격리방법 | |
| KR100574649B1 (ko) | 실리콘 에피택셜 성장에 의한 소이 구조 및 그 제조방법 | |
| JP4696640B2 (ja) | 半導体装置の製造方法 | |
| JP4575002B2 (ja) | 半導体装置の製造方法 | |
| KR100248157B1 (ko) | 반도체장치의 제조방법 | |
| KR100325598B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| CN116130405A (zh) | 绝缘体上半导体结构及其制造方法 | |
| KR100815058B1 (ko) | 셀로우 트랜치 소자분리영역 내부의 ｓｏｉ 형성방법 및구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |