KR20040110695A

KR20040110695A - 액정 패널의 게이트 구동 장치 및 방법

Info

Publication number: KR20040110695A
Application number: KR1020030040125A
Authority: KR
Inventors: 하용민
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-06-20
Filing date: 2003-06-20
Publication date: 2004-12-31
Also published as: KR100943631B1

Abstract

본 발명은 게이트 드라이버를 단순화시킴과 아울러 신뢰성을 확보할 수 있는 액정 패널의 게이트 구동 장치 및 방법에 관한 것이다.

본 발명은 다수의 게이트 구동 신호들 및 다수의 제어 신호들을 발생하는 게이트 드라이브 집적 회로와; 상기 게이트 라인들을 다수의 블록으로 분할하고, 상기 다수의 제어 신호들 각각에 의해 서로 다른 기간에서 선택되어 상기 다수의 게이트 구동 신호들을 해당 블록의 게이트 라인들로 공급하는 다수의 디코더들을 구비하는 것을 특징으로 한다.

Description

액정 패널의 게이트 구동 장치 및 방법{APPARATUS AND METHOD FOR DRIVING GATE LINES OF LIQUID CRYSTAL DISPLAY PANEL}

본 발명은 액정 표시 장치에 관한 것으로, 특히 액정 패널에 내장되는 구동 회로의 스트레스로 인한 소자 신뢰성을 확보하면서도 출력 채널 수를 감소시켜 컴팩트화할 수 있는 액정 패널의 게이트 구동 장치 및 방법에 관한 것이다.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.

구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 패널(2)과, 액정 패널(2)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정 패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하기위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)를 구비한다.

액정 패널(2)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들(12)로 구성된 화소 매트릭스를 구비한다. 화소들(12) 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 구동 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.

액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(미도시)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전율 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.

게이트 드라이버(4)는 타이밍 제어부(8)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 하이 전압(VGH)의 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(14)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 이러한 게이트 드라이버(4)는 게이트 라인들(GL1 내지 DLn)을 분할하여 구동하기 위하여 다수의 게이트 구동 IC(Integrated Circuit)들을 포함한다.

데이터 드라이버(6)는 타이밍 제어부(8)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(6)는 상기 소스 쉬프트 클럭(SSC)에 따라 입력되는 화소 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; SOE) 신호에 응답하여 라인 단위로 공급한다. 데이터 드라이버(6)는 서로 다른 감마 전압들을 이용하여 라인 단위로 공급되는 화소 데이터(RGB)를 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 드라이버(6)는 상기 화소 데이터를 화소 신호로 변환할 때 타이밍 제어부(8)로부터의 극성 제어 신호(POL)에 응답하여 그 화소 신호의 극성을 결정하게 된다. 이러한 데이터 드라이버(6)는 데이터 라인들(DL1 내지 DLm)을 분할하여 구동하기 위한 다수개의 데이터 구동 IC들을 포함한다.

타이밍 제어부(8)는 게이트 드라이버(4)를 제어하는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 등을 발생하고, 데이터 드라이버(6)를 제어하는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력 이네이블 신호(SOE), 극성 제어 신호(POL) 등을 발생한다. 이 경우, 타이밍 제어부(8)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.

이러한 액정 표시 장치는 주로 컴퓨터의 모니터, TV, 휴대폰의 디스플레이 등으로 사용된다. 이들 중 휴대폰에 적용되는 액정 표시 장치의 경우 도 2에 도시된 바와 같이 드라이브 IC들(14, 16, 18)이 액정 패널(20) 상에 직접 실장된 구조를 갖는다.

도 2는 종래의 구동 회로 실장형 액정 패널을 도시한 것이다. 도 2에 도시된 구동 회로 일체형 액정 패널(20)은 화소 매트릭스를 갖는 화상 표시부(15)와, 화상 표시부(15)를 제외한 비표시 영역에 형성된 제1 및 제2 게이트 드라이브 IC들(14, 18)과, 데이터 드라이브 IC(16)를 구비한다.

제1 게이트 드라이브 IC(14)는 화상 표시부(15)에 형성된 게이트 라인들(GL1 내지 DLn) 중 오드(Odd) 게이트 라인들(GL1, GL3, ..., GLn-1)을 구동한다.

제2 게이트 드라이브 IC(18)는 화상 표시부(15)에 형성된 게이트 라인들(GL1 내지 GLn) 중 이븐(Even) 게이트 라인들(GL2, GL4, ..., GLn)을 구동한다.

데이터 드라이브 IC(16)는 화상 표시부(15)에 형성된 데이터 라인들(DL1 내지 DLm)을 구동한다.

이러한 드라이브 IC들(14, 16, 18)은 통상 화면 표시부(15) 위의 비표시 영역에 COG(Chip On Glass)나 COF(Chip On Film) 방식으로 실장된다. 여기서 제1 및 제2 게이트 드라이브 IC(14, 18)는 데이터 드라이브 IC(16)를 중심으로 대칭적으로 배치된다. 이에 따라, 게이트 드라이브 IC들(14, 18)과 화상 표시부(15) 사이의 게이트 라인들(GL1 내지 GLn)이 배치되는 비표시 영역을 게이트 드라이브 IC를 1개만 실장하는 경우 보다 감소시킬 수 있게 된다. 그러나, 게이트 드라이브 IC가 2개가 필요함으로써 제조 원가 상승의 문제가 있다.

나아가, 화면 표시부(20)의 해상도가 높아짐에 따라 게이트 라인들(GL1 내지 GLn)의 수가 증가하게 됨과 아울러 제1 및 제2 게이트 드라이브 IC(14, 18)의 출력 채널 수, 즉 게이트 라인들(GL1 내지 GLn)의 수가 증가하게 된다. 이렇게 증가된 게이트 라인들(GL1 내지 GLn)의 배치를 위하여 제1 및 제2 게이트 드라이브 IC들(14, 18) 각각과 화상 표시부(15) 사이의 좌측 및 우측 비표시 영역이 증가하게 되는 문제점이 있다. 예를 들면, 휴대폰용 2인치급 액정 표시 장치의 해상도가 176*3*220의 화소수에서 240*3*320(n=320) 화소수 수준의 고해상도 제품으로 진행되고 있다. 이 경우, 제1 및 제2 게이트 드라이브 IC들(14, 18) 각각과 화상 표시부(15) 사이의 좌측 및 우측 비표시영역 각각에 160개씩의 게이트 라인들이 배치되어야 하므로 그 좌측 및 우측 비표시영역이 크게 증가하게 된다. 이 결과, 휴대폰용 액정 표시 장치의 크기가 증가함으로써 휴대폰의 컴팩트화를 저해하는 문제가 있다.

이를 해결하기 위하여, 도 3에 도시된 바와 같이 게이트 드라이버 전체를 일체화하여 액정 패널의 제조시 직접 형성하는 방법이 제안되고 있으나, 드라이브 IC들(14, 18)의 신뢰성 문제로 인하여 회로 수명이 단축되는 문제가 있다.

일반적으로 액정 패널에 직접 형성되는 게이트 드라이버는 도 3과 같이 다수의 스테이지들(ST1 내지 STn)을 구비하는 쉬프트 레지스터(22)와, 스테이지들(ST1 내지 STn) 각각의 출력 라인과 게이트 라인들(GL1 내지 GLn) 각각의 사이에 접속된 출력 버퍼들(26)로 구성된 출력 버퍼 어레이(24)를 구비한다.

쉬프트 레지스터(24)의 제1 스테이지(ST1)는 게이트 스타트 펄스(SP)를 입력하고, 제2 내지 제n/2 스테이지들(ST2 내지 ST(n/2))은 이전단 스테이지의 출력 신호를 입력한다. 또한, 스테이지들(ST1 내지 ST(n/2))은 제1 및 제2 클럭 신호(C, C/)를 공통으로 입력한다. 이러한 스테이지들(ST1 내지 ST(n/2)) 각각은 제1 및 제2 클럭 신호(C, C/)를 이용하여 게이트 스타트 펄스(SP)를 순차적으로 쉬프트시켜 게이트 구동 신호를 출력한다.

출력 버퍼 어레이(24)에 포함되는 출력 버퍼들(26) 각각은 스테이지들(ST1 내지 ST(n/2)) 각각으로부터 출력된 게이트 구동 신호를 제1 및 제2 구동 전압(VDD, VSS)을 이용하여 신호 완충하여 게이트 라인들(GL1 내지 GLn) 각각으로 출력한다.

이렇게 게이트 드라이버를 구성하는 쉬프트 레지스터(22)와 출력 버퍼 어레이(24)는 다수개의 박막 트랜지스터들의 조합으로 구현된다. 그런데, 게이트 드라이버용 박막 트랜지스터들을 화상 표시부(15)의 박막 트랜지스터들과 동일하게 아몰퍼스 실리콘으로 형성하는 경우 신뢰성 문제로 회로 수명에 문제가 발생하게 된다. 이는 비정질 실리콘 박막 트랜지스터에 포함된 수소에 의한 전류로 인하여 고신뢰성을 필요로 하는 드라이버용 박막 트랜지스터의 문턱 전압의 변화가 크게 일어나기 때문이다. 이 결과, 게이트 드라이버를 일체화하여 액정 패널에 직접 형성하는 것은 어려운 과제이다.

따라서, 본 발명의 목적은 게이트 드라이버를 단순화시킴과 아울러 신뢰성을 확보할 수 있는 액정 패널의 게이트 구동 장치 및 방법을 제공하는 것이다.

도 1은 종래의 액정 표시 장치를 개략적으로 도시한 도면.

도 2는 종래의 구동 회로 실장형 액정 패널의 구성을 개략적으로 도시한 도면.

도 3은 종래의 일체형 게이트 드라이버의 내부 구성을 도시한 도면.

도 4는 본 발명의 실시 예에 따른 게이트 구동부를 포함하는 액정 패널의 구성을 개략적으로 도시한 도면.

도 5는 도 4에 도시된 게이트 구동부의 상세 구성을 도시한 도면.

도 6은 도 5에 도시된 게이트 구동부의 구동 파형도.

도 7은 본 발명의 다른 실시 예에 따른 게이트 구동부의 상세 구성을 도시한 도면.

도 8은 본 발명의 또 다른 실시 예에 따른 게이트 구동부의 상세 구성을 도시한 도면.

도 9는 도 8에 도시된 게이트 구동부에 공급되는 제어 신호 파형도.

< 도면의 주요 부분에 대한 부호의 설명 >

2, 20, 30 : 액정 패널 4 : 게이트 드라이버

6 : 데이터 드라이버 12 : 화소

14, 18, 32, 42, 52 : 게이트 드라이브 IC

16, 34 : 데이터 드라이브 IC 22 : 쉬프트 레지스터

24 : 버퍼 어레이 26 : 버퍼

36 : 화상 표시부 D1 ~ Dj, DD1 내지 DDj : 디코더

ST1 ~ STn : 스테이지

상기 목적을 달성하기 위하여, 본 발명에 따른 액정 패널의 게이트 구동 장치는 액정 패널의 게이트 라인들을 구동하기 위한 장치에 있어서, 다수의 게이트 구동 신호들 및 다수의 제어 신호들을 발생하는 게이트 드라이브 집적 회로와; 상기 게이트 라인들을 다수의 블록으로 분할하고, 상기 다수의 제어 신호들 각각에 의해 서로 다른 기간에서 선택되어 상기 다수의 게이트 구동 신호들을 해당 블록의 게이트 라인들로 공급하는 다수의 디코더들을 구비하는 것을 특징으로 한다.

상기 게이트 구동 신호들의 수와 상기 제어 신호들의 수의 합은 상기 게이트 라인들의 수 보다 작은 것을 특징으로 한다.

k(k는 양의 정수)개의 게이트 구동 신호들과, j(j는 양의 정수)개의 제어 신호들을 이용하여 k×j개의 게이트 라인들을 구동하는 것을 특징으로 한다.

상기 게이트 구동 신호들의 수가 상기 제어 신호들의 수 보다 작게 설정된 것을 특징으로 한다.

상기 다수의 제어 신호들은 상기 다수의 디코더들이 순차적으로 구동되게 하는 것을 특징으로 한다.

상기 다수의 게이트 구동 신호들은 상기 디코더에 의해 선택된 해당 블록의 게이트 라인들을 순차적으로 구동되게 하는 것을 특징으로 한다.

상기 디코더 각각은 해당 블록의 게이트 라인들 각각과 접속되고, 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 공통으로 응답하여 상기 다수의 게이트 구동 신호들 각각을 상기 해당 블록의 게이트 라인들 각각으로 공급하기 위한 다수의 스위칭 소자들을 구비하는 것을 특징으로 한다.

상기 게이트 라인들 각각이 상기 게이트 구동 신호 중 게이트 로우 전압을 유지하는 기간 중 오프 전압을 상기 게이트 라인들 각각에 공급하기 위한 다수의 오프 전압 인가용 트랜지스터들을 추가로 구비하는 것을 특징으로 한다.

상기 다수의 오프 전압 인가용 트랜지스터들은 상기 게이트 라인들 각각과 병렬로 접속된 것을 특징으로 한다.

상기 다수의 오프 전압 인가용 트랜지스터들은 상기 게이트 라인들과 동일한 블록 단위로 분할되고, 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 따라 그 블록 단위로 구동되는 것을 특징으로 한다.

상기 다수의 오프 전압 인가용 트랜지스터들에 상기 블록 단위로 공급되는 제어 신호는 해당 블록의 게이트 라인들을 구동하는 디코더에 공급되는 제어 신호와 서로 다른 것을 특징으로 한다.

상기 게이트 구동 집적 회로는 상기 다수의 오프 전압 인가용 트랜지스터들을 상기 블록 단위로 구동하기 위한 다수의 제2 제어 신호들을 더 공급하는 것을 특징으로 한다.

상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들과 접속된 디코더에 공급되는 제어 신호와 역위상을 갖는 것을 특징으로 한다.

상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들과 접속된 상기 디코더에 공급되는 다수의 제어 신호와 부분적으로 다른 위상을 갖는 것을 특징으로 한다.

상기 다수의 오프 전압 인가용 트랜지스터들은 상기 블록 단위로 상기 다수의 디코더들 각각에 내장된 것을 특징으로 한다.

상기 게이트 구동 집적 회로는 상기 액정 패널의 비표시 영역에 실장되고, 상기 다수의 디코더들은 상기 비표시 영역에 형성된 것을 특징으로 한다.

본 발명에 따른 액정 패널의 게이트 구동 방법은 액정 패널의 게이트 라인들을 구동하는 방법에 있어서, 다수의 게이트 구동 신호들 및 다수의 제어 신호들을 발생하는 단계와; 상기 다수의 제어 신호들 각각에 의해 서로 다른 기간에서 상기 게이트 라인들을 블록 단위로 선택하는 단계와; 선택된 게이트 라인들 블록에 상기 다수의 게이트 구동 신호들을 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 다수의 제어 신호들은 상기 게이트 라인들이 블록 단위로 순차적으로구동되게 하는 것을 특징으로 한다.

상기 다수의 게이트 구동 신호들은 선택된 블록의 게이트 라인들을 순차적으로 구동되게 하는 것을 특징으로 한다.

상기 다수의 게이트 구동 신호들 각각은 해당 블록의 게이트 라인들 각각과 접속되고, 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 공통으로 응답하는 다수의 스위칭 소자들 각각을 통해 상기 해당 블록의 게이트 라인들 각각으로 공급되는 것을 특징으로 한다.

상기 게이트 라인들 각각이 상기 게이트 구동 신호 중 게이트 로우 전압을 유지하는 기간 중 오프 전압을 상기 게이트 라인들 각각에 공급하는 단계를 추가로 포함하는 것을 특징으로 한다.

상기 오프 전압은 상기 게이트 라인들 각각과 병렬로 접속된 오프 전압 인가용 트랜지스터들 각각을 통해 상기 게이트 라인들의 블록 단위로 상기 게이트 라인들에 공급되는 것을 특징으로 한다.

상기 게이트 라인들 중 어느 한 블록에 접속된 오프 전압 인가용 트랜지스터들은 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 공통으로 응답하여 상기 오프 전압을 해당 블록의 게이트 라인들에 공급하는 것을 특징으로 한다.

상기 오프 전압 인가용 트랜지스터들에 블록 단위로 공급되는 제어 신호는 해당 블록의 게이트 라인들에 상기 게이트 구동 신호를 공급하기 위하여 이용되는 제어 신호와 서로 다른 위상을 갖는 것을 특징으로 한다.

상기 다수의 오프 전압 인가용 트랜지스터들을 상기 블록 단위로 구동하기위한 다수의 제2 제어 신호들을 발생하는 단계를 추가로 포함하는 것을 특징으로 한다.

상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들에 상기 게이트 구동 신호를 공급하기 위하여 이용되는 제어 신호와 역위상을 갖는 것을 특징으로 한다.

상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들에 상기 게이트 구동 신호를 공급하기 위하여 이용되는 제어 신호와 부분적으로 다른 위상을 갖는 것을 특징으로 한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시예들을 도 4 내지 도 9를 참조하여 상세하게 설명하기로 한다.

도 4는 본 발명의 실시 예에 따른 게이트 구동 장치를 포함하는 액정 패널을 개략적으로 도시한 것이다.

도 4에 도시된 액정 패널은 장치는 화소 매트릭스를 갖는 화상 표시부(36)와, 화상 표시부(36)의 게이트 라인들을 구동하기 위하여 게이트 드라이브 IC(32) 및 다수의 디코더(D1 내지 Dj)를 갖는 게이트 구동부와, 화상 표시부(36)의 데이터 라인들을 구동하기 위한 데이터 구동 IC(32)를 구비한다.

화상 표시부(36)는 게이트 라인들과 데이터 라인들의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀과, 액정셀을 구동하기 위한 박막 트랜지스터를 구비한다. 박막 트랜지스터는 게이트 라인으로부터의 게이트 구동 신호에 응답하여 데이터 라인으로부터의 화소 신호를 액정셀을 공급한다. 이에 따라, 액정셀은 박막 트랜지스터를 통해 공급된 화소 신호에 따라 구동되어 광투과량을 조절함으로써 계조를 구현하게 된다.

데이터 드라이브 IC(34)는 외부로부터 입력된 디지털 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들에 공급한다. 이러한 데이터 드라이브 IC(34)는 화상 표시부(36)의 위쪽의 비표시 영역에 실장된다.

게이트 구동부는 다수의 게이트 구동 신호 S1 내지 Sk와 다수의 제어 신호 C1 내지 Cj를 발생하는 게이트 드라이브 IC(32)와, 상기 제어 신호 C1 내지 Cj에 따라 상기 게이트 구동 신호 S1 내지 Sk를 선택하여 게이트 라인들로 공급하는 다수의 디코더 D1 내지 Dj를 구비한다. 게이트 드라이브 IC(32)는 데이터 드라이브 IC(34)와 인접하게 화상 표시부(36) 위쪽의 비표시 영역에 실장된다. 그리고, 디코더 D1 내지 Dj는 화상 표시부(36) 좌측 또는 우측의 비표시 영역에 형성된다. 여기서, 게이트 드라이브 IC(32)는 데이터 드라이브 IC(34)와 함께 별도의 IC 형태로 액정 패널(30)의 비표시 영역에 실장되고, 디코더 D1 내지 Dj는 화상 표시부(36)의 박막 트랜지스터와 함께 비표시 영역에 형성된다.

게이트 드라이브 IC(32)는 게이트 구동 신호 S1 내지 Sk를 발생하여 k개의 출력 채널을 통해 디코더 D1 내지 Dj에 공통으로 공급한다. 또한, 게이트 드라이브 IC(32)는 제어 신호 C1 내지 Cj를 발생하여 j개의 출력 채널을 통해 디코더 D1내지 Dj 각각으로 공급한다.

다수의 디코더 D1 내지 Dj는 게이트 라인들을 다수개로 블록으로 분할하여 구동한다. 예를 들면, 다수의 디코더 D1 내지 Dj는 도 5와 같이 게이트 라인 GL11 내지 GLjk을 k개씩 j개의 블록으로 분할하여 구동한다. 그리고, 디코더 D1 내지 Dj 각각은 k개씩의 게이트 라인들을 구동하기 위한 k개씩의 스위치 소자들을 구비한다. 구체적으로, 디코더 D1은 제1 블록의 게이트 라인들 GL11 내지 GL1k를 구동하기 위한 스위치 SW11 내지 SW1k를, 디코더 D2는 제2 블록의 게이트 라인들 GL21 내지 GL2k를 구동하기 위한 스위치 SW21 내지 SW2k를, 그리고 디코더 Dj는 제j 블록의 게이트 라인들 GLj1 내지 GLjk를 구동하기 위한 스위치 SWj1 내지 SWjk를 구비한다.

이러한 디코더 D1 내지 Dj 각각은 게이트 드라이브 IC(32)에서 출력되는 게이트 구동 신호 S1 내지 Sk를 공통으로 입력한다. 그리고, 디코더 D1 내지 Dj 각각은 게이트 드라이브 IC(32)에서 출력되는 제어 신호 C1 내지 Cj 각각에 응답하여 게이트 구동 신호 S1 내지 Sk를 선택함으로써 해당 게이트 라인들로 공급한다. 이 경우, 디코더 D1 내지 Dj 각각은 제어 신호 C1 내지 Cj 중 어느 하나의 제어 신호만을 입력한다. 다시 말하여, 디코더 D1을 구성하는 스위치 SW11 내지 SW1k는 제어 신호 C1에 의해, 디코더 D2를 구성하는 스위치 SW21 내지 SW2k는 제어 신호 C2에 의해, 그리고 디코더 Dj를 구성하는 스위치 SWj1 내지 SWjk는 제어 신호 Cj에 의해 제어된다. 여기서, 제어 신호 C1 내지 Cj 각각은 특정 상태, 예를 들면 도 6과 같이 하이 상태가 순차적으로 쉬프트된 형태를 갖고, 한 프레임(1F) 주기를 갖는다. 이에 따라, 디코더 D1 내지 Dj 각각은 제어 신호 C1 내지 Cj 각각에 의해 순차적으로 구동되므로 한 프레임(1F) 중 해당 제어 신호가 하이 상태가 되는 기간에서만 구동된다. 다시 말하여, 디코더 D1 내지 Dj를 구성하는 스위치 SW11 내지 SWjk들은 해당 제어 신호가 하이 상태가 되는 기간에서만 구동되므로 구동 스트레스를 줄일 수 있게 된다. 그리고, 도 6과 같이 하이 상태가 순차적으로 쉬프트된 형태를 갖는 게이트 구동 신호 S1 내지 Sk는 제어 신호 C1 내지 Ck 각각의 하이 상태 기간마다 반복되어 공급된다.

이에 따라, 도 6과 같이 제어 신호 C1이 하이 상태가 되면 디코더 D1의 스위치 SW11 내지 SW1k가 동시에 턴-온되어 게이트 구동 신호 S1 내지 Sk가 제1 블록의 게이트 라인들 GL11 내지 GL1k 각각으로 공급된다. 이어서, 제어 신호 C2가 하이 상태가 되면 디코더 D2의 스위치 SW21 내지 SW2k가 동시에 턴-온되어 게이트 구동 신호 S1 내지 Sk가 제2 블록의 게이트 라인들 GL21 내지 GL2k 각각으로 공급된다. 그리고, 제어 신호 Cj가 하이 상태가 되면 디코더 Dj의 스위치 SWj1 내지 SWjk가 동시에 턴-온되어 게이트 구동 신호 S1 내지 Sk가 제j 블록의 게이트 라인들 GLj1 내지 GLjk 각각으로 공급된다. 여기서, 게이트 구동 신호 S1 내지 Sk의 하이 상태는는 화상 표시부(36)의 박막 트랜지스터를 턴-온시킬 수 있는 게이트 하이 전압으로, 로우 상태로는 그 박막 트랜지스터를 턴-오프시킬 수 있는 게이트 로우 전압으로 설정된다.

여기서, 상기 디코더용 스위치 SW11 내지 SWjk가 게이트 구동 신호 S1 내지 Sk를 게이트 라인들 GL11 내지 GLjk 각각에 충분히 충전하기 위해서는, 제어 신호C1 내지 Cj의 턴-온 전압(즉, 하이 상태의 전압)이 상기 게이트 구동 신호 S1 내지 Sk의 하이 상태 보다 적어도 문턱 전압 이상이 되어야 한다.

이와 같이, 본 발명에 따른 게이트 구동부에서 게이트 드라이브 IC(32)는 게이트 구동 신호 S1 내지 Sk와, 제어 신호 C1 내지 Cj의 출력을 위하여 (k+j)개의 출력 채널을 구비한다. 그리고, 디코더 D1 내지 Dj 각각이 제어 신호 C1 내지 Cj에 따라 게이트 라인 블록을 순차적으로 선택하고, 선택된 블록의 게이트 라인들에 게이트 구동 신호 S1 내지 Sk를 공급하게 된다. 다시 말하여, 본 발명에 따른 게이트 구봉부는 디코더 D1 내지 Dj를 이용하여 게이트 드라이브 IC(32)의 (k+j)개의 출력 채널로 jk개의 게이트 라인들 GL11 내지 GLjk을 순차적으로 구동할 수 있게 된다. 이에 따라, 게이트 드라이브 IC(32)의 출력 채널 수가 감소됨으로써 그 출력 채널이 차지하는 비표시 영역을 감소시킬 수 있게 된다. 예를 들어, 게이트 구동 신호 S1 내지 Sk의 수(k)를 3~4 정도로 설정하는 경우 게이트 드라이브 IC(32)의 출력 채널 수를 종래(n개) 보다 1/3 수준으로 줄일 수 있게 된다.

여기서, 게이트 구동 신호 S1 내지 Skj의 수(k)가 증가할 수록 그 게이트 구동 신호 S1 내지 Sk의 공급 라인에 연결된 캐패시터의 증가로 신호 지연이 발생될 우려가 있으므로 그 게이트 구동 신호 S1 내지 Sk의 수(k)를 제어 신호 C1 내지 Cj의 수(j) 보다 작게 설정한다(j>k). 이에 따라, 디코더 D1 내지 Dj 각각에 포함되는 게이트 라인들의 수(k)도 게이트 라인 GL11 내지 GLjk을 블록 단위로 분할하는 디코더 D1 내지 Dj의 수(j)를 보다 작게 설정된다(j>k).

도 7은 본 발명의 제2 실시 예에 따른 액정 패널의 게이트 구동부를 도시한것이다. 도 7에 도시된 게이트 구동부는 도 5와 대비하여 디코더 DD1 내지 DDj 각각에 오프 전압(Voff) 인가용 트랜지스터 T11 내지 T1k, T21 내지 T2k, ..., Tj1 내지 Tjk가 추가되고, 게이트 드라이브 IC(42)가 추가적으로 오프 전압(Voff)를 출력하는 것을 제외하고는 동일한 구성 요소들을 구비한다. 이에 도 5와 중복되는 구성 요소들에 대한 상세 설명은 생략하기로 한다.

게이트 드라이브 IC(42)는 게이트 구동 신호 S1 내지 Sk, 제어 신호 C1 내지 Cj와 함께 오프 전압(Voff)을 디코더 DD1 내지 DDj에 공급한다.

디코더 DD1 내지 DDj 각각이 제어 신호 C1 내지 Cj 각각에 의해 선택된 다음, 그 디코더 DD1 내지 DDj 각각에 접속된 게이트 라인 GL11 내지 GL1k, GL21 내지 GL2k, ..., GLj1 내지 GLjk는 플로팅 상태가 된다. 그리고, 다음 프레임에서 해당 디코더가 선택될 때까지 신호가 인가되지 않아 누설 전류에 의해 게이트 라인 GL11 내지 GLjk의 게이트 로우 전압이 변동되는 문제가 발생할 수 있다. 이를 방지하기 위하여, 디코더 DD1 내지 DDj 각각은 게이트 라인과 병렬로 연결된 오프 전압(Voff) 인가용 트랜지스터 T11 내지 T1k, T21 내지 T2k, ..., Tj1 내지 Tjk를 구비한다. 이러한 오프 전압 인가용 트랜지스터 T11 내지 T1k, T21 내지 T2k, ..., Tj1 내지 Tjk은 도 7과 같이 디코더 DD1 내지 DDj의 내부에 배치되거나, 도시하지 않았지만 외부에 배치된다.

구체적으로, 디코더 DD1은 제1 블록의 게이트 라인들 GL11 내지 GL1k 각각과 병렬로 접속된 트랜지스터 T11 내지 T1k를, 디코더 DD2는 제2 블록의 게이트 라인들 GL21 내지 GL2k를 구동하기 위한 트랜지스터 T21 내지 T2k를, 그리고 디코더DDj는 제j 블록의 게이트 라인들 GLj1 내지 GLjk를 구동하기 위한 트랜지스터 Tj1 내지 Tjk를 추가로 구비한다. 이러한 오프 전압 인가용 트랜지스터 T11 내지 T1k, T21 내지 T2k, ..., Tj1 내지 Tjk는 블록 단위로 해당 디코더가 해당 제어 신호에 선택된 이후 다음 프레임에서 선택되기 전까지 적절한 시기에 다른 제어 신호에 의해 턴-온되어 오프 전압(Voff)을 해당 블록의 게이트라인들로 공급한다. 이 경우, 오프 전압(Voff) 인가용 트랜지스터 T11 내지 T1k, T21 내지 T2k, ..., Tj1 내지 Tjk를 블록 단위로 제어하는 제어 신호로는 디코더용 스위치 SW11 내지 SW1k, SW21 내지 SW2k, ..., SWj1 내지 SWjk를 블록 단위로 선택하기 위하여 이용되는 제어 신호 C1 내지 Cj 중 어느 하나를 이용한다. 단, 오프 전압(Voff) 인가용 트랜지스터의 제어 신호와 디코더용 스위치의 제어 신호가 서로 중복되지 않게 한다.

예를 들면, 디코더 DD1의 스위치 SW11 내지 SW1k는 제어 신호 C1에 의해 선택되어 게이트 구동 신호 S1 내지 Sk를 제1 블록의 게이트 라인들 GL11 내지 GL1k에 공급한다. 그리고, 디코더 DD1의 오프 전압 인가용 트랜지스터 T11 내지 T1k는 프레임의 임의의 지점, 예를 들면 중간 지점에서 하이 상태가 되는 제어 신호 Ci(여기서, i<j)에 의해 선택되어 제1 블록의 게이트 라인들 GL11 내지 GL1k에 오프 전압(Voff)을 공급함으로써 그 게이트 라인들 GL11 내지 GL1k에 충전된 게이트 로우 전압을 안정화시킬 수 있게 된다. 여기서, 제어 신호 Ci는 다른 디코더 DDi(미도시)의 스위치 SWi1 내지 SWik(미도시)를 선택하는데도 이용된다.

이와 같이, 본 발명에 따른 게이트 구동부는 게이트 드라이브 IC(42)의 출력 채널 수를 감소시킬 수 있으면서도 오프 전압(Voff) 인가용 트랜지스터에 의해 게이트 라인 GL11 내지 GL1k의 게이트 로우 전압을 안정화시킬 수 있게 된다.

도 8은 본 발명의 제3 실시 예에 따른 액정 패널의 게이트 구동부를 도시한 것이다. 도 8에 도시된 게이트 구동부는 도 7과 대비하여 게이트 드라이브 IC(52)가 디코더용 스위치를 제어하기 위한 제어 신호 C1 내지 Cj와 별도로 오프 전압(Voff) 인가용 트랜지스터를 제어하기 위한 제어 신호 C(j+1) 내지 C2j를 추가로 공급하는 것을 제외하고는 동일한 구성 요소들을 구비한다. 이에 도 5 및 도 7과 중복되는 구성 요소들에 대한 상세 설명은 생략하기로 한다.

게이트 드라이브 IC(52)는 게이트 구동 신호 S1 내지 Sk와, 오프 전압(Voff)과 디코더용 스위치 제어 신호 C1 내지 Cj와, 오프 전압(Voff) 인가용 트랜지스터 제어 신호 C(j+1) 내지 C2j를 디코더 DD1 내지 DDj로 공급한다. 여기서, 트랜지스터 제어 신호 C(j+1) 내지 C2j 각각은 도 9와 같이 스위치 제어 신호 C1 내지 Cj 각각과 역위상을 갖게 한다. 또는 트랜지스터 제어 신호 C(j+1) 내지 C2j 각각은 스위치 제어 신호 C1 내지 Cj 각각의 로우 상태와 부분적으로 중첩되는 하이 상태를 갖게 한다.

예를 들면, 디코더 DD1의 트랜지스터 T11 내지 T1k를 선택하는 제어 신호 C(j+1)의 하이 상태는 디코더 DD1의 스위치 SW11 내지 SW1k에 공급되는 제어 신호 C1의 하이 상태와 중첩되지 않게 설정된다. 다시 말하여, 제어 신호 C(j+1)는 제어 신호 Ci가 로우 상태인 기간과 전체적으로 중첩되거나 부분적으로 중첩되는 하이 상태를 갖도록 설정된다. 이에 따라, 디코더 DD1의 스위치 SW11 내지 SW1k가 제어 신호 C1의 하이 상태에 의해 선택되어 게이트 구동 신호 S1 내지 Sk를 제1 블록의 게이트 라인들 GL11 내지 GL1k로 공급한다. 이어서, 디코더 DD1의 트랜지스터 T11 내지 T1k는 제어 신호 C(j+1)의 하이 상태에 의해 선택되어 제1 블록의 게이트 라인들 GL11 내지 GL1k에 오프 전압(Voff)을 공급함으로써 게이트 로우 전압을 안정화시킬 수 있게 된다.

이와 같이, 본 발명에 따른 게이트 구동부는 게이트 드라이브 IC(52)의 출력 채널 수를 감소시킬 수 있으면서도 오프 전압(Voff) 인가용 트랜지스터에 의해 게이트 라인 GL11 내지 GL1k의 게이트 로우 전압을 안정화시킬 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 액정 패널의 게이트 구동 장치 및 방법은 디코더를 이용하여 게이트 드라이브 IC의 k+j개의 출력 채널로 k×j개의 게이트 라인들을 순차적으로 구동할 수 있게 된다. 이에 따라, 게이트 드라이브 IC의 출력 채널 수가 감소되어 그 출력 채널이 차지하는 비표시 영역을 감소시킬 수 있게 되므로 액정 패널을 컴팩트화할 수 있게 된다.

또한, 본 발명에 따른 액정 패널의 게이트 구동 장치 및 방법은 게이트 라인에 오프 전압 인가용 트랜지스터를 병렬로 접속시킴으로써 디코더를 통한 누설 전류에 의해 게이트 라인 상의 게이트 로우 전압이 변동되는 것을 방지하여 안정화시킬 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

액정 패널의 게이트 라인들을 구동하기 위한 장치에 있어서,

다수의 게이트 구동 신호들 및 다수의 제어 신호들을 발생하는 게이트 드라이브 집적 회로와;

상기 게이트 라인들을 다수의 블록으로 분할하고, 상기 다수의 제어 신호들 각각에 의해 서로 다른 기간에서 선택되어 상기 다수의 게이트 구동 신호들을 해당 블록의 게이트 라인들로 공급하는 다수의 디코더들을 구비하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 1 항에 있어서,

상기 게이트 구동 신호들의 수와 상기 제어 신호들의 수의 합은 상기 게이트 라인들의 수 보다 작은 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 1 항에 있어서,

k(k는 양의 정수)개의 게이트 구동 신호들과, j(j는 양의 정수)개의 제어 신호들을 이용하여 k×j개의 게이트 라인들을 구동하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 1 항에 있어서,

상기 게이트 구동 신호들의 수가 상기 제어 신호들의 수 보다 작게 설정된 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 1 항에 있어서,

상기 다수의 제어 신호들은 상기 다수의 디코더들이 순차적으로 구동되게 하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 1 항에 있어서,

상기 다수의 게이트 구동 신호들은 상기 디코더에 의해 선택된 해당 블록의 게이트 라인들을 순차적으로 구동되게 하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 1 항에 있어서,

상기 디코더 각각은

해당 블록의 게이트 라인들 각각과 접속되고, 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 공통으로 응답하여 상기 다수의 게이트 구동 신호들 각각을 상기 해당 블록의 게이트 라인들 각각으로 공급하기 위한 다수의 스위칭 소자들을 구비하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 1 항에 있어서,

상기 게이트 라인들 각각이 상기 게이트 구동 신호 중 게이트 로우 전압을 유지하는 기간 중 오프 전압을 상기 게이트 라인들 각각에 공급하기 위한 다수의 오프 전압 인가용 트랜지스터들을 추가로 구비하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 8 항에 있어서,

상기 다수의 오프 전압 인가용 트랜지스터들은 상기 게이트 라인들 각각과 병렬로 접속된 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 8 항에 있어서,

상기 다수의 오프 전압 인가용 트랜지스터들은 상기 게이트 라인들과 동일한 블록 단위로 분할되고, 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 따라 그 블록 단위로 구동되는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 10 항에 있어서,

상기 다수의 오프 전압 인가용 트랜지스터들에 상기 블록 단위로 공급되는 제어 신호는 해당 블록의 게이트 라인들을 구동하는 디코더에 공급되는 제어 신호와 서로 다른 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 10 항에 있어서,

상기 게이트 구동 집적 회로는 상기 다수의 오프 전압 인가용 트랜지스터들을 상기 블록 단위로 구동하기 위한 다수의 제2 제어 신호들을 더 공급하는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 12 항에 있어서,

상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들과 접속된 디코더에 공급되는 제어 신호와 역위상을 갖는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 12 항에 있어서,

상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들과 접속된 상기 디코더에 공급되는 다수의 제어 신호와 부분적으로 다른 위상을 갖는 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 10 항에 있어서,

상기 다수의 오프 전압 인가용 트랜지스터들은 상기 블록 단위로 상기 다수의 디코더들 각각에 내장된 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
제 1 항에 있어서,

상기 게이트 구동 집적 회로는 상기 액정 패널의 비표시 영역에 실장되고,

상기 다수의 디코더들은 상기 비표시 영역에 형성된 것을 특징으로 하는 액정 패널의 게이트 구동 장치.
액정 패널의 게이트 라인들을 구동하는 방법에 있어서,

다수의 게이트 구동 신호들 및 다수의 제어 신호들을 발생하는 단계와;

상기 다수의 제어 신호들 각각에 의해 서로 다른 기간에서 상기 게이트 라인들을 블록 단위로 선택하는 단계와;

선택된 게이트 라인들 블록에 상기 다수의 게이트 구동 신호들을 공급하는 단계를 포함하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 17 항에 있어서,

상기 게이트 구동 신호들의 수와 상기 제어 신호들의 수의 합이 상기 게이트 라인들의 수 보다 작도록 설정한 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 17 항에 있어서,

k(k는 양의 정수)개의 게이트 구동 신호들과, j(j는 양의 정수)개의 제어 신호들을 이용하여 k×j개의 게이트 라인들을 구동하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 17 항에 있어서,

상기 게이트 구동 신호들의 수를 상기 제어 신호들의 수 보다 작게 설정한 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 17 항에 있어서,

상기 다수의 제어 신호들은 상기 게이트 라인들이 블록 단위로 순차적으로 구동되게 하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 17 항에 있어서,

상기 다수의 게이트 구동 신호들은 선택된 블록의 게이트 라인들을 순차적으로 구동되게 하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 17 항에 있어서,

상기 다수의 게이트 구동 신호들 각각은

해당 블록의 게이트 라인들 각각과 접속되고, 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 공통으로 응답하는 다수의 스위칭 소자들 각각을 통해 상기 해당 블록의 게이트 라인들 각각으로 공급되는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 17 항에 있어서,

상기 게이트 라인들 각각이 상기 게이트 구동 신호 중 게이트 로우 전압을 유지하는 기간 중 오프 전압을 상기 게이트 라인들 각각에 공급하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 24 항에 있어서,

상기 오프 전압은

상기 게이트 라인들 각각과 병렬로 접속된 오프 전압 인가용 트랜지스터들 각각을 통해 상기 게이트 라인들의 블록 단위로 상기 게이트 라인들에 공급되는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 26 항에 있어서,

상기 게이트 라인들 중 어느 한 블록에 접속된 오프 전압 인가용 트랜지스터들은 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 공통으로 응답하여 상기 오프 전압을 해당 블록의 게이트 라인들에 공급하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 26 항에 있어서,

상기 오프 전압 인가용 트랜지스터들에 블록 단위로 공급되는 제어 신호는

해당 블록의 게이트 라인들에 상기 게이트 구동 신호를 공급하기 위하여 이용되는 제어 신호와 서로 다른 위상을 갖는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 25 항에 있어서,

상기 다수의 오프 전압 인가용 트랜지스터들을 상기 블록 단위로 구동하기 위한 다수의 제2 제어 신호들을 발생하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 28 항에 있어서,

상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들에 상기 게이트 구동 신호를 공급하기 위하여 이용되는 제어 신호와 역위상을 갖는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.
제 28 항에 있어서,

상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들에 상기 게이트 구동 신호를 공급하기 위하여 이용되는 제어 신호와 부분적으로 다른 위상을 갖는 것을 특징으로 하는 액정 패널의 게이트 구동 방법.