KR101253047B1 - 액정표시장치의 구동회로 - Google Patents

액정표시장치의 구동회로 Download PDF

Info

Publication number
KR101253047B1
KR101253047B1 KR1020060061450A KR20060061450A KR101253047B1 KR 101253047 B1 KR101253047 B1 KR 101253047B1 KR 1020060061450 A KR1020060061450 A KR 1020060061450A KR 20060061450 A KR20060061450 A KR 20060061450A KR 101253047 B1 KR101253047 B1 KR 101253047B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
line
crystal panel
data
Prior art date
Application number
KR1020060061450A
Other languages
English (en)
Other versions
KR20080002557A (ko
Inventor
최진철
김종훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060061450A priority Critical patent/KR101253047B1/ko
Publication of KR20080002557A publication Critical patent/KR20080002557A/ko
Application granted granted Critical
Publication of KR101253047B1 publication Critical patent/KR101253047B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에서 액정패널의 게이트라인을 구동하는 게이트 구동소자의 개수를 대폭적으로 줄이는 기술에 관한 것이다. 이러한 본 발명은 액정 패널의 각 게이트 라인에 게이트 온 신호를 공급하는 게이트 구동부 및, 데이터 라인에 데이터 신호를 공급하는 데이터 구동부와; 상기 게이트 구동부의 게이트라인을 스위칭 소자를 통해 분기시켜 상기 액정패널의 각 게이트라인에 연결하는 게이트라인 분할부와; 상기 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정 패널에 의해 달성된다.

Description

액정표시장치의 구동회로{DRIVING CIRCUIT FOR LIQUID CRYSTAL DISPLAY}
도 1은 종래 기술에 의한 액정표시장치의 구동회로의 블록도.
도 2는 본 발명에 의한 액정표시장치의 구동회로의 블록도.
도 3은 도 2에서 게이트라인 분할부의 상세 회로도.
도 4a는 게이트라인 GD1-G1의 연결을 위한 스위칭 회로도.
도 4b는 게이트라인 GD1-G1의 연결을 위한 각 제어신호의 타이밍도.
도 5a는 게이트라인 GD1-G2의 연결을 위한 스위칭 회로도.
도 5b는 게이트라인 GD1-G2의 연결을 위한 각 제어신호의 타이밍도.
도 6a는 게이트라인 GD2-G3의 연결을 위한 스위칭 회로도.
도 6b는 게이트라인 GD2-G3의 연결을 위한 각 제어신호의 타이밍도.
***도면의 주요 부분에 대한 부호의 설명***
21 : 타이밍 콘트롤러 22 : 게이트 구동부
22A-22N : 게이트라인 분할부 23 : 데이터 구동부
24 : 감마전압 공급부 25 : 액정패널
본 발명은 액정표시장치에서 액정패널의 게이트라인을 구동하는 기술에 관한 것으로, 특히 액정패널의 게이트라인을 구동하는 게이트 구동소자의 개수를 대폭적으로 줄일 수 있도록 한 액정표시장치의 구동회로에 관한 것이다.
일반적으로, 액정표시장치(LCD)는 경량, 박형, 저소비 전력구동 등의 특징으로 인하여 그 응용범위가 사무자동화 기기, 오디오/비디오기기 등으로 점차 확대되고 있는 추세에 있다.
도 1은 종래 기술에 의한 액정표시장치의 구동회로의 블록도로서 이에 도시한 바와 같이, 게이트 구동부(12) 및 데이터 구동부(13)의 구동을 제어하는 타이밍 콘트롤러(11)와; 액정 패널(15)의 각 게이트 라인에 게이트 온 신호를 공급하는 게이트 구동부(12)와; 상기 액정 패널(15)의 각 데이터 라인에 데이터 신호를 공급하는 데이터 구동부(13)와; 감마 기준전압을 세분 화하여 각 계조에 대응되는 감마전압을 상기 데이터 구동부에 공급하는 감마전압 공급부(14)와; 상기 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정 패널(15)로 구성된 것으로, 이와 같이 종래 액정표시장치의 작용을 설명하면 다음과 같다.
타이밍 콘트롤러(11)는 시스템으로부터 공급되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 구동부(12)를 제어하기 위한 게이트 제어신호와 데이터 구동부(13)를 제어하기 위한 데이터 제어신호를 발생한다. 또한, 상기 타이밍 콘트롤러(11)는 상기 시스템으로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 데이터 구동부(13)에 공급한다.
상기 게이트 구동부(12)는 상기 타이밍 콘트롤러(11)로부터의 게이트 제어신호 에 응답하여 스캔펄스(게이트펄스)를 게이트라인(GD1∼GDn)에 순차적으로 공급하여 데이터가 공급되는 액정패널(15)의 수평라인들을 선택한다.
상기 데이터 구동부(13)는 상기 타이밍 콘트롤러(11)로부터의 데이터 제어신호에 응답하여 디지털 비디오 데이터를 계조값에 대응하는 아날로그의 감마전압으로 변환하고, 이렇게 변환된 데이터전압이 액정패널상의 데이터라인(D1∼Dm)에 공급된다. 상기 감마전압은 감마전압 공급부(14)로부터 공급된다.
상기 액정패널(15)은 데이터라인(D1∼Dm)과 게이트라인(GD1∼GDn)의 교차부에 매트릭스 형태로 배치되는 다수의 액정셀(Clc)을 구비한다. 상기 액정셀(Clc)에 각기 형성된 TFT는 게이트라인(GD)으로부터 공급되는 스캔신호에 응답하여 데이터라인(D1∼Dm)으로부터 입력되는 데이터전압을 액정셀(Clc)로 전달한다. 상기 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성되는데, 이는 그 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 공통전극 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시키는 역할을 수행한다.
참고로, 상기 설명에서는 게이트 구동부(12)와 데이터 구동부(13)가 액정패널(15)과 분리 설치된 것으로 설명하였으나, 근래 들어 이들 각각은 다수개의 IC들로 집적화되고 TCP(TCP: Tape Carrier Package)상에 실장되어 TAB(TAB: Tape Automated Bonding) 방식으로 그 액정패널(15)에 접속되거나, COG(COG: Chip On Glass) 방식으로 그 액정패널(15) 상에 실장되는 추세에 있다.
그런데, 이와 같은 종래의 액정표시장치에 있어서는 게이트 구동부의 게이트신호 라인이 액정패널 상의 게이트라인에 각기 대응되게 설치되어 있었다. 따라서, 해상도 증가되는 경우 이에 대응하여 게이트 구동부(게이트 IC)의 개수가 증가되고, 더욱이 게이트 구동부의 개수 증가에 따른 게이트 라인을 수용하기 위해 많은 설치공간이 필요하고 비용이 상승되는 문제점이 있었다.
따라서, 본 발명의 목적은 게이트 신호 라인을 분할하는 회로를 도입하여, 게이트 구동소자의 개수를 대폭적으로 줄이는 것이 가능하도록 하는 구동회로를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 액정 패널의 각 게이트 입력라인에 게이트 온 신호를 공급하는 게이트 구동부와; 상기 게이트 구동부의 게이트 입력라인을 스위칭 소자를 통해 분기시켜 액정패널의 각 게이트 출력라인에 연결하는 게이트라인 분할부와; 상기 액정 패널의 각 데이터 라인에 데이터 신호를 공급하는 데이터 구동부와; 상기 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정 패널을 포함하여 구성함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명에 의한 액정표시장치의 구동회로도로서 이에 도시한 바와 같이, 게이트 구동부(22) 및 데이터 구동부(23)의 구동을 제어하는 타이밍 콘트롤러(21)와; 액정 패널(25)의 각 게이트 입력라인에 게이트 온 신호를 공급하는 게이트 구동부(22)와; 상기 게이트 구동부(22)의 게이트 입력라인을 클럭신호와 스위칭 소자를 이용하여 복수개로 분할하여 액정패널(25)에 연결하는 게이트라인 분할부(22A-12N)와; 상기 액정 패널(25)의 각 데이터 라인에 데이터 신호를 공급하는 데이터 구동부(23)와; 감마 기준전압을 세분 화하여 각 계조에 대응되는 감마전압을 상기 데이터 구동부에 공급하는 감마전압 공급부(24)와; 상기 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정 패널(25)로 구성하였다.
도 3은 상기 도 2에서 게이트라인 분할부(22A-22N)의 구현예를 나타낸 상세 회로도로서 이에 도시한 바와 같이, 게이트 구동부(22)측의 각 게이트 입력라인(GD1),(GD2)을 한 쌍의 트랜지스터(T1,T3),(T7,T9)를 각기 통해 분기시켜 액정패널(25)측의 게이트 출력라인(G1,G2),(G3,G4)에 각각 연결하고, 순차적으로 공급되는 상기 게이트 입력라인(GD1),(GD2)의 신호와 그 게이트 입력라인(GD1),(GD2)의 온 구간에서 온,오프 구간을 가지는 서로 상반된 극성의 클럭신호(CLKP),(CLKN)를 이용하여 그 게이트 입력라인(GD1),(GD2)과 게이트 출력라인(G1,G2),(G3,G4) 간의 연결 상태를 선택적으로 유효화시키도록 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 4 내지 도 6을 참조하여 상세히 설명하면 다음과 같다.
타이밍 콘트롤러(21)는 시스템으로부터 공급되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 구동부(22)를 제어하기 위한 게이트 제어신호와 데이터 구동부(23)를 제어하기 위한 데이터 제어신호를 발생한다. 또한, 상기 타이밍 콘트롤러(21)는 상기 시스템으로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 데이터 구동부(23)에 공급한다.
상기 게이트 구동부(22)는 상기 타이밍 콘트롤러(21)로부터의 게이트 제어신호에 응답하여 스캔펄스(게이트펄스)를 게이트 출력라인(G1∼Gn)에 순차적으로 공급하여 데이터가 공급되는 액정패널(25)의 수평라인들을 선택한다.
상기 데이터 구동부(23)는 상기 타이밍 콘트롤러(21)로부터의 데이터 제어신호에 응답하여 디지털 비디오 데이터를 계조값에 대응하는 아날로그의 감마전압으로 변환하고, 이렇게 변환된 데이터전압이 액정패널상의 데이터라인(D1∼Dm)에 공급된다. 상기 감마전압은 감마전압 공급부(24)로부터 공급된다.
상기 액정패널(25)은 데이터라인(D1∼Dm)과 게이트라인(G1∼Gn)의 교차부에 매트릭스 형태로 배치되는 다수의 액정셀(Clc)을 구비한다. 상기 액정셀(Clc)에 각기 형성된 TFT는 게이트라인(G)으로부터 공급되는 스캔신호에 응답하여 데이터라인(D1∼Dm)으로부터 입력되는 데이터전압을 액정셀(Clc)로 전달한다. 상기 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성되는데, 이는 그 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 공통전극 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시키는 역할을 수행한다.
한편, 상기 게이트 구동부(22)의 각 게이트 입력라인(GD1∼GDn)은 게이트라인 분할부(22A-22N)를 통해 상기 복수개의 게이트 출력라인(G1,G2… Gn+1)으로 분할되어 액정패널(25)의 해당 게이트라인으로 연결되는데, 도 3은 그 게이트라인 분할부(22A-22N)의 구현예를 보인 회로도로서 이의 데이터라인 분할작용을 도 4 내지 도 6을 참조하여 설명하면 다음과 같다.
먼저, 도 4a 및 도 4b에서와 같이 제1구간(PD1)에서 게이트 입력라인(GD1)과 클럭신호(CLKP)가 온(로직 '하이') 상태이다. 이에 따라, 상기 클럭신호(CLKP)에 의해 트랜지스터(T1),(T7),(T13)가 턴온된다. 따라서, 액정패널(25)측의 홀수번째 게이트 출력라인(G1),(G3),(G5)이 상기 트랜지스터(T1),(T7),(T13)를 통해 게이트 구동부(22)측의 게이트 입력라인(GD1),(GD2),(GD3)과 각기 연결된다. 하지만, 상기 게이트 입력라인(GD1)에만 게이트신호가 인가되고, 나머지 게이트 입력라인(GD2),(GD3)에는 게이트신호가 인가되고 있지 않으므로, 상기 게이트 입력 및 출력라인(GD1),(G1) 간의 연결 상태만 유효화된다.
그리고, 도 5a 및 도 5b에서와 같이 제2구간(PD2)에서 게이트 입력라인(GD1)과 클럭신호(CLKN)가 온 상태이다. 이에 따라, 상기 클럭신호(CLKN)에 의해 트랜지스터(T3),(T9)가 턴온된다. 따라서, 액정패널(25)측의 짝수번째 게이트 출력라인(G2),(G4)이 상기 트랜지스터(T3)(T9)를 통해 게이트 구동부(22)측의 게이트 입력라인(GD1),(GD2)과 각기 연결된다. 하지만, 상기 게이트 입력라인(GD1)에만 게이트신호가 인가되고, 나머지 게이트 입력라인(GD2),(GD3)에는 게이트신호가 인가되고 있지 않으므로, 상기 게이트 입력 및 출력라인(GD1),(G2)의 연결 상태만 유효화된다.
그리고, 도 6a 및 도 6b에서와 같이 제3구간(PD3)에서 게이트 입력라인(GD2)과 클럭신호(CLKP)가 온 상태이다. 이에 따라, 상기 클럭신호(CLKP)에 의해 트랜지스터(T1),(T7),(T13)가 턴온된다. 따라서, 액정패널(25)측의 홀수번째 게이트 출력라인(G1),(G3),(G5)이 상기 트랜지스터(T1),(T7),(T13)를 통해 게이트 구동부(22)측의 게이트 입력라인(GD1),(GD2),(GD3)과 각기 연결된다. 하지만, 상기 게이트 입력라인(GD2)에만 게이트신호가 인가되고, 나머지 게이트 입력라인(GD1),(GD3)에는 게이트신호가 인가되고 있지 않으므로, 상기 게이트 입력라인 및 출력라인(GD2),(G3) 간의 연결 상태만 유효화된다.
이때, 상기 게이트 입력라인(GD2)에 공급되는 게이트신호가 상기 트랜지스터(T7)를 통해 트랜지스터(T6)의 게이트에 공급되어 이 트랜지스터(T6)가 턴온된다. 이에 따라, 상기 게이트 입력라인(GD2)에 공급되는 게이트신호가 상기 트랜지스터(T6)를 통해 캐패시터(Cs)에 저장된다. 그리고, 상기 캐패시터(Cs)에 저장된 전압에 의해 트랜지스터(T4),(T5)가 턴온된다. 따라서, 게이트 출력라인(G1),(G2)가 상기 트랜지스터(T4),(T5)를 각기 통해 상기 게이트 입력라인(GD1)에 연결되는데, 이때 그 게이트 입력라인(GD1)은 게이트로우전압(VGL) 상태이므로 결과적으로 상기 게이트출력라인(G1),(G2)이 다음 프레임까지 플로팅 상태로 되지 않고 '0'레벨로 유지된다.
참고로, 상기 게이트라인 분할부(22A-22N)를 COG(COG: Chip On Glass) 방식으로 상기 액정패널(15) 상에 실장함으로써, 게이트 구동부(22)와 액정패널(15) 간의 게이트라인 수를 절반 이하로 줄일 수 있게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은, 게이트 구동부측의 각 게이트 입력라인들을 한 쌍의 트랜지스터를 각기 통해 분기시켜 액정패널측의 게이트 출력라인들에 각각 연결하고, 게이트 입력라인의 신호와 그 게이트 입력라인의 온 구간에서 온,오프 구간을 가지는 서로 상반된 극성의 클럭신호를 이용하여 그 양측의 게이트 출력라인들 선택적으로 유효화시킴으로써, 게이트 구동부의 개수를 절반 이하로 줄일 수 있다. 이에 따라, 원가를 절감하고 설치 공간을 줄일 있는 효과가 있다.
그리고, 게이트 구동부의 출력라인을 절반 이하로 줄일 수 있어 결과적으로 게이트 구동소자의 개수를 대폭적으로 줄일 수 있는 효과가 있다.

Claims (6)

  1. 액정 패널의 각 게이트 출력라인에 게이트 온 신호를 공급하는 게이트 구동부 및, 데이터 라인에 데이터 신호를 공급하는 데이터 구동부와;
    상기 게이트 구동부의 게이트 입력라인을 스위칭 소자를 통해 분기시켜 상기 액정패널의 각 게이트 출력라인에 연결하는 적어도 하나의 게이트라인 분할부와;
    상기 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정 패널을 포함하고,
    상기 게이트라인 분할부는,
    상기 게이트 구동부의 각 게이트 입력라인(GD1),(GD2)을 한 쌍의 트랜지스터(T1,T3),(T7,T9)를 각기 통해 분기시켜 상기 액정패널측의 게이트 출력라인(G1,G2),(G3,G4)에 각각 연결하고, 순차적으로 공급되는 상기 게이트 입력라인(GD1),(GD2)의 신호와, 상기 게이트 입력라인(GD1),(GD2)의 온 구간에서 온,오프 구간을 가지는 서로 상반된 극성의 클럭신호(CLKP),(CLKN)를 이용하여 그 게이트 입력라인(GD1,GD2)과 게이트 출력라인(G1,G2),(G3,G4) 간의 연결 상태를 선택적으로 유효화시키도록 구성한 것을 특징으로 하는 액정표시장치의 구동회로.
  2. 삭제
  3. 제1항에 있어서, 게이트라인 분할부는 상기 액정패널측의 게이트 출력라인(G1,G2),(G3,G4) 중 어느 게이트 출력라인이 연결상태로 되지 않을 때 그 연결되지 않은 게이트 출력라인의 전위를 게이트 로우 전압(VGL)의 레벨로 유지시키기 위한 트랜지스터 및 캐패시터를 더 포함하여 구성된 것을 특징으로 하는 액정표시장치의 구동회로.
  4. 제1항에 있어서, 트랜지스터는 모스 트랜지스터인 것을 특징으로 하는 액정표시장치의 구동회로.
  5. 제1항에 있어서, 게이트라인 분할부는 상기 액정패널상에 설치된 것을 특징으로 하는 액정표시장치의 구동회로.
  6. 제5항에 있어서, 게이트라인 분할부는 상기 액정패널상에 칩온글래스 방식으로 설치된 것을 특징으로 하는 액정표시장치의 구동회로.
KR1020060061450A 2006-06-30 2006-06-30 액정표시장치의 구동회로 KR101253047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061450A KR101253047B1 (ko) 2006-06-30 2006-06-30 액정표시장치의 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061450A KR101253047B1 (ko) 2006-06-30 2006-06-30 액정표시장치의 구동회로

Publications (2)

Publication Number Publication Date
KR20080002557A KR20080002557A (ko) 2008-01-04
KR101253047B1 true KR101253047B1 (ko) 2013-04-12

Family

ID=39214327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061450A KR101253047B1 (ko) 2006-06-30 2006-06-30 액정표시장치의 구동회로

Country Status (1)

Country Link
KR (1) KR101253047B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090896A (ko) * 2014-05-12 2016-08-01 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 게이트 사이드 팬아웃 영역 회로구조

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313129A (ja) * 1992-05-07 1993-11-26 Fujitsu Ltd 液晶表示装置
JPH09319326A (ja) * 1996-05-30 1997-12-12 Sharp Corp 走査回路およびマトリクス型画像表示装置
KR20020016519A (ko) * 2000-08-24 2002-03-04 히로 산쥬 표시방법 및 표시장치
KR20040110695A (ko) * 2003-06-20 2004-12-31 엘지.필립스 엘시디 주식회사 액정 패널의 게이트 구동 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313129A (ja) * 1992-05-07 1993-11-26 Fujitsu Ltd 液晶表示装置
JPH09319326A (ja) * 1996-05-30 1997-12-12 Sharp Corp 走査回路およびマトリクス型画像表示装置
KR20020016519A (ko) * 2000-08-24 2002-03-04 히로 산쥬 표시방법 및 표시장치
KR20040110695A (ko) * 2003-06-20 2004-12-31 엘지.필립스 엘시디 주식회사 액정 패널의 게이트 구동 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090896A (ko) * 2014-05-12 2016-08-01 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 게이트 사이드 팬아웃 영역 회로구조
KR101876657B1 (ko) 2014-05-12 2018-08-02 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 게이트 사이드 팬아웃 영역 회로구조

Also Published As

Publication number Publication date
KR20080002557A (ko) 2008-01-04

Similar Documents

Publication Publication Date Title
US8749469B2 (en) Display device for reducing parasitic capacitance with a dummy scan line
US9230496B2 (en) Display device and method of driving the same
US8368672B2 (en) Source driver, electro-optical device, and electronic instrument
US20110001732A1 (en) Shift register circuit, display device, and method for driving shift register circuit
US20100245305A1 (en) Display driving circuit, display device, and display driving method
US8310430B2 (en) Display device and display driver with output switching control
US10923064B2 (en) Scanning signal line drive circuit and display device equipped with same
KR20070119346A (ko) 액정표시장치의 게이트구동회로 및 그 구동방법
US10748501B2 (en) Gate driver, display panel and display using same
US10473958B2 (en) Shift register, display device provided with same, and method for driving shift register
KR20120061554A (ko) 표시 장치 및 그것의 구동 방법
US8098225B2 (en) Display device driving circuit and display device including same
US11501730B2 (en) Display driving apparatus and method capable of supplying flexible porch signal in blank period
KR20130067989A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시장치
JPH08137443A (ja) 画像表示装置
US7589705B2 (en) Circuit and method for driving display panel
KR20080002564A (ko) 액정표시장치의 화소전압 왜곡 방지회로
KR101253047B1 (ko) 액정표시장치의 구동회로
KR100962502B1 (ko) 액정표시장치의 구동장치
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR100811321B1 (ko) 액정 표시 장치
KR101352936B1 (ko) 액정 표시 장치
US20230101184A1 (en) Column inversion driving circuit and display panel
KR101338105B1 (ko) 액정표시장치의 구동 회로 및 방법
KR101201192B1 (ko) 액정표시장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7