KR20040105975A - 반도체 소자용 배선 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

반도체 소자용 배선 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 표시판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20040105975A
KR20040105975A KR1020030037148A KR20030037148A KR20040105975A KR 20040105975 A KR20040105975 A KR 20040105975A KR 1020030037148 A KR1020030037148 A KR 1020030037148A KR 20030037148 A KR20030037148 A KR 20030037148A KR 20040105975 A KR20040105975 A KR 20040105975A
Authority
KR
South Korea
Prior art keywords
thin film
self
gate
data line
wiring
Prior art date
Application number
KR1020030037148A
Other languages
English (en)
Inventor
조범석
양희정
정창오
이재갑
성명모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030037148A priority Critical patent/KR20040105975A/ko
Priority to PCT/KR2004/001381 priority patent/WO2004109750A2/en
Publication of KR20040105975A publication Critical patent/KR20040105975A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

먼저, 기판의 상부에 도전 물질을 적층하고 패터닝하여 기판 위에 저저항을 가지는 은 또는 금 또는 구리 또는 이들의 합금으로 게이트선을 형성하고 그 상부에 자기 조립 단분자층을 형성한다. 다음, 게이트 절연막을 질화 규소를 적층하여 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 게이트선과 교차하는 데이터선과 데이터선으로부터 분리된 드레인 전극을 형성한 다음, 이들을 덮는 자기 조립 단분자층을 형성한다. 이어, 질화 규소 또는 유기 물질을 적층하여 보호막을 형성하고 건식 식각으로 패터닝하여 드레인 전극, 게이트선 및 데이터선의 끝 부분을 각각 드러내는 접촉 구멍을 형성한다. 이어 IZO 또는 ITO를 적층하고 패터닝하여 접촉 구멍을 통하여 드레인 전극과 게이트선 및 데이터선의 끝 부분과 각각 전기적으로 연결되는 화소 전극, 게이트 접촉 보조 부재 및 데이터 접촉 보조 부재를 형성한다.

Description

반도체 소자용 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 표시판 및 그의 제조 방법{WIRING FOR SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING THE WIRING, THIN FILM TRANSISTOR ARRAY PANEL INCLUDING THE WIRING, AND METHOD FOR MANUFACTURING THE PANEL}
본 발명은 반도체 소자용 배선 및 그 제조 방법과 그 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 장치 또는 표시 장치의 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 억제하는 것이 요구된다.
신호 지연을 방지하기 위해서는 저저항을 가지는 도전 물질을 이용하여 배선을 형성하는 것이 요구되며, 이러한 도전 물질로는 가장 낮은 비저항을 가지는 은(Ag) 계열, 금(Au) 계열, 구리(Cu) 계열 또는 알루미늄 계열(Al) 등을 들 수 있다. 그러나, 알루미늄 계열의 도전 물질로 이루어진 배선이 규소로 이루어진 반도체층과 접하는 경우에는 알루미늄이 규소층으로 확산되는 것을 방지하기 위해 배선을 다층 구조로 형성해야 하는데, 이렇게 하면 제조 공정이 복잡해진다. 이러한 문제점을 개선하기 위해 알루미늄보다 낮은 비저항을 가지는 은, 금 또는 구리 계열의 도전 물질을 사용하는 것이 바람직하다. 하지만, 이러한 도전 물질은 다른 막을 패터닝하기 위한 식각액에 대하여 부식이 쉽게 발생하기 때문에 반도체 소자 또는 표시 장치용 배선용 도전 물질로 적용하기가 어려운 실정이다.
본 발명이 이루고자 하는 기술적 과제는 저저항을 가지는 동시에 우수한 내화학성을 가지는 배선 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 저저항을 가지는 동시에 내화학성을 가지는 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 소자용 배선의 구조를 도시한 개념도이고.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 3은 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 4a, 5a, 6a 및 7a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고,
도 4b는 도 4a에서 IVb-IVb' 선을 따라 절단한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,
도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 도시한 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 9 및 도 10은 도 8에 도시한 박막 트랜지스터 표시판을 IX-IX' 선 및 X-X'선을 따라 잘라 도시한 단면도이고,
도 11a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 11b 및 11c는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도이며,
도 12a 및 12b는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도로서, 도 11b 및 도 11c 다음 단계에서의 단면도이고,
도 13a는 도 12a 및 12b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 13b 및 13c는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도이며,
도 14a, 15a, 16a와 도 14b, 15b, 16b는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도로서 도 13b 및 13c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 17a 및 도 17b는 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도로서 도 16a 및 16b 다음 단계들을 공정 순서에 따라 도시한 단면도이고,
도 18a는 도 17a 및 도 17b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 18b 및 18c는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도이고,
도 19는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 20은 도 19에서 XX-XX' 선을 따라 잘라 도시한 단면도이다.
이러한 문제점을 해결하기 위하여 본 발명에서는 은, 은 합금, 금, 금 합금, 구리 또는 구리 합금의 금속층을 적층하고 패터닝한 다음, 금속층의 상부에 자기 조립 단분자층(SAM: Self Assembled Monolayer)을 형성하여 배선을 형성한다.
이때, 자기 조립 단분자층은 황(S)과 메틸렌(CH2)을 포함하는 것이 바람직하며, HS-(CH2)n-X 또는 X-(CH2)n-S-S-(CH2)n-X를 포함하는 용액에 담가 형성하며, X는CH3, CF3, OH, NH2,CH=CH2, CCH3, Cl, Br, CN, OCH3, N(CH3)2, SO3H, Si(OCH3)3, COOH, COOCH3, CONH2, 페로세닐(ferrocenyl), 바이오티닐(biotinyl), 2,2-바이피리딜(2,2-bipyridyl), 테트라사이풀발렌카르복실레이트(tetrathiafulvalenecarboxylate), 테트라페닐포르필린(tetraphenylporphyrin), 페로세닐아조벤젠(ferrocenylazobenzene)이다.
이때, 자기 조립 단분자층 형성 전에 금속 박막 상부에 형성된 산화막을 제거하는 것이 바람직하다.
이러한 본 발명의 실시예에 따른 반도체 소자용 배선 및 그 제조 방법은 박막 트랜지스터 표시판 및 그 제조 방법에 적용할 수 있다.
더욱 상세하게는, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는, 기판 위에 게이트 전극을 가지는 게이트선이 형성되어 있고, 그 상부에는 게이트선을 덮는 게이트 절연막이 형성되어 있다. 게이트 전극의 게이트 절연막 상부에는 규소의 반도체층이 형성되어 있으며, 그 상부에는 적어도 일부는 반도체층과 연결되어 있는 데이터선과 데이터선으로부터 분리되어 있는 드레인 전극이 형성되어 있다. 이때, 게이트선 또는 데이터선의 상부에는 자기 조립 단분자층이 형성되어 있다.
여기서, 게이트선 또는 데이터선은 은, 금, 구리 또는 이들의 합금으로 이루어질 수 있으며, 자기 조립 단분자층은 황(S)과 메틸렌(CH2)을 포함하는 것이 바람직하다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 더 포함할 수 있다.
자기 조립 단분자층은 HS-(CH2)n-X 또는 X-(CH2)n-S-S-(CH2)n-X를 포함하는 용액에 담가 형성하며, X는 CH3, CF3, OH, NH2,CH=CH2, CCH3, Cl, Br, CN, OCH3, N(CH3)2, SO3H, Si(OCH3)3, COOH, COOCH3, CONH2, 페로세닐(ferrocenyl), 바이오티닐(biotinyl), 2,2-바이피리딜(2,2-bipyridyl), 테트라사이풀발렌카르복실레이트(tetrathiafulvalenecarboxylate), 테트라페닐포르필린(tetraphenylporphyrin), 페로세닐아조벤젠(ferrocenylazobenzene)이다.
이때, 자기 조립 단분자층 형성 전에 게이트선 및 데이터선 상부에 형성된 산화막을 제거하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자용 배선 및 그 제조 방법과 그 배선을 박막 트랜지스터 표시판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
반도체 소자, 특히 표시 장치의 배선으로는 가장 낮은 비저항을 가지며, 내화학성을 가지는 것이 바람직한데, 본 발명의 실시예에 따른 배선 및 그 제조 방법에서는 낮은 비저항을 가지는 은 또는 은을 포함하는 은 합금, 금 또는 금을 포함하는 금 합금, 구리 또는 구리를 포함하는 구리 합금과 같은 도전 물질로 이루어진 금속 박막(20)을 기판(10)의 상부에 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝한 다음, 금속 박막(30)의 상부에 자기 조립 단분자층(SAM: Self Assembled Monolayer, 30)을 형성한다. 이때, 도 1에서 보는 바와 같이 자기 조립 단분자층(30)은 황(S)과 메틸렌(CH2)을 포함하며, HS-(CH2)n-X 또는 X-(CH2)n-S-S-(CH2)n-X를 포함하는 용액에 금속 박막(20)을 잠기도록 기판(10)을 담가 형성한다. 여기서, X는 CH3, CF3, OH, NH2,CH=CH2, CCH3, Cl, Br, CN, OCH3, N(CH3)2, SO3H, Si(OCH3)3, COOH, COOCH3, CONH2, 페로세닐(ferrocenyl), 바이오티닐(biotinyl), 2,2-바이피리딜(2,2-bipyridyl), 테트라사이풀발렌카르복실레이트(tetrathiafulvalenecarboxylate), 테트라페닐포르필린(tetraphenylporphyrin), 페로세닐아조벤젠(ferrocenylazobenzene)이며, 바람직하게는 CH3이다. 이때, 금속 박막(20)을 패터닝한 다음, 자기 조립 단분자층(30)을 형성하기 전에 대기 중에 노출되어 금속 박막(20)의 상부에 형성된 산화막을 제거하는 공정을 추가할 수도 있다.
이러한 본 발명의 실시예에 따른 배선은 낮은 비저항을 가지는 금속 박막(20)을 포함하고 있어 전달되는 신호가 지연되는 것을 방지할 수 있으며, 자기 조립 단분자층(30)은 다른 식각액에 대해서 금속 박막(20)이 부식되는 것을 방지할 수 있어 내화학성을 가지고 있다. 특히, 금속 박막(20)을 식각 마스크로 이용하여 그의 하부막을 식각할 때, 하부막을 삭각하기 위한 식각액이 질산(nitric acid) 또는 플로라이드(fluoride)를 포함하는 하는 경우에도, 이러한 식각액에 대하여 자기 조립 단분자층(30)은 금속 박막(20)이 손상되는 것을 방지하는 내화학성을 가진다.
이러한 본 발명의 실시예에 따른 배선 및 그 제조 방법은 박막 트랜지스터 표시판 및 그 제조 방법에 동일하게 적용할 수 있으며, 이에 대하여 도면을 참조하여 상세히 설명한다.
먼저, 도 2 및 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 3은 도 2에 도시한 박막 트랜지스터 표시판을 III-III' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에는 낮은 비저항을 가지는 은 또는 금 또는 구리 또는 이들의 합금으로 이루어진 금속 박막으로 이루어진 다수의 게이트선(121)이 형성되어 있으며, 그 상부에는 내화학성이 우수하며 황(S)과 메틸렌(CH2)을 포함하는 자기 조립 단분자층(201)이 형성되어 있다. 게이트선(121)의 한 끝 부분(125)은 외부로부터의 게이트 신호를 게이트선(121)으로 전달하며, 각 게이트선(121)의 복수의 가지(123)는 박막 트랜지스터의 게이트 전극(123)을 이룬다. 이때, 다른 부부보다 넓은 폭을 가지는 게이트선(121)의 일부는 이후에 형성되는 화소 전극(191)과 연결되어 있는 유지 축전기용 도전체(177)와 중첩되어 유지 축전기를 이루며, 여기서의 유지 용량이 충분하지 않은 경우에는 게이트선(121)으로부터 분리되어 있는 유지 전극선이 추가될 수 있다.
기판(110) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 게이트선(121) 및 자기 조립 단분자층(201)을 덮고 있다.
게이트 전극(125)의 게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 선형의 반도체(150)가 형성되어 있으며, 반도체(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어진 복수 쌍의 저항성 접촉 부재(163, 165)가 형성되어 있다. 각 쌍의 저항성 접촉 부재(163, 165)는 해당 게이트선(121)을 중심으로 서로 분리되어 있다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있으며, 그 상부에는 내화학성이 우수하며 황(S)과 메틸렌(CH2)을 포함하는 자기 조립 단분자층(701)이 형성되어 있다. 데이터선(171)과 드레인 전극(175)은 게이트선(121)과 같이 저저항을 가지는 은, 금, 구리 또는 이들의 합금으로 이루어진 금속 박막을 포함한다. 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)의 복수의 가지(173)는 각 쌍의 저항성 접촉 부재(163, 165) 중 하나(163)의 상부에 위치하며 게이트 전극(123)까지 연장되어 박막 트랜지스터의 소스 전극(173)을 이룬다. 데이터선(171)의 한쪽 끝 부분(179)은 외부로부터의 화상 신호를 데이터선(171)에 전달한다. 박막 트랜지스터의 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉 부재(165) 상부에 위치한다. 또한, 데이터선(171)과 동일한 층에는 이후의 화소 전극(190)과 전기적으로 연결되어 있으며 앞에서 설명한 바와 같이 게이트선(121)과 중첩하는 유지 축전기용 도전체(177)가 형성되어 있다.
데이터선(171) 및 드레인 전극(175)과 이들이 가리지 않는 반도체(150) 상부에는 질화 규소 또는 평탄화 특성이 우수한 유기 물질 또는 4.0 이하의 유전율을 가지며 화학 기상 증착으로 적층된 무기 물질로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 접촉 구멍(185, 189)이 각각 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(125)을 드러내는 접촉 구멍(182)이 형성되어 있다. 이때, 도면에 나타난 바와 같이 접촉 구멍(185, 189)에서 자기 조립 단분자층(201, 701)이 제거되어 있지만, 잔류시킬 수 있으며, 이에 대해서는 다른 실시예를 통하여 설명하기로 한다.
보호막(180) 상부에는 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되어 있으며 게이트선(121)과 데이터선(171)으로 둘러싸인 화소 영역에 위치하는 화소 전극(190)이 형성되어 있다. 또한, 보호막(180) 위에는 접촉 구멍(182, 189)을 통하여 각각 게이트선(121)의 끝 부분(125) 및 데이터선(171)의 끝 부분(179)과 연결되어 있는 게이트 접촉 보조 부재(92) 및 데이터 접촉 보조 부재(97)가 형성되어 있다. 여기서, 투명 전극(190)과 접촉 보조 부재(92, 97)는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있다.
이러한 구조에서는 게이트선(121) 및 데이터선(171)이 낮은 비저항을 가지는 금속 박막을 포함하고 있어, 대형의 액정 표시 장치에 적용하더라도 게이트선(121) 및 데이터선(171)을 통하여 전달되는 신호가 지연되는 것을 방지할 수 있다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 2 및 도 3과 도 4a 내지 도 7b를 참고로 하여 상세히 설명한다.
도 4a, 5a, 6a 및 7a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고, 도 4b는 도 4a에서 IVb-IVb' 선을 따라 절단한 단면도이고, 도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고, 도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한도면으로서 도 5b의 다음 단계를 도시한 단면도이고, 도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 도시한 단면도이다.
먼저, 도 4a 및 4b에 도시한 바와 같이, 기판(110) 위에 낮은 비저항을 가지는 은 또는 은을 포함하는 은 합금, 금 또는 금을 포함하는 금 합금, 구리 또는 구리를 포함하는 구리 합금과 같은 도전 물질로 이루어진 금속 박막을 적층하고 패터닝하여 다수의 게이트선(121)을 20-80°범위의 경사각의 테이퍼 구조로 형성한다. 이어, 게이트선(121)이 형성되어 있는 기판(110)을 HS-(CH2)n-X 또는 X-(CH2)n-S-S-(CH2)n-X를 포함하는 용액에 담가 게이트선(121)의 상부에 자기 조립 단분자층(SAM: Self Assembled Monolayer, 201)을 형성한다. 이때, X는 CH3, CF3, OH, NH2,CH=CH2, CCH3, Cl, Br, CN, OCH3, N(CH3)2, SO3H, Si(OCH3)3, COOH, COOCH3, CONH2, 페로세닐(ferrocenyl), 바이오티닐(biotinyl), 2,2-바이피리딜(2,2-bipyridyl), 테트라사이풀발렌카르복실레이트(tetrathiafulvalenecarboxylate), 테트라페닐포르필린(tetraphenylporphyrin), 페로세닐아조벤젠(ferrocenylazobenzene)이다. 이때, 자기 조립 단분자층(201)을 형성하기 전에, 공기 중에 노출된 게이트선(121)의 상부에 형성된 산화막을 제거하는 공정을 추가할 수도 있다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층과 도핑된 비정질 규소층을 패터닝하여 게이트 전극(125)과 마주하는 게이트 절연막(140) 상부에 반도체(150)와 도핑된 비정질 규소층(160)을 형성한다. 여기서, 게이트 절연막(140)은 질화 규소를 250~1500℃ 온도 범위, 2,000∼5,000Å 정도의 두께로 적층하여 형성하는 것이 바람직하다.
다음, 도 6a 내지 도 6b에 도시한 바와 같이, 게이트선(121)과 동일하게 은 또는 금 또는 구리 또는 이들의 합금을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(121)과 교차하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다. 각 데이터선(171)은 도핑된 비정질 규소층(160) 상부까지 연장되어 있는 소스 전극(173)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)을 중심으로 소스 전극(173)과 마주한다. 이때, 유지 축전기용 도전체(177) 또한 함께 형성한다. 이어, 데이터선(171) 및 드레인 전극(175)이 형성되어 있는 기판(110)을 HS-(CH2)n-X 또는 X-(CH2)n-S-S-(CH2)n-X를 포함하는 용액에 담가 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)의 상부에 자기 조립 단분자층(SAM: Self Assembled Monolayer, 201)을 형성한다. 이때, X는 CH3, CF3, OH, NH2,CH=CH2, CCH3, Cl, Br, CN, OCH3, N(CH3)2, SO3H, Si(OCH3)3, COOH, COOCH3, CONH2, 페로세닐(ferrocenyl), 바이오티닐(biotinyl), 2,2-바이피리딜(2,2-bipyridyl), 테트라사이풀발렌카르복실레이트(tetrathiafulvalenecarboxylate), 테트라페닐포르필린(tetraphenylporphyrin), 페로세닐아조벤젠(ferrocenylazobenzene)이다.
이어, 도핑된 비정질 규소층(160) 중에서 데이터선(171) 및 드레인 전극(175)으로 가려지지 않은 부분을 제거하여 도핑된 비정질 규소층(160) 각각을 게이트 전극(123)을 중심으로 두 개의 저항성 접촉 부재(163, 165)로 분리시키는 한편, 그 아래의 반도체(150) 부분을 노출시킨다. 이어, 반도체(150)의 노출된 부분 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 7a 및 7b에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 또는 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성하고, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(140)과 함께 패터닝하여 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)을 드러내는 드레인 전극(175) 및 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(185, 187, 189)과 게이트선(121)의 끝 부분(125)을 드러내는 접촉 구멍(1182)을 완성한다.
이어, 접촉 구멍(185, 187, 189)를 통하여 드러난 자기 조립 단분자층(201, 701)은 제거하는데, 다른 실시예에서는 그렇지 않을 수도 있다.
다음, 마지막으로 도 2 및 3에 도시한 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되는 화소 전극(190)과 접촉 구멍(182, 189)을 통하여 게이트선(121)의 끝 부분(125) 및 데이터선(171)의 끝 부분(179)과 각각 연결되는 게이트 접촉 보조 부재(92) 및 데이터 접촉 보조 부재(97)를 각각 형성한다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조는게이트선(121) 및 데이터선(171)이 저저항을 가지는 금속 박막을 포함하고 있는 동시에 내화학성을 가지는 자기 조립 단분자층을 포함하고 있어 대화면 고정세의 액정 표시 장치에 적용할 수 있으며, 배선이 부식되는 것을 방지할 수 있다.
이러한 반도체 소자용 배선 및 그 제조 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하여 제조하는 박막 트랜지스터 표시판에 적용할 수 있지만, 4매 마스크를 이용하여 제조하는 액정 표시 장치용 박막 트랜지스터 표시판에도 동일하게 적용할 수 있다. 4매 마스크를 이용하는 제조 방법에서는 제조 비용을 줄이기 위해 중간 두께를 가지는 부분을 포함하는 감광막 패턴을 이용하여 서로 다른 층을 하나의 감광막 패턴으로 함께 패터닝한다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 8 내지 도 10을 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 제조된 박막 트랜지스터 표시판의 단위 화소 구조에 대하여 상세히 설명한다.
도 8은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 9 및 도 10은 각각 도 8에 도시한 박막 트랜지스터 표시판을 IX-IX' 선 및 X-X' 선을 따라 잘라 도시한 단면도이다.
도 8 내지 도 10에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 대개 도 2 및 도 3에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 동일하다.
그러나 도 2 및 도 3에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 형성되어 있는 복수의 유지 전극선(131)을 포함하며, 게이트선(121)에는 확장부가 존재하지 않는다. 유지 전극선(131)은 게이트선(121)과 동일한 물질로 만들어지고, 게이트선(121)과 거의 평행하며 게이트선(121)으로부터 전기적으로 분리되어 있다. 이때, 제1 실시예와 달리 게이트선(121)과 유지 전극선(131)은 알루미늄 또는 알루미늄 합금의 단일막 또는 이를 포함하는 다층막으로 이루어질 수 있다. 유지 전극선(131)은 기준 전압 따위의 전압을 인가 받으며, 복수의 화소 전극(190)과 연결된 복수의 드레인 전극(175)과 게이트 절연막(140)을 중심으로 서로 마주 보고 있어 복수의 유지 축전기를 이룬다. 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있다.
또한, 복수의 선형 반도체(152) 및 복수의 저항성 접촉 부재(163, 165)가 구비되어 있는데, 선형 반도체(152)는 소스 전극(173)과 드레인 전극(175) 사이의 박막 트랜지스터의 채널부를 제외하면 복수의 데이터선(171) 및 복수의 드레인 전극(175)과 거의 동일한 평면 모양이다. 즉, 채널 영역(C)에서 데이터선(171)과 드레인 전극(175)은 서로 분리되어 있으나, 선형 반도체(171)는 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 이룬다. 저항성 접촉 부재(163, 165)는 각각 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 모양을 가진다.
여기에서는 화소 전극(190)의 재료의 예로 투명한 IZO를 들었으나, 투명한 도전성 폴리머(polymer) 등으로 형성할 수도 있으며, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 도 8 내지 도 10의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 표시판을 4매 마스크를 이용하여 제조하는 본 발명의 제2 실시예에 따른 제조 방법에 대하여 상세하게 도 8 내지 도 10과 도 11a 내지 도 18c를 참조하여 설명하기로 한다.
도 11a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 11b 및 11c는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도이며, 도 12a 및 12b는 각각 도 11a에서 XIb-XIb' 선 및 XIc-XIc' 선을 따라 잘라 도시한 단면도로서, 도 11b 및 도 11c 다음 단계에서의 단면도이고, 도 13a는 도 12a 및 12b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 13b 및 13c는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도이며, 도 14a, 15a, 16a와 도 14b, 15b, 16b는 각각 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도로서 도 15b 및 15c 다음 단계들을 공정 순서에 따라 도시한 것이고, 도 17a 및 도 17b는 도 13a에서 XIIIb-XIIIb' 선 및 XIIIc-XIIIc' 선을 따라 잘라 도시한 단면도로서 도 16a 및 16b 다음 단계들을 공정 순서에 따라 도시한 단면도이고, 도 18a는 도 17a 및 도 17b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 18b 및 18c는 각각 도 18a에서 XVIIIb-XVIIIb' 선 및 XVIIIc-XVIIIc' 선을 따라 잘라 도시한 단면도이다.
먼저, 도 11a 내지 11c에 도시한 바와 같이, ITO 또는 IZO와 낮은 접촉 저항을 가지는 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 도전막 또는낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금 등으로 이루어진 도전막을 형성한 후, 사진 및 식각 공정으로 패터닝하여 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 테이퍼 구조로 형성한다.
다음, 도 12a 및 12b에 도시한 바와 같이, 게이트 절연막(140), 비정질 규소층(150), 도핑된 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속 증착한다. 이어 제1 실시예와 같이 저저항을 가지는 도전체층(170)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(210)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 광마스크를 통하여 감광막(210)에 빛을 조사한 후 현상하여, 도 13b 및 13c에 도시한 바와 같이, 두께가 서로 다른 제1 부분(212)과 제2부분(214)을 포함하는 감광막 패턴을 형성한다. 이때, 박막 트랜지스터의 채널 영역(C)에 위치한 제2 부분(214)은 데이터 영역(A)에 위치한 제1 부분(212)보다 두께가 작게 되도록 하며, 기타 영역(B)의 감광막(210) 부분은 모두 제거하거나 매우 작은 두께를 가지도록 한다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 제2 영역(C)의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 부분에는 빛에 전혀 조사되지 않은 부분보다 중간 두께를 가지는 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(214)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이때, 제2 부분(214)의 감광막 두께를 균일하게 현상하기 위해 슬릿 패턴의 간격 또는 폭을 다르게 형성하는 것이 바람직하다.
이어, 감광막 패턴(214) 및 그 하부의 막들, 즉 도전체층(170), 도핑된 비정질 규소층(160) 및 비정질 규소층(150)에 대한 식각을 진행한다. 이때, 데이터 영역(A)에는 데이터선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(170, 160, 150)이 모두 제거되어 게이트 절연막(140)이 드러나야 한다.
먼저, 도 14a 및 14b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(170)을 제거하여 그 하부의 도핑된 비정질 규소층(160)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(170)은 식각되고 감광막 패턴(212, 214)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(170)만을 식각하고 감광막 패턴(212, 214)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(212, 214)도 함께 식각되는 조건 하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제2 부분(214)의 두께를 두껍게 하여 이 과정에서 제2 부분(214)이 제거되어 하부의 도전체층(170)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 14a 및 도 14b에 나타낸 것처럼, 채널부(C) 및 데이터 영역(A)의 도전체층, 즉 소스/드레인용 도전체(178)만이 남고 기타 부분(B)의 도전체층(170)은 모두 제거되어 그 하부의 도핑된 비정질 규소층(160)이 드러난다. 이때 남은 도전체(178)는 소스 및 드레인 전극(173, 175)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터선(171)의 형태와 동일하다.
이어, 도 15a 및 15b에 도시한 바와 같이, 기타 부분(B)의 노출된 도핑된 비정질 규소층(160) 및 그 하부의 비정질 규소층(150)을 감광막의 제2 부분(214)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(212, 214)과 도핑된 비정질 규소층(160) 및 비정질 규소층(150)(비정질 규소층과 도핑된비정질 규소층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(140)은 식각되지 않는 조건 하에서 행하여야 하며, 특히 감광막 패턴(212, 214)과 비정질 규소층(150)에 대한 식각비가 거의 실질적으로 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(212, 214)과 비정질 규소층(150)에 대한 식각비가 동일한 경우 제2 부분(214)의 두께는 비정질 규소층(150)과 도핑된 비정질 규소층(160)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 15a 및 15b에 나타낸 바와 같이, 채널부(C)의 제2 부분(214)이 제거되어 소스/드레인용 도전체(178)가 드러나고, 기타 부분(B)의 도핑된 비정질 규소층(160) 및 비정질 규소층(150)이 제거되어 그 하부의 게이트 절연막(140)이 드러난다. 한편, 데이터 영역(A)의 제1 부분(212) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 선형의 반도체(152)가 완성된다. 도면 부호 168은 각각 소스/드레인용 도전체(178) 하부의 도핑된 비정질 규소층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체(178) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 16a 및 16b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체(178) 및 그 하부의 소스/드레인용 도핑된 비정질 규소층(168)을 식각하여제거한다. 이 때, 식각은 소스/드레인용 도전체(178)와 도핑된 비정질 규소층(168) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체(178)에 대해서는 습식 식각으로, 도핑된 비정질 규소층(168)에 대해서는 건식 식각으로 행할 수도 있다. 이때, 도 16b에 도시한 것처럼 반도체(152)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제1 부분(212)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(140)이 식각되지 않는 조건으로 행하여야 하며, 제1 부분(212)이 식각되어 그 하부의 데이터선(171) 및 드레인 전극(175)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 도 13a, 16a 및 16b에서 보는 바와 같이, 데이터선(171)과 드레인 전극(175)이 분리되면서 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(163, 165)가 나뉘어 완성된다.
마지막으로 데이터 영역(A)에 남아 있는 감광막 제1 부분(212)을 제거한다. 그러나, 제1 부분(212)의 제거는 채널부(C) 소스/드레인용 도전체(178)를 제거한 후 그 밑의 도핑된 비정질 규소층(168)을 제거하기 전에 이루어질 수도 있다.
이때, 반도체(152)와 데이터선(171) 및 드레인 전극(175)은 테이퍼 구조를 가지는 것이 바람직하다.
이와 같이 하여 데이터선(171) 및 드레인 전극(175)을 형성한 후, 남은 감광막을 모두 제거하고, 도 17a 및 도 17b에서 보는 바와 같이 제1 실시예와 동일하게 데이터선(171)과 드레인 전극(175)의 상부에 자기 조립 단분자층(701)을 형성한다.
이어, 도 18a 내지 도 18c에서 보는 바와 같이, 질화 규소를 CVD 방법으로 증착하거나 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성한다. 이어, 마스크로 사용하는 사진 식각 공정으로 보호막(180)을 게이트 절연막(140)과 함께 패터닝하여 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(185, 189)을 형성하고, 게이트선의 끝 부분(125)을 드러내는 접촉 구멍(182)을 형성한다. 이때에서, 드러난 자기 조립 단분자층(201, 701)은 제거할 수도 있으나 그렇지 않을 수도 있다.
마지막으로, 도 8 내지 도 10에 도시한 바와 같이, 1500 Å 내지 500 Å 두께의 IZO층을 스퍼터링 방법으로 증착하고 마스크를 사용하는 사진 식각 공정으로 패터닝하여 드레인 전극(175)과 연결된 화소 전극(190), 게이트선(121)의 끝 부분(125)과 연결된 게이트 접촉 보조 부재(92) 및 데이터선(171)의 끝 부분(179)과 연결된 데이터 접촉 보조 부재(97)를 형성한다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터선(171)과 그 하부의 저항성 접촉 부재(163, 165) 및 반도체(152)를 하나의 마스크를 이용하여 형성하고 이 과정에서 데이터선(171)과 드레인 전극(175)이 분리하여 제조 공정을 단순화할 수 있다.
본 발명의 실시예에 따른 반도체 소자용 배선은 박막 트랜지스터 어레이 위에 색 필터가 형성되어 있는 COA(color filter on array) 액정 표시 장치용 박막 트랜지스터 표시판의 구조에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 19는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 19는 도 20에서 XX-XX' 선을 따라 잘라 도시한 단면도이다.
대부분의 구조는 도 2 및 도 3과 대개 동일하다.
하지만, 보호막(180) 하부의 화소 영역에는 드레인 전극(175)을 드러내는 개구부(C1)를 가지는 적, 녹, 청의 컬러 필터(R, G, B)가 세로 방향으로 형성되어 있다. 여기서, 적, 녹, 청의 컬러 필터(R, G, B)의 경계는 데이터선(171) 상부에서 일치하여 도시되어 있지만, 데이터선(171) 상부에서 서로 중첩되어 화소 영역 사이에서 누설되는 빛을 차단하는 기능을 가질 수 있으며, 게이트선 및 데이터선 각각의 끝 부분(125, 179)이 배치되어 있는 패드부에서는 형성되어 있지 않다.
청, 녹, 청의 컬러 필터(R, G, B) 상부의 보호막(180)은 게이트 절연막(140)과 함께 게이트선의 끝 부분(125), 데이터선의 끝 부분(179) 및 드레인 전극(175)을 드러내는 접촉 구멍(182, 189, 185)을 가지고 있다. 이때, 드레인 전극(175)을 드러내는 접촉 구멍(185)은 컬러 필터(R, G, B)의 개구부(C1) 안쪽에 위치한다.
도 3에서는 자기 조립 단분자층이 제거되어 있지만, 도 20에는 접촉 구멍(185, 189)을 통하여 드러난 드레인 전극(175) 및 데이터 패드(179)에 자기조립 단반자층(701)이 잔류하고 있다.
이러한 COA 구조의 액정 표시 장치용 박막 트랜지스터 기판의 구조에서도 제1 및 제2 실시예에서와 같이 동일한 효과를 얻을 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이, 본 발명에서와 같이 은 또는 금 또는 구리 또는 이들의 합금으로 이루어진 금속 박막을 형성한 다음, 금속 박막을 덮는 자기 조립 단분자층을 형성하여 배선이 부식되는 것을 방지할 수 있다. 이를 통하여 가장 낮은 비저항을 가지는 배선으로 이용할 수 있어 신호의 지연을 최소화할 수 있으며, 대면적 및 고해상도의 액정 표시 장치를 구현할 수 있다.

Claims (14)

  1. 기판의 상부에 형성되어 있으며 은, 금, 구리 또는 이들의 합금으로 이루어진 금속 박막과, 상기 금속 박막의 상부에 형성되어 있는 자기 조립 단분자층을 포함하는 반도체 소자용 배선.
  2. 제1항에서,
    상기 자기 조립 단분자층은 황(S)과 메틸렌(CH2)을 포함하는 반도체 소자용 배선.
  3. 기판의 상부에 금속 박막 적층하는 단계, 그리고
    상기 금속 박막을 패터닝하는 단계,
    상기 금속 박막의 상부에 자기 조립 단분자층을 형성하는 단계
    를 포함하는 반도체 소자용 배선의 제조 방법.
  4. 제3항에서,
    상기 금속 박막은 은, 금, 구리 또는 이들의 합금으로 형성하는 반도체 소자용 배선의 제조 방법.
  5. 제3항에서,
    상기 자기 조립 단분자층은 HS-(CH2)n-X 또는 X-(CH2)n-S-S-(CH2)n-X를 포함하는 용액에 담가 형성하며, X는 CH3, CF3, OH, NH2,CH=CH2, CCH3, Cl, Br, CN, OCH3, N(CH3)2, SO3H, Si(OCH3)3, COOH, COOCH3, CONH2, 페로세닐(ferrocenyl), 바이오티닐(biotinyl), 2,2-바이피리딜(2,2-bipyridyl), 테트라사이풀발렌카르복실레이트(tetrathiafulvalenecarboxylate), 테트라페닐포르필린(tetraphenylporphyrin), 페로세닐아조벤젠(ferrocenylazobenzene)인 반도체 소자용 배선의 제조 방법.
  6. 제3항에서,
    상기 자기 조립 단분자층 형성 전에 상기 금속 박막 상부에 형성된 산화막을 제거하는 단계를 더 포함하는 반도체 소자용 배선의 제조 방법.
  7. 기판 위에 형성되어 있으며, 게이트 전극을 가지는 게이트선,
    상기 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 규소의 반도체층,
    적어도 일부는 상기 반도체층과 연결되어 있는 데이터선,
    적어도 일부는 상기 반도체층과 연결되어 있으며, 상기 게이트 전극을 중심으로 상기 데이터선과 마주하는 드레인 전극,
    상기 게이트선 또는 상기 데이터선을 덮고 있는 자기 조립 단분자층
    을 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 게이트선 또는 상기 데이터선은 은, 금, 구리 또는 이들의 합금으로 이루어진 박막 트랜지스터 표시판.
  9. 제7항에서,
    상기 자기 조립 단분자층은 황(S)과 메틸렌(CH3)을 포함하는 박막 트랜지스터 표시판.
  10. 제7항에서,
    상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 더 포함하는 박막 트랜지스터 표시판.
  11. 기판의 상부에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 기판 위에 게이트 절연막을 적층하는 단계,
    상기 게이트 절연막 상부에 규소의 반도체층을 형성하는 단계,
    상기 게이트 절연막 또는 반도체층 상부에 상기 게이트선과 교차하는 데이터선과 상기 데이터선과 분리된 드레인 전극을 형성하는 단계
    상기 게이트선 또는 상기 데이터선을 덮는 자기 조립 단분자층을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 게이트선 또는 상기 데이터선은 은, 금, 구리 또는 이들의 합금으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제11항에서,
    상기 자기 조립 단분자층은 HS-(CH2)n-X 또는 X-(CH2)n-S-S-(CH2)n-X를 포함하는 용액에 담가 형성하며, X는 CH3, CF3, OH, NH2,CH=CH2, CCH3, Cl, Br, CN, OCH3, N(CH3)2, SO3H, Si(OCH3)3, COOH, COOCH3, CONH2, 페로세닐(ferrocenyl), 바이오티닐(biotinyl), 2,2-바이피리딜(2,2-bipyridyl), 테트라사이풀발렌카르복실레이트(tetrathiafulvalenecarboxylate), 테트라페닐포르필린(tetraphenylporphyrin), 페로세닐아조벤젠(ferrocenylazobenzene)인 박막 트랜지스터 표시판의 제조 방법.
  14. 제11항에서,
    상기 자기 조립 단분자층 형성 전에 상기 게이트선 및 상기 데이터선 상부에 형성된 산화막을 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020030037148A 2003-06-10 2003-06-10 반도체 소자용 배선 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 표시판 및 그의 제조 방법 KR20040105975A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030037148A KR20040105975A (ko) 2003-06-10 2003-06-10 반도체 소자용 배선 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 표시판 및 그의 제조 방법
PCT/KR2004/001381 WO2004109750A2 (en) 2003-06-10 2004-06-10 Wiring for semiconductor device, thin film transistor array panel including wiring, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030037148A KR20040105975A (ko) 2003-06-10 2003-06-10 반도체 소자용 배선 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 표시판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040105975A true KR20040105975A (ko) 2004-12-17

Family

ID=33509642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030037148A KR20040105975A (ko) 2003-06-10 2003-06-10 반도체 소자용 배선 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 표시판 및 그의 제조 방법

Country Status (2)

Country Link
KR (1) KR20040105975A (ko)
WO (1) WO2004109750A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847206B2 (en) 2009-02-11 2014-09-30 Samsung Electronics Co., Ltd. Surface modifying agent, laminated structure and transistor including the same, and method of manufacturing the laminated structure
US9023166B2 (en) 2013-02-28 2015-05-05 Electronics And Telecommunications Research Institute Method of transferring graphene
US11770636B2 (en) 2019-07-26 2023-09-26 Samsung Display Co., Ltd. Optical sensor, method of manufacturing the same, and display device including the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184002A1 (en) * 2006-05-03 2009-07-23 Koninklijke Philips Electronics N.V. Biosensor device
US8415252B2 (en) * 2010-01-07 2013-04-09 International Business Machines Corporation Selective copper encapsulation layer deposition
US11903328B2 (en) * 2020-02-07 2024-02-13 International Business Machines Corporation Self assembled monolayer formed on a quantum device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19733731A1 (de) * 1997-08-04 1999-02-25 Siemens Ag Integrierte elektrische Schaltung mit Passivierungsschicht
US6632536B2 (en) * 2000-12-28 2003-10-14 International Business Machines Corporation Self-assembled monolayer etch barrier for indium-tin-oxide useful in manufacturing thin film transistor-liquid crystal displays
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847206B2 (en) 2009-02-11 2014-09-30 Samsung Electronics Co., Ltd. Surface modifying agent, laminated structure and transistor including the same, and method of manufacturing the laminated structure
US9023166B2 (en) 2013-02-28 2015-05-05 Electronics And Telecommunications Research Institute Method of transferring graphene
US11770636B2 (en) 2019-07-26 2023-09-26 Samsung Display Co., Ltd. Optical sensor, method of manufacturing the same, and display device including the same

Also Published As

Publication number Publication date
WO2004109750A2 (en) 2004-12-16
WO2004109750A3 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20010091119A (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR20040066282A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JPH11133455A (ja) 液晶表示装置の製造方法
KR20020096613A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100878242B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20040105975A (ko) 반도체 소자용 배선 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 표시판 및 그의 제조 방법
KR20010009269A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US20210217783A1 (en) Transistor arrays
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR101261966B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100915237B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR100910563B1 (ko) 박막 트랜지스터 표시판
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR20070073276A (ko) 표시장치용 기판의 제조방법
KR100920352B1 (ko) 박막 트랜지스터 표시판
KR100895309B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100816334B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030042080A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application