KR20040087876A - 다층 신호라우팅 디바이스에서 층수를 줄이는 기술 - Google Patents

다층 신호라우팅 디바이스에서 층수를 줄이는 기술 Download PDF

Info

Publication number
KR20040087876A
KR20040087876A KR1020040021419A KR20040021419A KR20040087876A KR 20040087876 A KR20040087876 A KR 20040087876A KR 1020040021419 A KR1020040021419 A KR 1020040021419A KR 20040021419 A KR20040021419 A KR 20040021419A KR 20040087876 A KR20040087876 A KR 20040087876A
Authority
KR
South Korea
Prior art keywords
conductive
channel
signal
electrical signals
array
Prior art date
Application number
KR1020040021419A
Other languages
English (en)
Inventor
가이에이. 덕스베리
아네타디 위르지코우스카
루이지지 디필리포
헤르만 광
Original Assignee
노텔 네트웍스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노텔 네트웍스 리미티드 filed Critical 노텔 네트웍스 리미티드
Publication of KR20040087876A publication Critical patent/KR20040087876A/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L41/00—Branching pipes; Joining pipes to walls
    • F16L41/08—Joining pipes to walls or pipes, the joined pipe axis being perpendicular to the plane of the wall or to the axis of another pipe
    • F16L41/12—Joining pipes to walls or pipes, the joined pipe axis being perpendicular to the plane of the wall or to the axis of another pipe using attaching means embracing the pipe
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 신호라우팅 디바이스의 층수를 줄이는 기술에 관한 것이다. 일 실시예에서, 이 기술은 다수의 전기신호들을 라우팅하기 위한 다수의 도전신호경로층을 다층 신호라우팅 디바이스에 형성하여 실현된다. 이 방법은 다수의 도전신호경로층중 두 층 이상을 전기적으로 연결하는 다수의 도전비아들을 다층 신호라우팅 디바이스에 형성하는 단계를 포함하고, 여기서 다수의 비아들은 다수의 도전신호경로층의 다른 층에 하나 이상의 채널을 형성하도록 배열된다. 이 방법은 또한 다수의 전기신호들이 효과적으로 라우팅되도록 적어도 부분적으로 상기 전기신호들을 채널에 가깝게 있도록 그룹화한다.

Description

다층 신호라우팅 디바이스에서 층수를 줄이는 기술{TECHNIQUES FOR REDUCING THE NUMBER OF LAYERS IN A MULTILAYER SIGNAL ROUTING DEVICE}
본 특허출원은 2002년 4월 22일 출원된 미국특허출원 10/126,700의 일부계속출원이고, 이 출원은 2000년 8월 30일 출원된 미국특허출원 09/651,188(현재 특허번호 6,388,890으로 등록됨)의 계속출원이며, 이 특허는 2000년 6월 19일 출원된 미국 가특허출원 60/212,387의 우선권을 주장하는바, 이들 모두 본 발명에서 참고하였다.
본 특허출원은 또한 2002년 3월 20일 출원된 미국특허출원 10/101,211의 일부계속출원이고, 이 출원은 2000년 8월 30일 출원된 미국특허출원 09/651,188(현재 미국특허 6,388,890)의 일부계속출원으로서, 이들 모두 본 발명에서 참고하였다.
본 특허출원은 또한 2002년 12월 23일 출원된 미국특허출원 10/326,123의 일부계속출원이고, 이 출원은 2002년 4월 22일 출원된 전술한 미국특허출원 10/126,700과 2002년 3월 20일 출원된 전술한 미국특허출원 10/101,211 둘다의 일부계속출원으로서, 이들 모두 본 발명에서 참고하였다.
본 특허출원은 또한 2002년 12월 23일 출원된 미국특허출원 10/326,079의 일부계속출원이고, 이 출원은 2002년 4월 22일 출원된 전술한 미국특허출원 10/126,700과 2002년 3월 20일 출원된 전술한 미국특허출원 10/101,211 둘다의 일부계속출원으로서, 이들 모두 본 발명에서 참고하였다.
본 발명은 다층 신호라우팅 디바이스에 관한 것으로, 구체적으로는 다층 신호라우팅 디바이스에서 층수를 줄이는 기술에 관한 것이다.
전자소자들 사이를 전기적으로 연결하는 것은 오랫동안 인쇄회로기판을 이용해 이루어졌다. 이런 인쇄회로기판은 이곳에 장착된 전자소자들 사이에서 신호를 라우팅하기 위한 층이 윗면에 한층밖에 없었다. 이런 싱글신호층 회로기판은 이곳에 장착된 전자소자들 사이에서 라우팅될 수 있는 전기신호의 갯수에 심각한 제한을 가질 수 밖에 없다. 즉, 싱글신호층 회로기판에 장착된 전자소자들 사이에 라우팅될 수 있는 전기신호의 갯수는 싱글 신호층의 면적에 의해 제한된다.
싱글신호층 회로기판의 면적 제한으로 인해 다층 인쇄회로기판의 개발이 대두되었다. 이런 다층 인쇄회로기판은 단면이나 양면식이고, 여러개의 신호층이 다층 인쇄회로기판의 표면에 있거나 내부에 매립되어 있다. 따라서, 이런 다층 인쇄회로기판에서는 이곳에 장착된 전자소자들 사이에 라우팅될 수 있는 전기신호의 갯수를 크게 증가시킬 수 있다.
다층 인쇄회로기판의 사용은 고밀도 패키지를 갖는 전자소자를 사용할 때 특히 유리하다. 즉, 고밀도 패키지를 갖는 전자소자들은 일반적으로 다층 인쇄회로기판에 장착된 전자소자들을 서로 전기적으로 연결하는데 여러층이 필요하다. 실제로, 전자소자 패키지의 밀도란 이들 전자소자가 장착된 다층 인쇄회로기판이 제공해야만 하는 층수를 말한다. 다층 인쇄회로기판이 제공할 수 있는 층수는 이론적으로 제한이 없지만, 그 층수가 타당한 갯수를 넘으면, 특히 전자소자들 사이에 고속 전기신호를 라우팅하고자 할 때 문제가 생긴다. 예컨대, 다층 인쇄회로기판들의 여러 층들 사이를 전기적으로 연결할 때, 일반적으로 도전 비아를 사용한다. 이들 도전 비아들은 다층 인쇄회로기판내의 여러 층들 사이를 수직으로 전기연결하지만, 신호전달성능에 악영향을 줄 수 있는 도전비아와 관련된 고유 기생이 있다. 즉, 이들 도전비아는 고유 기생저항, 커패시턴스 및 인덕턴스를 갖고, 이들은 각각의 도전비아를 따른 신호전달에 악영향을 줄 수 있다. 또, 이들 고유 기생들은 인쇄회로기판의 제조성능과 가격에 악영향을 줄 수 있다. 신호성능에 미치는 이런 악영향 때문에, 이런 고유 기생들은 각각의 도전비아를 따른 신호전달 대역폭에도 제한을 가할 수 있다. 이런 악영향으로 다층 인쇄회로기판의 층수만 증가하게 된다.
이상의 문제점을 감안하여, 본 발명의 목적은 다층 인쇄회로기판에서 층수를 증가시키지 않고도 기판에 장착된 전자소자들 사이에 이루어질 수 있는 전기접속 수를 증가시키는 기술을 제공하고자 한다. 구체적으로, 본 발명은 효율적이면서도 저렴하게 다층 신호라우팅 디바이스의 층수를 줄이는 기술을 제공하고자 한다.
도 1은 본 발명에 따른 다층 신호라우팅 디바이스의 측단면도;
도 2는 도 1의 다층 신호라우팅 디바이스의 일차층의 일부를 보여주는 도면;
도 3은 도 1에 도시된 다층 신호라우팅 디바이스의 일차층의 다른 부분;
도 4는 도 1에 도시된 다층 신호라우팅 디바이스에 형성할 채널의 최적 갯수를 계산하기 위한 알고리즘의 순서도;
도 5는 도 1에 도시된 다층 신호라우팅 디바이스의 신호층의 채널 내부에서 그리고 채널 없이 신호를 라우팅하기 위한 알고리즘의 순서도;
도 6은 도 1에 도시된 다층 신호라우팅 디바이스의 일차층의 또다른 일부분;
도 7은 도 6에 도시된 부분의 일부분으로서, 도전신호경로들이 도 6의 채널들에 형성됨을 보여주는 도면;
도 8은 도 6의 부분의 다른 일부분으로서, 일부 도전접점들이 위치변경된 것을 보여주는 도면;
도 9는 도 1에 도시된 다층 신호라우팅 디바이스의 일차층의 다른 일부분;
도 10은 도 1에 도시된 다층 신호라우팅 디바이스의 일차층의 또다른 일부분;
도 11은 도 10의 부분의 일부분(즉, 상부 반쪽 부분)으로서, 중앙채널이 잘못 선택된 부분에 형성된 것을 보여주는 도면;
도 12는 도 1에 도시된 다층 신호라우팅 디바이스의 내부신호층의 일부분으로서, 도 10에 도시된 부분의 일부분(즉, 일사분면)에 대응하는 부분을 보여주는 도면;
도 13은 도 1에 도시된 다층 신호라우팅 디바이스의 일차층의 다른 일부분;
도 14는 도 1에 도시된 다층 신호라우팅 디바이스의 도전신호경로층들중 채널이 형성되어 있는 층의 일부분.
본 발명에 따르면 다층 신호라우팅 디바이스에서 층수를 줄이는 기술이 제공된다. 일 실시예에서, 이 기술은 다수의 전기신호들을 라우팅하기 위한 다수의 도전신호경로층들을 구비한 다층 신호라우팅 디바이스에서 층수를 줄이는 방법으로서 실현될 수 있다. 이 방법은 하나 이상의 도전 신호경로층에 하나 이상의 채널을 형성하도록 배열된 다수의 도전 비아들을 다층 신호라우팅 디바이스에 형성하여 두개 이상의 다른 도전 신호경로층들을 연결하는 단계를 포함한다. 이 방법은 또한 다수의 전기신호들을 효과적으로 라우팅할 수 있도록 상기 채널에 가깝게 전기신호들을 일부분씩 그룹화하는 단계를 포함한다.
본 발명의 다른 특징에 따르면, 다수의 도전비아들중 3개 이상은 각각의 채널을 형성하도록 배열된다. 또, 채널의 형상은 다수의 도전 비아들의 배열과 일치한다. 또, 다수의 도전신호경로층중 채널이 형성된 신호경로층이 두개 이상의 다른 도전신호경로층들 사이에 위치하지 않는다.
본 발명의 다른 특징에 따르면, 다수의 도전비아들이 다수의 도전접점 어레이의 일부를 형성하고, 다수의 도전접점들중 일부는 각각 다수의 전기신호들중 일부와 관련되며, 어레이의 주변을 따라 위치한 도전접점들과 각각 관련된 전기신호들은 채널에서 라우팅되지 않는다. 이런 경우, 본 발명의 방법은 도전접점들 사이에 삽입되는 다수의 도전신호경로; 상기 채널 내부에 끼워지는 다수의 도전신호경로; 상기 채널에서 라우팅되지 않고 어레이의 주변을 따라 위치한 도전접점들과 각각 관련된 다수의 전기신호들; 및/또는 상기 채널에서 라우팅되지 않는 전기신호들과 각각 관련되고 어레이의 주변을 따라 위치하는 다수의 도전접점들;중 적어도 하나를 기초로 최적 채널 갯수를 계산하는 단계를 더 포함한다.
또, 본 발명의 방법은 적어도 부분적으로는 어레이 주변에 대한 근접도에 기초하여 그룹화된 다수의 전기신호들을 소그룹화하는 단계를 더 포함한다. 이 경우, 이 방법은 어레이 주변에서 가장 멀리 위치한 소그룹 전기신호들을 상기 채널에서 라우팅하는 단계와, 어레이 주변에서 가장 멀리 위치한 소그룹 전기신호들을 라우팅한 뒤에야 어레이 주변에서 가장 가까이 있는 소그룹 전기신호들을 채널에서 라우팅하는 단계를 더 포함한다. 한편, 이 방법은 어레이 주변에 가장 가까운 소그룹 전기신호들을 채널 외부에서 라우팅하는 단계를 더 포함할 수도 있다. 또, 이 방법은 라우팅 효율을 개선하기 위해 어레이 주변에서 멀리 위치한 소그룹 전기신호들과 어레이 주변에서 가까이 위치한 소그룹 전기신호들을 짝짓기하는 단계를 더 포함할 수도 있다.
또, 채널의 일부를 다이아몬드 형상으로 하여, 다이아몬드의 중앙부 안에 배치된 도전접점들 둘레로 전기신호들을 라우팅할 수 있게 하는 것이 바람직할 수 있다. 이 경우, 이 방법은 다이아몬드의 중앙부 내부에 배치된 도전접점들 둘레로 추가 전기신호들을 라우팅할 수 있도록 다이아몬드 중앙부 내부에 배치된 도전접점들의 위치를 이동시키는 단계를 더 포함할 수 있다.
또, 채널이 어레이 중앙을 지나가도록 형성된 중앙채널을 포함하는 것이 바람직할 수 있다. 이 경우, 중앙채널에 걸칠 수 있는 차동신호쌍으로 확인된 다수의 전기신호; 중앙채널 내부에서 라우팅하는 균등분포 전기신호; 나머지 채널 내부에서 라우팅하는 균등분포 전기신호; 중앙채널 외부에서 라우팅하는 균등분포 전기신호; 및 나머지 채널 외부에서 라우팅하는 균등분포 전기신호;중 적어도 하나를 기초로한 어레이 중앙을 상기 중앙채널이 통과하는 것이 유리할 수 있다.
또, 이 방법은 어레이 중앙을 통과하는 별도 채널을 형성하는 단계를 더 포함하고: 상기 별도 채널에 걸칠 수 있는 차동신호쌍으로 확인된 다수의 전기신호;상기 별도채널 내부에서 라우팅하는 균등분포 전기신호; 하나 이상의 채널 내부에서 라우팅하는 균등분포 전기신호; 상기 별도채널 외부에서 라우팅하는 균등분포 전기신호; 및 상기 하나 이상의 채널 외부에서 라우팅하는 균등분포 전기신호;중 적어도 하나를 기초로 한 어레이 중앙을 별도 채널이 통과하는 것이 바람직할 수 있다.
본 발명의 또다른 특징에 따르면, 이 방법은 다층 신호라우팅 디바이스의 두개 이상의 파워/접지 층들을 전기적으로 연결하기 위해 다층 신호라우팅 디바이스에 하나 이상의 추가 도전 비아를 형성하는 단계를 더 포함하고, 이런 추가 도전 비아는 다수의 도전신호경로층들중 다른 층들에 하나 이상의 추가 채널을 형성하도록 배열된다.
본 발명의 다른 특징에 따르면, 이 방법은 다층 신호라우팅 디바이스의 두개 이상의 파워/접지 층들을 전기적으로 연결하기 위해 다층 신호라우팅 디바이스에 하나 이상의 추가 도전 비아를 형성하는 단계를 더 포함하고, 이런 추가 도전 비아는 다수의 도전신호경로층들중 다른 층들에서 채널을 연장하도록 배열된다.
본 발명의 다른 특징에 따르면, 이 기술은 다수의 전기신호들을 라우팅하기위한 다수의 도전신호경로층들을 갖는 다층 신호라우팅 디바이스에서 층수를 줄이는 방법에 의해 실현된다. 이 방법은 다수의 도전신호경로층들중 첫번째 층에는 다수의 도전접점들을 형성하고, 다수의 도전패드들중 적어도 일부는 다수의 도전신호경로층들중 다른 층에 하나 이상의 채널을 형성하도록 배열하는 단계를 포함한다. 이 방법은 또한 다수의 도전신호경로층들중 첫번째 층에 배열된 다수의 도전패드들중 일부에 대해 다수의 전기신호의 일부를 라우팅하는 단계를 더 포함한다.
본 발명의 특징에 의하면, 다수의 도전패드들중 3개 이상이 상기 채널 각각을 형성하도록 배열된다.
이하, 첨부 도면들을 참조하여 본 발명에 대해 자세히 설명하면 다음과 같다.
먼저, 다층 신호라우팅 디바이스에서 층수를 줄이는 데는 마이크로비아 기반기술과 파워/접지 기반기술을 참고하는 것이 도움이 될 것이고, 이에 대해서는 전술한 미국가특허출원 60/212,387, 미국특허출원 09/651,188(특허번호 6,388,890), 미국특허출원 10/101,211, 미국특허출원 10/126,700, 미국특허출원 10/326,123, 및 미국특허출원 10/326,079에 설명되어 있고, 이들은 모두 본 명세서에서 참고로 하였다.
이와 같은 마이크로비아 기반기술과 파워/접지 기반기술은 다층 신호라우팅 디바이스에서 층수를 줄이는데는 확실히 효과적이지만, 한가지 이상의 여러가지 전술한 기술과 함께 사용되면 더 효과적일 수 있다. 그러나, 여기 설명한 기술들은 별도로 사용해도 층수를 효과적이고 저렴하게 줄일 수 있다.
도 1은 본 발명에 따른 다층 신호라우팅 디바이스(10)의 단면도이다. 다층 신호라우팅 디바이스(10)는 본 발명의 개념을 적용하여 층수를 줄일 수 있다.
다층 신호라우팅 디바이스(10)는 일차 (상단) 층(12), 이차 (하단) 층(14), 다수의 도전신호경로층(16), 다수의 파워/접지 평면층(18)을 포함한다. 일차층(12)과 이차층(14)은 이곳에 형성된 도전접점들과 테스트신호선을 제외하고는 일차 파워/접지 평면층이고, 이에 대해서는 뒤에 자세히 설명한다. 일차층(12)과 이차층(14)중의 하나 (단면 신호라우팅 디바이스) 또는 둘다 (양면 신호라우팅 디바이스)에 전자소자들을 장착할 수 있다.
다층 신호라우팅 디바이스(10)는 또한 다수의 신호층(16)중 선택된 층들(즉, 16b, 16c)을 전기적으로 연결하기 위한 제1 수퍼비아(20), 일차층(12), 이차층(14) 및 다수의 파워/접지 평면층(18)중 선택된 것(즉, 18a, 18c, 18e, 18f)을 전기적으로 연결하기 위한 제2 수퍼비아(22), 다수의 신호층(16)중 선택된 것(즉, 16a, 16d)을 전기적으로 연결하기 위한 매립비아(24), 일차층(12)에 형성된 도전접점(28)을 신호층(16a)에 연결하기 위한 신호 마이크로비아(26), 다수의 신호층(16)중 선택된 것(즉, 16b, 16c)을 전기적으로 연결하기 위한 블라인드 비아(30), 및 파워/접지 평면층(18a)에 일차층(12)을 전기적으로 연결하기 위한 한쌍의 파워/접지 마이크로비아(32)를 포함한다.
매립비아(24)와 블라인드 비아(30)은 다르게는 다수의 파워/접지 평면층(18)중 선택된 것들을 전기적으로 연결하는데 사용될 수도 있다. 마이크로비아(26,32)는 패드달린 비아이거나 기타 다른 비슷한 비관통공일 수도 있고, 다층 신호라우팅디바이스의 다른층들(즉, 이차층(14), 신호층(16) 및 파워/접지층(18))을 전기적으로 연결할 수도 있으며, 다층 신호라우팅 디바이스(10)의 모든 층(즉, 일차층(12), 이차층(14), 신호층(16) 및 파워/접지층(18))에 형성된 전기접점을 통해서나 직접적으로 다른 마이크로비아, 수퍼비아, 매립비아, 블라인드 비아 등을 전기적으로 연결할 수도 있음을 알아야 한다. 또, 본 발명을 실현하는 부분도 마이크로비아(26,32)(또는 이와 등가적인 것)임을 알아야 하고, 이에 대해서는 도 2-13을 참조해 자세히 설명한다.
도 2에는, 도 1의 다층 신호라우팅 디바이스(10)의 일차층(12)의 일부분(100)이 도시되어 있다. 즉, 도 2에 도시된 부분(100)은 다층 신호라우팅 디바이스(10)의 일차층(12)중에서도 1247개의 도전접점들이 구비된 표면장착 그리드 어레이를 갖는 전자소자의 사분면은 다층 신호라우팅 디바이스(10)의 일차층(12)에 장착되는 부분에 해당한다. 본 발명의 이해를 돕기위해, 도 2에 도시된 컬럼(1)과 로우(1)를 각각 전자소자의 전체 그리드 어레이 패키지중 외곽 컬럼과 로우라 하고, 도 2의 컬럼(21)과 로우(16)를 각각 전자소자의 전체 그리드 어레이 패키지의 내부 컬럼과 로우라 하자.
이 부분(100)은 도전 접점 어레이(102)를 포함하고, 이 어레이는 전자소자의 도전접점 어레이들 각각에 전기적으로 연결될 수 있다. 이 부분(100)은 또한 전술한 관련 특허출원에서 설명된 채널형성 기술을 이용해 다층 신호라우팅 디바이스(10)의 다른 층들(즉, 신호층(16), 파워/접지층(18) 및 이차층(14))에 형성될 수 있는 다수의 채널(104)에 대한 아웃라인들을 포함한다. 예컨대,채널(104a)은 전술한 관련 특허출원들에서 설명된 마이크로비아 기술로 형성될 수 있지만, 채널(104b)은 전술한 관련 특허출원들에서 설명된 마이크로비아 기술, 파워/접지 기술 및/또는 도그본(dog-bone) 기술로 형성될 수 있다.
여기서, 채널(104a)에는 도전접점들(102)이 형성되어 있음을 알 수 있다. 채널(104a)내의 이들 도전접점들(102)은 전술한 관련 특허출원들에서 설명한 마이크로비아 기술을 이용해 채널(104a)의 형성을 가능케 하는데 사용되는 마이크로비아들을 나타낸다. 도전접점들(102)중 3개 이상이 하나 이상의 채널 각각을 형성하도록 배열될 수 있다.
또, 채널(104b)에는 도전접점들이 전혀 형성되지 않았음을 알 수 있다. 채널(104b)에 도전접점이 없다는 것은, 이들 채널(104b)이 전술한 관련 특허출원들에서 설명한 마이크로비아 기술, 파워/접지 기술 및/또는 도그본 기술을 이용해 형성될 수 있음을 의미한다.
도 2에 도시된 바와 같이, 도전접점들(102) 각각은 전기적 성질 범례에서 정의된 것과 같은 여러가지 다른 타입의 전기적 성질(예; 신호, 접지(GND), 파워(Vdd, Vdd2), 또는 테스트)중 하나를 가질 수 있다. 도 2에 도시된 바와 같이, 신호적 성질을 갖는 도전접점들(102) 각각을 여러가지 무늬의 분류군 범례로 구분해서 표시했다. 각 분류군은 내부의 도전접점(102)에 대해 신호를 라우팅하는데 어떤 채널(104)을 이용할 수 있는지를 표시하도록 형성된다. 예컨대, 좌측에서 우측으로 하강하는 대각선으로 표시된 24개의 도전접점들은 11 컬럼과 1-8 로우에 형성된 채널(104a)을 이용해 이들 24개의 접점들(102)에 대해 신호를 라우팅할 수 있는분류군의 전부이다. 마찬가지로, 좌측에서 우측으로 상승하는 대각선으로 표시된 23개의 도전접점들(102)은 8 로우와 1-11 컬럼에 형성된 채널(104a)을 이용해 이들 23개의 접점(102)에 대한 신호를 라우팅할 수 있는 분류군의 전부이다. 역시나, 회색으로 표시된 23개의 도전접점들(102)은 12 로우와 1-16 컬럼에 형성된 채널(104a)을 이용해 이들 23개의 접점들(102)에 대한 신호를 라우팅할 수 있는 분류군의 전부이다. 또한, 벌집모양으로 표시된 25개의 도전접점들(102)은 17컬럼과 1-11 로우에 형성된 채널(104a)을 이용해 이들 25개 도전접점들에 대한 신호를 라우팅할 수 있는 분류군의 전부이다.
수직선과 수평선으로 표시된 13개의 도전접점들(102)은 이들 접점들에 대한 신호를 라우팅하기 위해 16 로우 옆에 형성된 채널(104b)을 사용할 수 있는 분류군의 전부이다. 13개의 추가 도전접점들(도시 안됨)이 인접 사분면(도시안됨)에 형성되는데, 이들 13개의 추가 도전접점들에 대한 신호를 라우팅하기 위해 외곽 16 로우에 형성된 채널(104b)을 이용할 수 있다. 마찬가지로, 어두운 벌집 모양을 갖는 11개의 도전접점들(102)은 21 컬럼 옆에 형성된 채널(104b)을 이용해 이들 11개 접점들에 대한 신호를 라우팅할 수 있는 분류군의 전부이다. 인접 사분면(도시 안됨)에 11개의 추가 도전접점들(도시 안됨)이 형성될 수 있는데, 21 컬럼 옆에 형성된 채널(104b)을 이용해 이들 11개 추가 접점들에 대한 신호를 라우팅할 수 있다. 이상과 같이, 분류군 범례의 갯수는 16로우와 21컬럼 옆에 형성된 채널들(104b)을 이용할 수 있는 분류군의 일부인 도전접점의 총 갯수와 대응한다.
도 2에 도시된 바와 같이, 외곽 3개 로우/컬럼에 암회색으로 표시된 도전접점들(102) 모두는 어떤 분류군에도 속하지 않는다. 즉, 채널(104)의 이용 없이도 이들 도전접점들(102)에 대해 신호를 라우팅할 수 있기 때문에, 이들 도전 접점들(102)은 어떤 분류군에도 속할 필요가 없다.
외곽 3개 로우/컬럼이 어떤 분류군에도 속하지 않는 것으로 도 2에 도시되었지만, 분류군에 속할 필요가 없는 로우/컬럼의 갯수는 라우팅을 필요로 하는 외곽 로우/컬럼내의 신호의 갯수에 따라 5개까지 증가될 수 있다.
설명의 편의상, 도 2에 도시된 모든 분류군과 외곽 3개 로우/컬럼들은 굵은 파단선으로 구분해 표시했다. 분류군을 구분하는 파단선을 융기부로, 채널(104)을 강으로 가정하면, 융기부에서 강으로 물이 흐르는 것처럼 분류군 채널(104)을 이용해 도전접점(102)으로부터 신호를 라우팅하는 것이라고 보면 된다.
도 3에는 도 1의 다층 신호라우팅 디바이스(10)의 일차층(12)의 일부분(200)의 다른 예가 도시되어 있다. 도 3의 이 부분(200)은 도 2의 부분(100)과 동일하되, 도전접점(102)의 가장 외곽 로우/컬럼을 지그재그 형태로 하여, 외곽 3개 로우/컬럼의 도전접점들(102)에 더 쉽게 접근하도록 함으로써, 채널(104)을 사용하지 않고도 이들 도전접점들(102)에 대한 신호 라우팅을 아주 용이하게 한 것이다. 이런 지그재그형 최외곽 로우/컬럼의 도전접점들(102)은 전술한 관련 특허출원에서 설명한 마이크로비아 기술 및/또는 파워/접지 기술을 이용해 이루어질 수 있다.
도 4는 도 1의 다층 신호라우팅 디바이스(10)에 형성할 최적 채널수를 계산하기 위한 알고리즘을 자세히 보여주는 순서도(300)이다. 302 단계에서, 제시된 채널(104)용의 모든 관통 비아(예; 수퍼비아 20, 22)를 마이크로비아(및 블라인드 비아)로 변환하여 도전접점(102)의 사분면에 채널(104)에 형성할 수 있다. 따라서, 이들 마이크로비아와 관련된 신호는 모두 바이크로비아 신호층(예; 신호층 16a)에서 라우팅되어야 한다. 304 단계에서, 어레이의 각 모서리에서의 밀집효과와 관련된 1 내지 3 비아들 미만인, 중앙 채널들(예; 104b)에서 라우팅될 수 있는 도전신호경로의 갯수의 절반에 어레이의 가장자리 비아들 사이로 끼워질 수 있는 도전신호경로 갯수를 추가함으로써 마이크로비아 신호층에서 라우팅될 수 있는 최대 마이크로비아 갯수를 계산할 수 있다. 306 단계에서, 채널에서 라우팅되지 않는 최외곽 로우/컬럼의 갯수(도 2에서는 3)를 어레이 폭의 절반에서 뺀 다음, 채널에서 라우팅되지 않는 최외곽 로우/컬럼의 갯수(도 2에서 3)에 2를 더한 것으로 나누어 싱글 채널(104)의 길이를 계산할 수 있다. 308 단계에서, 채널에서 라우팅되지 않는 최외곽 로우/컬럼의 갯수(도 2에서는 3)를 1/3과 2/3으로 각각 나눈 다음, 채널에서 라우팅되지 않는 최외곽 로우/컬럼의 갯수(도 2에서 3)에 2를 더한 것으로 다시 나누어 두개의 채널(104)의 길이를 계산할 수 있다. 310 단계에서, 308 단계의 계산과 비슷하게 3개 채널의 길이를 계산할 수 있다. 312 단계에서, 마이크로비아 신호층에서 라우팅되어야 할 신호의 총수가 마이크로비아 신호층에서 라우팅될 수 있는 최대 마이크로비아 갯수보다 작게 하여, 사분면에 형성될 수 있는 채널의 갯수(사분면당 1, 2, 3 또는 그 이상)와 마이크로비아 신호층에서 라우팅될 수 있는 마이크로비아 관련 신호 갯수를 결정할 수 있다.
도 4의 전술한 알고리즘을 식으로 제시할 수 있다. 즉, 마이크로비아(및 블라인드 비아)로 변환되는 모든 관통 비아들이 마이크로비아 신호층에서 라우팅되어야 한다고 가정하면, 사분면당 형성될 수 있는 총 마이크로비아 갯수는 다음과 같이 계산될 수 있다:
T ≒ n*(((A/2)-1)+((B/2)-1) - 2 + 2.5 + 2.5) = n*((A+B)/2 + 1)
여기서, T는 사분면내의 총 마이크로비아 갯수, A는 전체 어레이중 X방향(즉, 로우)의 도전접점(102) 갯수, B는 전체 어레이중 Y방향(즉, 컬럼)의 도전접점(102)의 갯수, n은 도전접점들(102) 사이에 형성될 수 있는 도전신호경로의 갯수이다. 위의 식에서 -2, +2.5, +2.5 항들은 어레이 모서리 밀집도와 중앙채널 상수로서, 어레이 모서리 때문에 2개의 비아를 잃었지만 중앙채널(104b) 때문에 각 경로에서 2.5개의 비아를 얻음을 나타낸다.
어레이와 하나의 완전한 균등하중 채널내의 도전접점들(102) 간격이 1mm라 하면, R개의 비아를 다음과 같이 변환할 필요가 있다:
R ≒ 0.62 * (A+B)/2 - 2
이 경우, 채널이 항상 끼워진다.
어레이와 두개의 완전한 균등하중 채널내의 도전접점들(102) 간격이 1mm라 하면, R개의 비아를 다음과 같이 변환할 필요가 있다:
R ≒ (0.7 + 0.4) * (A+B)/2 - 4
이 경우, 0.1*(A+B)/2 < 5(즉, (A+B)<100)이면 두개의 채널이 끼워진다.
어레이와 세개의 완전한 균등하중 채널내의 도전접점들(102) 간격이 1mm라 하면, R개의 비아를 다음과 같이 변환할 필요가 있다:
R ≒ (0.8 + 0.65 + 0.4) * (A+B)/2 - 6
이 경우, 0.85*(A+B)/2 < 7(즉, (A+B)<16)이면 세개의 채널이 끼워진다.
이상의 계산은 피치가 다른 어레이에 대해 조정하는데 필요한데, 내부채널을 완성할 필요가 없거나(즉, 채널을 더 짧게 하거나), 또는 차동신호들이 함께 라우팅될 필요가 있을 경우(즉, 매 채널마다 더 많은 브레이크아웃이 필요할 경우)가 그렇다.
도 5는 도 1의 다층 신호라우팅 디바이스(10)의 다른 신호층(16b,16c,16d)에서 채널(104) 안팍 모두에서 신호들을 라우팅하기 위한 알고리즘을 설명하는 순서도(400)이다. 402 단계에서는, 차동 쌍신호들이 동일한 신호층에 위치한 다음 함께 라우팅되어야 한다. 404 단계에서는, 버스 신호들이 위치되어야 하고 집단으로 같이 라우팅되어야 한다. 이렇게 하면 후속 신호라우팅이 더 효율적이 된다. 406 단계에서는, 각각의 채널(104)이 지원하는 최대 갯수의 신호들이 가능한한 어레이 안쪽에 위치하되 가능한한 채널(104)에서 떨어진 비아로부터 시작하여 라우팅된다. 이어서, 모든 채널(104)을 사용한 뒤, 어레이 가장자리에 가장 가까운 신호들이 나머지 모든 비아 간격을 이용해 라우팅된다. 408 단계에서는, 상당한 갯수의 신호들이 한변에서 다른변까지 어레이를 가로지를 필요가 있을 경우, 일반적인 내부-외부 신호라우팅용의 중앙채널(104b)의 사용을 줄여, 어레이를 가로지르는 신호 라우팅을 위해 중앙채널에 공간을 남겨야만 한다. 일반적으로, 감소율은 다층 신호라우팅 디바이스(10)에 장착된 최대 전자소자와 어레이가 관련되느냐의 여부, 및 여분의 신호라우팅층이 필요하냐의 여부에 따라 좌우된다. 410 단계에서는 모든 신호들이 라우팅될 때까지 후속 신호층에서 상기 단계들을 반복한다.
도 6에는 도 1의 다층 신호라우팅 디바이스(10)의 일차층(12)의 다른 부분(500)이 도시되어 있다. 도 6에 도시된 이 부분(500)은 도 2의 부분(100)과 동일하되, 두개의 도전접점(102)의 전기적 성질이 각각 다르고, 채널(502)이 다른 형상의 다른 위치에 형성된다. 구체적으로, 전기적 성질이 파워(Vdd,Vdd2)를 갖도록 바뀐 도전접점(102)(및 대응 비아)의 양쪽 부근에서 라우팅하도록 채널(502)이 다이아몬드 형상이다. 다이아몬드형 채널(502)은 전기적 성질이 파워(Vdd,Vdd2)와 접지(GND)인 도전접점(102)(및 대응 비아) 둘레를 라우팅하는데 유용한데, 이는 이런 전기적 성질을 갖는 도전접점(102)이 관통 비아를 갖고, 그렇지 않을 경우 신호층(16b,16c,16d)에 형성된 채널들을 막을 수 있기 때문이다.
도 7에는 도 6의 부분(50)의 일부분(600)이 도시되어 있는데, 여기서 도전신호경로(602)는 도 6의 채널(502)에 형성된 것으로 도시되어 있다. 백색으로 표시된 도전접점(102)은 도 1의 다층 신호라우팅 디바이스(10)의 내부 신호층(16b,16c,16d)에 채널(502)이 형성되는 곳을 표시한다.
도 7에 도시된 바와 같이, 도 6에 도시된 채널들(502) 각각에 4개의 도전신호경로(602)이 형성된다. 4개의 도전신호경로(602)는 도 6에 도시된 채널들(502)의 다이아몬드형 구역에 두개씩 두그룹으로 분할된다. 이것은 전술한 바와 같이 전기적 성질이 파워(Vdd,Vdd2)와 접지(GND)인 도전접점(102)(및 대응 비아) 둘레에 라우팅하는데 유용하지만, 채널(502)의 완전 라우팅 성능은 활용되지 못한다. 즉, 도 6에 도시된 채널(502)은 다이아몬드형 구역에 적어도 5개의 도전신호경로를 수용할 수 있다. 도 6에 도시된 채널(502) 각각에 하나 이상의 도전신호경로를 추가로 수용하기 위해, 몇몇 도전접점(102)(및 대응 비아)의 위치를 이동하여, 도 6에 도시된 채널(502)의 다이아몬드형 구역의 하나의 지선에 두개 이상의 도전신호경로(602)를 형성할 수 있도록 한다.
예컨대, 도 8에는 도 6의 부분(500)의 다른 일부분(700)이 도시되어 있는데, 여기서는 몇몇 도전접점(102)(즉, 채널 502의 다이아몬드형 구역 내에 있는 접점들)의 위치를 움직여, 도 6에 도시된 채널(502)의 다이아몬드형 구역의 하나의 지선에 두개 이상의 도전신호경로(602)을 형성할 수 있다. 도전신호접점(102)(및 대응 비아)의 위치 이동은 전술한 관련 특허출원에서 설명한 파워/접지 기술 및/또는 도그본 기술을 이용해 이루어질 수 있다.
도 9에는 도 1의 다층 신호라우팅 디바이스(10)의 일차층(12)의 다른 부분(800)이 도시되어 있다. 도 9의 이 부분(800)은 도 2의 부분(100)과 동일하되, 중앙채널(104b)은 없으며, 전기적 성질이 신호인 도전접점(102) 그룹(802)이 형성된다. 도 5의 알고리즘(400)의 단계(406)를 확장하여, 최외곽 비아들 사이의 간격을 이용해 신호들을 라우팅하고 채널(104)을 이용해 신호를 라우팅할 때 도전접점(102) 그룹들(802)이 서로 쌍을 이루도록 형성된다. 즉, 도 1의 다층 신호라우팅 디바이스(10)의 내부 신호층(16b,16c,16d)에서 신호를 라우팅할 때, 가능한한 어레이에 대해서는 안쪽으로 채널(104)에서는 떨어지게 위치한 비아로부터 시작해 각각의 채널(104)이 지원하는 최대 갯수의 신호들을 라우팅하는 것이 기본이다. 이어서, 모든 채널들(104)을 다 사용한 뒤, 어레이 가장자리에 가장 가까운 신호들을 최외곽 비아들 사이의 간격을 이용해 라우팅한다. 예컨대, 도 9에 의하면, 도 1에 도시된 다층 신호라우팅 디바이스(10)의 첫번째 내부 신호층(16b)에서, 17컬럼 1-11 로우에 형성된 채널(104a)을 이용해 그룹(802a)내의 도전접점(102)과 관련된 신호들을 먼저 라우팅한 다음, 최외곽 비아들 사이의 간격을 이용해 그룹(802f)내의 도전접점(102)과 관련된 신호들을 라우팅한다. 도 1의 다층 신호라우팅 디바이스(10)의 그 다음 첫번째 내부신호층(16c)에서, 17 컬럼 1-11 로우에 형성된 채널(104a)을 이용해 그룹(802b)내의 도전접점(102)과 관련된 신호들을 먼저 라우팅한 다음, 최외곽 비아들 사이의 간격을 이용해 그룹(802e)내의 도전접점(102)과 관련된 신호들을 라우팅한다. 최종 내부신호층까지 이 과정을 계속하면, 서로 인접한 두개의 그룹(802c,802d)이 차폐를 일으킬 수 있다.
위의 문제점을 해결하기 위해, 동일한 그룹들을 고려하되 짝짓기를 바꾼다. 예를 들면, 도 9에서, 도 1의 다층 신호라우팅 디바이스(10)의 첫번째 내부신호층(16b)에서, 17 컬럼, 1-11 로우에 형성된 채널(104a)을 이용해 그룹(802a)내의 도전접점들(102)과 관련된 신호들을 먼저 라우팅한 다음, 최외곽 비아들 사이의 간격을 이용해 그룹(802d)내의 도전접점들(102)과 관련된 신호들을 라우팅한다. 도 1의 다층 신호라우팅 디바이스(10)의 다음 첫번째 내부신호층(16c)에서, 17 컬럼, 1-11 로우에 형성된 채널(104a)을 이용해 그룹(802b)내의 도전접점(102)과 관련된 신호들을 라우팅한 다음, 최외곽 비아들 사이의 간격을 이용해 그룹(802e)내의 도전접점들(102)과 관련된 신호들을 라우팅한다. 마지막 두개의 그룹(802c,802f)은 서로 가까이 있지 않아 차폐를 일으키지 않으므로, 이 과정은 최종 내부신호층까지 반복한다.
도 10에는 도 1의 다층 신호라우팅 디바이스(10)의 일차층(12)의 다른 부분(900)이 도시되어 있다. 도 10의 이 부분(900)은 다층 신호라우팅 디바이스(10)의 일차층(12)의 일부분으로서, 도전접점수가 840개인 표면장착 그리드 어레이 패키지(즉, 29x29 어레이)를 갖는 전자소자를 다층 신호라우팅 디바이스(10)의 일차층(12)에 장착할 수 있는 부분이다. 따라서, 이 부분(900)은 다층 신호라우팅 디바이스(10)의 일차층(12)에 장착될 수 있는 전자소자의 표면장착 그리드 어레이 패키지의 840개 도전접점들과 결합하는 840개(즉, 29x29 어레이)의 도전접점들(902)을 구비한다. 물론, 다층 신호라우팅 디바이스(10)의 일차층(12)에 장착될 수 있는 다중 전자소자들(또는 종류가 같거나 다른 다수의 전자소자들을 갖는 멀티칩 모듈이나 하이브리드 모듈)의 다중 표면장착 그리드 어레이 패키지의 대응하는 840개 도전접점들과 840개의 도전접점(902)이 만나는 것도 본 발명의 범위내이다.
도 10에 도시되고 전기적 성질 범례에 정의된 바와 같이, 도전접점들(902) 각각은 여러가지 각각의 전기적 성질(예; 신호, 접지(GND, Vdd GND), 파워(Vdd 1.8, Vdd 2.5, Vdd 1.5a, Vdd 1.5b) 또는 스퀘어/테스트)중 하나를 가질 수 있다. 마찬가지로, 전기적 성질이 신호인 도전접점들(902)의 일부를 차동신호쌍(904)으로 묶을 수 있다. 이들 차동신호쌍 그룹(904) 때문에, 도전접점(902)이 840개인 어레이내의 중앙채널은 신중하게 선택된 부분에 형성해야만 한다.
도 11에 따르면, 도전접점(902)이 840개인 어레이내의 중앙채널을 신중하게 선택하지 않은 부분에 형성할 때 생길 수 있는 문제점이 예시되어 있다. 즉, 도 11은 도 10의 부분(900)의 일부분(1000)(즉, 상부 절반 부위)를 보여주는데, 여기서 중앙채널(1002)은 잘못 선택된 부분에 형성된다. 구체적으로, 두개의 차동신호쌍 그룹(904a,904b)이 중앙채널(1002)에 걸리는 부분(즉, 일사분면의 컬럼들(13,14) 사이)에 중앙채널(1002)을 형성한다. 따라서, 중앙채널(1002)에 걸리는 두개의 차동신호쌍 그룹(904a,904b) 양쪽에 대해 라우팅되는 도전신호경로들(1004)을 함께 라우팅하는 것이 바람직하지만 이들을 함께 라우팅할 수 없기 때문에 중앙채널(1002)을 잘못 선택한 영역에 형성하는 셈이다. 대신, 도 11에 도시된 것처럼, 도전신호경로(1004a)만 각각의 차동신호쌍 그룹(904a)에 대해 라우팅할 수 있어, 차동신호쌍 그룹(904b)에 대해 라우팅되는 도전신호경로(1004b)는 분리된다.
다시 도 10에 의하면, 중앙채널 양측에서 중앙채널로 라우팅되는 신호들을 균등하게 분산시키려면 가능한한 어레이의 중심에 가깝게 중앙채널을 형성하는 것이 바람직하다. 이를 설명하기 위해, 도 10은 중앙채널들을 형성할 수 있는 영역들을 잘 선택한 곳과 잘못 선택한 곳 두가지를 보여주고 있다. 예를 들어, 중앙채널로 잘 선택된 영역(906)은 중앙채널에 걸리는 차동신호쌍 그룹(904)의 갯수를 최소화하도록 선택한다. 도 10에 도시된 바와 같이, 중앙채널에 걸리는 차동신호쌍 그룹(904)이 하나만 있도록 영역(906)을 선택했다. 반면에, 중앙채널로 잘못 선택한 영역(908)은 이곳에 걸리는 차동신호쌍 그룹(904)의 갯수를 최소화하려는 고려 없이 선택된 것이다. 도 10에 도시된 바와 같이, 3개 이상의 차동신호쌍 그룹(904)이 잘못 선택된 영역(908)에 기초한 중앙채널에 걸쳐진다.
전술한 관련 특허출원들에서 설명된 마이크로비아 기술, 파워/접지 기술 및/또는 도그본 기술을 이용해 도전접점(902)이 840개인 어레이에 중앙채널들을 형성 및/또는 확장할 수도 있다.
도 12에는 도 10의 부분(900)의 일부(일사분면)에 대응하는 도 1의 다층 신호라우팅 디바이스(10)의 내부 신호층(16b,16c,16d)의 일부분(1100)이 도시되어 있다. 도 12에 도시된 바와 같이, 어레이 외측 가장자리를 따라 있는 도전접점들(902)은 어레이의 외곽 로우/컬럼의 도전접점들(902)에 대한 신호라우팅을 개선할 수 있도록 지그재그 형태로 되어 있다. 도 12에 도시된 바와 같이, 어레이 내부의 도전접점들(902)중 선택된 접점들에 대한 신호 라우팅을 위해 내부신호층의 일부분(1100)에 다수의 도전신호경로(1102)를 형성한다. 차동신호쌍 그룹(904)은 바람직하게 함께 라우팅된다.
도 12에 의하면, 전술한 관련 특허출원들에서 설명된 마이크로비아 기술을 이용해 내부신호층의 일부분(1100)에 채널들(1104)이 형성된다. 특히, 전기적 성질이 접지(GND)인 선택된 도전접점들(902b')을 마이크로비아로 변환시켜 몇몇 채널들(1104a,1104b)을 연장하는 방법을 도 12가 보여주고 있다. 즉, 전기적 성질이 파워(Vdd 1.8)와 접지(GND, Vdd GND)인 도전접점들(902)은 일반적으로 관통 비아와 관련되고, 따라서 채널 차폐를 일으킨다. 그러나, 도 12에 도시된 것처럼, 전기적 성질이 접지(GND)인 도전접점들(902b')이 마이크로비아로 변환되면, 접지 마이크로비아층 밑의 신호층들에서 채널들(1104a,1104b)을 연장할 수 있다. 예컨대, 다시 도 1에 의하면, 선택된 도전접점들(902b')은 파워/접지 마이크로비아(32)에 대응하고, 접지 마이크로비아층은 파워/접지 층(18a)에 대응하며, 내부신호층들은신호층(16a,16b,16c,16d)에 대응할 수 있다. 물론, 일반적으로 관통비아와 관련된 전기적 성질을 갖는 다른 도전접점들(예; 전기적 성질이 접지(Vdd GND)와 파워(Vdd 1.8, Vdd 2.5, Vdd 1.5a, Vdd 1.5b)인 도전접점들) 역시 마이크로비아로 변환되어 채널들을 마찬가지로 연장할 수 있다.
도 13에는 도 1의 다층 신호라우팅 디바이스(10)의 일차층(12)의 다른 일부분(1200)이 도시되어 있다. 도 13의 이 부분(1200)은 도 2의 부분(100)과 동일하되, 중앙채널들(104b)이 없고, 도전접점들(102)의 일부(즉, 희게 표시된 도전접점들)는 마이크로비아를 나타내지 않는다. 즉, 희게 표시된 도전접점들(102)은 다층 신호라우팅 디바이스(10)의 일차층(12)에만 형성되는 도전패드를 의미하고 다층 신호라우팅 디바이스(10)의 다른층까지 연장하지 않는다. 따라서, 다층 신호라우팅 디바이스(10)의 일차층(12)에 형성된 다수의 도전신호경로(1202)를 통해 디바이스(10)의 일차층(12)에만 있는 이들 흰 도전접점들(102)에 대해 신호들을 라우팅할 수 있다.
흰 도전접점들(102)은 다층 신호라우팅 디바이스(10)의 다른층에 채널(104a)을 형성하도록 배열된다. 예컨대, 도 14에 도시된 바와 같이, 도 1의 다수의 도전신호경로층(16)중 하나의 일부분이 도시되어 있고, 채널(104a)이 형성되어 있다. 이들 채널(104a)은 다층 신호라우팅 디바이스(10)의 일차층(12)에 형성된 흰 도전접점들(102)의 위치에 대응한다. 전술한 실시예들과 마찬가지로, 이들 채널(104a)은 다층 신호라우팅 디바이스(10)의 다른 층에서 신호를 라우팅하는데 사용될 수 있다.
본 발명은 이상 설명한 실시예에 한정되지 않는다. 실제로는, 이상의 실시예 이외에대 당업자라면 첨부도면과 상세한설명으로부터 다양한 변형을 할 수 있을 것이다. 따라서, 이런 변형들도 모두 첨부된 특허청구범위내에 속한다고 보아야 한다. 또, 특정 목적, 특정 환경에서 본 발명을 설명했지만, 당업자라면 그 유용성이 이들에 한정되지 않고 다른 목적, 다른 수많은 환경에도 구현될 수 있음을 알 수 있을 것이다.

Claims (20)

  1. 다수의 전기신호들을 라우팅하기 위한 다수의 도전신호경로층들을 갖는 다층 신호라우팅 디바이스에서 층수를 줄이는 방법에 있어서:
    하나 이상의 도전 신호경로층에 하나 이상의 채널을 형성하도록 배열된 다수의 도전 비아들을 다층 신호라우팅 디바이스에 형성하여 두개 이상의 다른 도전 신호경로층들을 연결하는 단계; 및
    다수의 전기신호들을 효과적으로 라우팅할 수 있도록 상기 채널에 가깝게 전기신호들을 일부분씩 그룹화하는 단계;를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 채널의 형상이 다수의 도전 비아들의 배열과 일치하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 다수의 도전신호경로층중 상기 채널이 형성된 신호경로층이 상기 두개 이상의 다른 도전신호경로층들 사이에 위치하지 않는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 다수의 도전비아들이 다수의 도전접점 어레이의 일부를 형성하고, 다수의 도전접점들중 일부는 각각 다수의 전기신호들중 일부와 관련되며, 상기 어레이의 주변을 따라 위치한 도전접점들과 각각 관련된 전기신호들이 상기채널에서 라우팅되지 않는 것을 특징으로 하는 방법.
  5. 제4항에 있어서,
    도전접점들 사이에 삽입되는 다수의 도전신호경로; 상기 채널 내부에 끼워지는 다수의 도전신호경로; 상기 채널에서 라우팅되지 않고 어레이의 주변을 따라 위치한 도전접점들과 각각 관련된 다수의 전기신호들; 및 상기 채널에서 라우팅되지 않는 전기신호들과 각각 관련되고 어레이의 주변을 따라 위치하는 다수의 도전접점들;중 적어도 하나를 기초로 최적 채널 갯수를 계산하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  6. 제4항에 있어서, 부분적으로는 어레이 주변에 대한 접근도에 기초하여 그룹화된 다수의 전기신호들을 소그룹화하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 어레이 주변에서 가장 멀리 위치한 소그룹 전기신호들을 상기 채널에서 라우팅하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 어레이 주변에서 가장 멀리 위치한 소그룹 전기신호들을 라우팅한 뒤에야 어레이 주변에서 가장 가까이 있는 소그룹 전기신호들을 채널에서 라우팅하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  9. 제6항에 있어서, 어레이 주변에 가장 가까운 소그룹 전기신호들을 채널 외부에서 라우팅하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제6항에 있어서, 라우팅 효율을 개선하기 위해 어레이 주변에서 멀리 위치한 소그룹 전기신호들과 어레이 주변에서 가까이 위치한 소그룹 전기신호들을 짝짓기하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제4항에 있어서, 상기 채널의 일부를 다이아몬드 형상으로 하여, 다이아몬드의 중앙부 안에 배치된 도전접점들 둘레로 전기신호들을 라우팅할 수 있게 하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 다이아몬드의 중앙부 내부에 배치된 도전접점들 둘레로 추가 전기신호들을 라우팅할 수 있도록 다이아몬드 중앙부 내부에 배치된 도전접점들의 위치를 이동시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제4항에 있어서, 상기 채널이 어레이 중앙을 지나가도록 형성된 중앙채널을 포함하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 중앙채널에 걸칠 수 있는 차동신호쌍으로 확인된 다수의전기신호; 중앙채널 내부에서 라우팅하는 균등분포 전기신호; 나머지 채널 내부에서 라우팅하는 균등분포 전기신호; 중앙채널 외부에서 라우팅하는 균등분포 전기신호; 및 나머지 채널 외부에서 라우팅하는 균등분포 전기신호;중 적어도 하나를 기초로 어레이 중앙을 상기 중앙채널이 통과하는 것을 특징으로 하는 방법.
  15. 제4항에 있어서, 어레이 중앙을 통과하는 별도 채널을 형성하는 단계를 더 포함하고:
    상기 별도 채널에 걸칠 수 있는 차동신호쌍으로 확인된 다수의 전기신호; 상기 별도채널 내부에서 라우팅하는 균등분포 전기신호; 하나 이상의 채널 내부에서 라우팅하는 균등분포 전기신호; 상기 별도채널 외부에서 라우팅하는 균등분포 전기신호; 및 상기 하나 이상의 채널 외부에서 라우팅하는 균등분포 전기신호;중 적어도 하나를 기초로 어레이 중앙을 상기 별도 채널이 통과하는 것을 특징으로 하는 방법.
  16. 제1항에 있어서, 다층 신호라우팅 디바이스의 두개 이상의 파워/접지 층들을 전기적으로 연결하기 위해 다층 신호라우팅 디바이스에 하나 이상의 추가 도전 비아를 형성하는 단계를 더 포함하고, 상기 추가 도전 비아는 다수의 도전신호경로층들중 다른 층들에 하나 이상의 추가 채널을 형성하도록 배열된 것을 특징으로 하는 방법.
  17. 제1항에 있어서, 다층 신호라우팅 디바이스의 두개 이상의 파워/접지 층들을 전기적으로 연결하기 위해 다층 신호라우팅 디바이스에 하나 이상의 추가 도전 비아를 형성하는 단계를 더 포함하고, 상기 추가 도전 비아는 다수의 도전신호경로층들중 다른 층들에서 채널을 연장하도록 배열된 것을 특징으로 하는 방법.
  18. 제1항에 있어서, 다수의 도전비아들중 3개 이상이 상기 채널들 각각을 형성하도록 배열된 것을 특징으로 하는 방법.
  19. 다수의 전기신호들을 라우팅하기 위한 다수의 도전신호경로층들을 갖는 다층 신호라우팅 디바이스에서 층수를 줄이는 방법에 있어서:
    다수의 도전신호경로층들중 첫번째 층에는 다수의 도전접점들을 형성하고, 다수의 도전패드들중 적어도 일부는 다수의 도전신호경로층들중 다른 층에 하나 이상의 채널을 형성하도록 배열하는 단계; 및
    다수의 도전신호경로층들중 첫번째 층에 배열된 다수의 도전패드들중 일부에 대해 다수의 전기신호의 일부를 라우팅하는 단계;를 포함하는 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 상기 다수의 도전패드들중 3개 이상이 상기 채널 각각을 형성하도록 배열된 것을 특징으로 하는 방법.
KR1020040021419A 2003-04-07 2004-03-30 다층 신호라우팅 디바이스에서 층수를 줄이는 기술 KR20040087876A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/407,460 US7069646B2 (en) 2000-06-19 2003-04-07 Techniques for reducing the number of layers in a multilayer signal routing device
US10/407,460 2003-04-07

Publications (1)

Publication Number Publication Date
KR20040087876A true KR20040087876A (ko) 2004-10-15

Family

ID=32869175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021419A KR20040087876A (ko) 2003-04-07 2004-03-30 다층 신호라우팅 디바이스에서 층수를 줄이는 기술

Country Status (4)

Country Link
US (1) US7069646B2 (ko)
EP (1) EP1467604A3 (ko)
KR (1) KR20040087876A (ko)
CA (1) CA2461205A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI297095B (en) * 2003-10-02 2008-05-21 Au Optronics Corp Bonding pad structure for a display and fabrication method thereof
US7307437B1 (en) * 2005-03-24 2007-12-11 Hewlett-Packard Development Company, L.P. Arrangement with conductive pad embedment
US7405946B2 (en) * 2005-05-05 2008-07-29 Lsi Logic Corporation Ball grid array assignment
US7365435B2 (en) * 2005-08-10 2008-04-29 Alcatel Alternating micro-vias and throughboard vias to create PCB routing channels in BGA interconnect grid
US7164572B1 (en) * 2005-09-15 2007-01-16 Medtronic, Inc. Multi-path, mono-polar co-fired hermetic electrical feedthroughs and methods of fabrication therfor
US8044305B2 (en) * 2006-05-31 2011-10-25 Intel Corporation Circuit board including hybrid via structures
US20080025007A1 (en) * 2006-07-27 2008-01-31 Liquid Computing Corporation Partially plated through-holes and achieving high connectivity in multilayer circuit boards using the same
US8103988B2 (en) * 2006-11-08 2012-01-24 Mentor Graphics Corporation Use of breakouts in printed circuit board designs
US20080185181A1 (en) * 2006-11-08 2008-08-07 Pfeil Charles L Alternating via fanout patterns
WO2008135305A1 (en) * 2007-05-08 2008-11-13 International Business Machines Corporation Method and apparatus for scalable and programmable delay compensation for real-time synchronization signals in a multiprocessor system with individual frequency control
US20090180260A1 (en) * 2008-01-10 2009-07-16 Qimonda Ag Memory module, method for manufacturing a memory module and computer system
US8715006B2 (en) * 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns
US9372205B2 (en) * 2014-01-15 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal probe card PCB design
US9748168B2 (en) * 2015-10-29 2017-08-29 Nxp Usa, Inc. Substrate with routing
US10199261B1 (en) 2017-07-19 2019-02-05 Globalfoundries Inc. Via and skip via structures
US11412610B2 (en) * 2020-11-04 2022-08-09 Juniper Networks, Inc Apparatus, system, and method for mitigating the swiss cheese effect in high-current circuit boards

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006820A (en) 1989-07-03 1991-04-09 Motorola, Inc. Low reflection input configuration for integrated circuit packages
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
JP2739726B2 (ja) 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US5363280A (en) * 1993-04-22 1994-11-08 International Business Machines Corporation Printed circuit board or card thermal mass design
US5544018A (en) 1994-04-13 1996-08-06 Microelectronics And Computer Technology Corporation Electrical interconnect device with customizeable surface layer and interwoven signal lines
US5784262A (en) 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
US5686764A (en) 1996-03-20 1997-11-11 Lsi Logic Corporation Flip chip package with reduced number of package layers
JP3137178B2 (ja) * 1996-08-14 2001-02-19 日本電気株式会社 集積回路の配線設計方法および装置
AU5238898A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US5855995A (en) * 1997-02-21 1999-01-05 Medtronic, Inc. Ceramic substrate for implantable medical devices
US5847936A (en) 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
JP3466443B2 (ja) 1997-11-19 2003-11-10 新光電気工業株式会社 多層回路基板
JP3380151B2 (ja) 1997-12-22 2003-02-24 新光電気工業株式会社 多層回路基板
FR2782230B1 (fr) 1998-08-06 2000-09-08 Bull Electronics Angers Carte de circuits imprimes
US6232564B1 (en) 1998-10-09 2001-05-15 International Business Machines Corporation Printed wiring board wireability enhancement
JP2000174153A (ja) 1998-12-01 2000-06-23 Shinko Electric Ind Co Ltd 多層配線基板
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6181004B1 (en) 1999-01-22 2001-01-30 Jerry D. Koontz Digital signal processing assembly and test method
US6198635B1 (en) 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
JP3562568B2 (ja) * 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
US6689634B1 (en) 1999-09-22 2004-02-10 Texas Instruments Incorporated Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability
US6256769B1 (en) 1999-09-30 2001-07-03 Unisys Corporation Printed circuit board routing techniques
US6538213B1 (en) * 2000-02-18 2003-03-25 International Business Machines Corporation High density design for organic chip carriers
US6388890B1 (en) * 2000-06-19 2002-05-14 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
US6452262B1 (en) 2001-02-12 2002-09-17 Lsi Logic Corporation Layout of Vdd and Vss balls in a four layer PBGA
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
US20030043560A1 (en) 2001-06-15 2003-03-06 Clarkson Robert Roy Printed circuit board having a microelectronic semiconductor device mount area for trace routing therethrough
US6521846B1 (en) 2002-01-07 2003-02-18 Sun Microsystems, Inc. Method for assigning power and ground pins in array packages to enhance next level routing
US6812803B2 (en) * 2002-02-05 2004-11-02 Force10 Networks, Inc. Passive transmission line equalization using circuit-board thru-holes

Also Published As

Publication number Publication date
US20040136168A1 (en) 2004-07-15
EP1467604A3 (en) 2006-02-01
US7069646B2 (en) 2006-07-04
EP1467604A2 (en) 2004-10-13
CA2461205A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
EP2952074B1 (en) Pcb having offset differential signal routing
CA2422677C (en) Technique for reducing the number of layers in a multilayer circuit board
US6388890B1 (en) Technique for reducing the number of layers in a multilayer circuit board
KR20040087876A (ko) 다층 신호라우팅 디바이스에서 층수를 줄이는 기술
CN101673886B (zh) 改进的匹配阻抗表面贴装技术基底面
US4560962A (en) Multilayered printed circuit board with controlled 100 ohm impedance
US4553111A (en) Printed circuit board maximizing areas for component utilization
US6762366B1 (en) Ball assignment for ball grid array package
JPS62274692A (ja) プリント回路板
WO2014120635A1 (en) Printed circuit board having orthogonal signal routing
CA2438751C (en) Technique for reducing the number of layers in a signal routing device
US5397861A (en) Electrical interconnection board
US4535388A (en) High density wired module
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
US20030222288A1 (en) Apparatus and method for providing low-loss transmission lines in interconnected mesh plane systems
US6744130B1 (en) Isolated stripline structure
EP1434474A2 (en) Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device
JP3067385B2 (ja) 多層印刷配線基板の配線構造
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
EP1461985B1 (en) Technique for accommodating electronic components on a multilayer signal routing device
JP6335767B2 (ja) 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid