KR100652374B1 - 반도체 멀티 칩 패키지 및 그 제조방법 - Google Patents

반도체 멀티 칩 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100652374B1
KR100652374B1 KR1020040016102A KR20040016102A KR100652374B1 KR 100652374 B1 KR100652374 B1 KR 100652374B1 KR 1020040016102 A KR1020040016102 A KR 1020040016102A KR 20040016102 A KR20040016102 A KR 20040016102A KR 100652374 B1 KR100652374 B1 KR 100652374B1
Authority
KR
South Korea
Prior art keywords
chip
package
insulating support
support structure
bonding
Prior art date
Application number
KR1020040016102A
Other languages
English (en)
Other versions
KR20040087866A (ko
Inventor
김동국
이창철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040016102A priority Critical patent/KR100652374B1/ko
Publication of KR20040087866A publication Critical patent/KR20040087866A/ko
Application granted granted Critical
Publication of KR100652374B1 publication Critical patent/KR100652374B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 멀티 칩 패키지 및 그 제조방법에 대하여 개시한다. 본 발명에 따른 멀티 칩 패키지는 패키지 기판을 포함하는데, 패키지 기판은 상부에 배치되어 있는 접속 단자를 가진다. 제1칩은 그것의 실질적인 중앙 부분 상에 형성되어 있는 센터 본딩 패드를 포함한다. 제1칩은 패키지 기판 상에 배치되어 있다. 절연용 지지 구조물은 제1칩 상의 본딩 패드의 바깥쪽에 위치하도록 형성되어 있다. 접속 단자 중의 하나와 센터 본딩 패드 중의 하나 이상은 본딩 와이어에 의하여 전기적으로 연결되어 있다. 제2칩은 본딩 패드의 위쪽에 배치되어 있으며, 절연용 지지 구조물 상에 놓여 있다.
반도체, 패키지, 멀티 칩 패키지, 센터 본딩 패드

Description

반도체 멀티 칩 패키지 및 그 제조방법{Semiconductor multi-chip package and fabrication method for the same}
도 1a는 종래 기술에 따른 센터 패드형 반도체 칩을 보여주는 평면도이다.
도 1b는 종래 기술에 따른 주변 패드형 반도체 칩을 보여주는 평면도이다.
도 2는 주변 패드형 반도체 칩을 포함하는 종래 기술에 따른 멀티 칩 패키지에 대한 단면도이다.
도 3은 주변 본딩 패드에 의해 재배치된 센터 패드형 반도체 칩을 포함하는 종래 기술에 따른 멀티 칩 패키지에 대한 단면도이다.
도 4는 중앙 영역으로부터 주변 영역으로 재배치된 본딩 패드를 가지는 종래 기술에 따른 반도체 칩에 대한 평면도이다.
도 5는 중앙 영역으로부터 주변 영역으로 재배치된 본딩 패드를 가지는 종래 기술에 따른 반도체 칩에 대한 단면도이다.
도 6 내지 도 12는 본 발명의 일 실시예에 따라 반도체 멀티 칩 패키지를 제조하는 방법을 보여주는 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 절연용 지지 구조물에 대한 단면도이다.
도 14a는 본 발명의 일 측면에 따른 멀티 칩 패키지에 포함되어 있고, 그 상 부에 절연용 지지 구조물이 배치되어 있는 반도체 칩을 보여주는 평면도이다.
도 14b는 본 발명의 다른 측면에 따른 멀티 칩 패키지에 포함되어 있고, 그 상부에 절연용 지지 구조물이 배치되어 있는 반도체 칩을 보여주는 평면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 웨이퍼 레벨 패키지에 대한 평면도이다.
도 16은 도 15에 도시되어 있는 구조를 가지는 웨이퍼 레벨 패키지를 제조하는데 사용되는 스크린 마스크에 대한 평면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 반도체 멀티 칩 패키지를 보여주는 단면도이다.
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 반도체 멀티 칩 패키지 및 그 제조방법에 관한 것이다.
일반적으로 반도체 칩은 센터 패드 구성(center pads configuration)이거나 주변 패드 구성(peripheral pad configuration)을 가지고 있다. 센터 패드 구성을 가진 반도체 칩(이하, '센터 패드형 반도체 칩'이라 한다)은 본딩 패드(12)가 칩의 중앙 영역(center region) 상에 형성되어 있는 것을 말하며, 주변 패드 구성을 가진 반도체 칩(이하, '주변 패드형 반도체 칩'이라 한다)은 본딩 패드(14)가 칩의 주변 영역(peripheral region) 상에 형성되어 있는 것을 말한다. 도 1a에는 센터 패드형 반도체 칩의 평면도가 도시되어 있고, 도 1b에는 주변 패드형 반도체 칩의 평면도가 도시되어 있다. 일반적으로 고속으로 동작을 하는 반도체 장치로서는 센터 패드형 반도체 칩이 보다 적합하다.
현재, 반도체 제조 산업에서는 고속, 다기능 반도체 장치들을 높은 실장 밀도(high packing density)로 실장시키기 위한 요구를 충족시킬 수 있는 반도체 멀티 칩 패키지를 제조하는데 엄청난 투자를 하고 있다. 그러한 노력의 하나로서, 반도체 제조 산업에서는 주변 패드형 반도체 칩이 적층되어 있는 반도체 멀티 칩 패키지를 제안하였다.
종래 기술에 따른 멀티 칩 패키지의 하나는 도 2에 도시되어 있다. 도 2를 참조하면, 반도체 멀티 칩 패키지는 적층된 칩(20, 40)을 포함하는데, 각각의 칩은 주변 패드형 반도체 칩이다. 칩(20, 40)은 하나의 칩 상면에 다른 하나의 칩이 적층되어 있는 구조인데, 칩(20, 40) 사이에는 스페이서(spacer, 30)가 위치해있다. 그러나, 도 2에 도시되어 있는 멀티 칩 패키지는, 하부 칩으로서 센터 패드형 반도체 칩을 사용하여 제조할 수 없는데, 왜냐하면 센터 패드형 반도체 칩은 스페이서가 위치할 수 있는 충분한 공간을 제공할 수 없기 때문이다.
도 3에는 종래 기술에 따라서, 센터 패드 구성 즉, 반도체 칩의 중앙 영역에 형성되어 있는 패드 배선 패턴(pad wiring patterns, 미도시)("센터 패드 배선 패턴")을 가지도록 원래 구성되어 있는 하부 칩(32) 즉, 하부 칩으로 센터 패드형 반도체 칩을 포함하는 반도체 멀티 칩 패키지(32)의 일 예를 보여주고 있다.
도 4 및 도 5에는 센터 패드 배선 패턴(36)을 주변 본딩 패드(38)로 재배치 하는 방법이 도시되어 있는데, 여기서 주변 본딩 패드(38)는 실제로 와이어 본딩 공정이 수행되는 부분이다. 도 3 내지 도 5를 참조하면, 도시된 것과 같은 종래 기술에 따른 멀티 칩 패키지(32)는, 원래 센터 패드 구성을 가지도록 구성된 반도체 칩이 적층되어 있는 구조(32, 34)를 포함한다.
다시 말하면, 센터 패드 배선 패턴(36)은 재배치 패턴(redistribution patterns, 39)을 통하여 주변 본딩 패드(38)와 연결된다. 이러한 방법을 사용하면, 하부 칩(32) 상의 본딩 패드(38) 사이 공간에 스페이서(37)가 위치할 수 있도록 함으로써, 센터 패드 배선 패턴(36)을 가지는 적층된 칩(32, 34)을 포함하는 멀티 칩 패키지를 형성할 수 있다.
그러나, 패드 배선 패턴을 재배치시키기 위해서는 비용이 상당이 많이 요구되고, 그리고 공정 및 패키지의 신뢰성이 아직 신뢰할 수 있는 수준에 도달하지 못하였다. 따라서, 신뢰성이 높으며 경제적(cost-effective)인 방법으로 센터 패드형 반도체 칩을 포함하는 반도체 멀티 칩 패키지를 제조하는 방법에 대한 요구는 계속 존재한다.
본 발명이 이루고자 하는 기술적 과제는 센터 패드형 반도체 칩을 이용하여 경제적일 뿐만이 아니라 신뢰성이 높은 칩 적층형 반도체 멀티 칩 패키지 및 그 제조방법을 제공하는데 있다.
본 발명에 따르면, 센터 패드형 반도체 칩을 사용하여 고밀도 반도체 멀티 칩 패키지를 제조할 수가 있다. 이것은 기존의 제조 설비를 사용하여 달성할 수 있으며, 많은 비용이 소모되고 신뢰성이 그다지 높지 않은 패드 재배치 공정을 사용하지 않고서도 달성할 수 있다.
본 발명의 일 실시에에 의하면, 멀티 칩 패키지는 패키지 기판을 포함하는데, 패키지 기판은 그 상부에 배치되어 있는 접속 단자(bond fingers)를 포함한다. 제1칩이 상기 패키지 기판 상에 배치되어 있으며, 바람직하게는 상기 제1칩은 그 칩 상의 실질적인 중앙 부분에 형성되어 있는 제1 본딩 패드를 포함한다. 바람직하게는 절연용 지지 구조물(insulating support structure)이 상기 제1칩 상의 본딩 패드 바깥쪽에 형성되어 있다. 바람직하게는 본딩 와이어가 상기 접속 단자들 중의 하나와 상기 제1 본딩 패드들 중에서 하나 이상을 전기적으로 연결한다. 상기 본딩 와이어의 일부분은 상기 절연용 지지 구조물을 사용하여 상기 제1 칩으로부터 떨어져 있도록 하는 것이 바람직하다. 제2칩이 상기 본딩 와이어의 상부에 배치되어 있으며, 상기 절연용 지지 구조물 상에 놓여 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것들이다. 도면에 있어서, 층의 두께 및/또는 영역들의 크기 등은 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.
도 12에는 본 발명의 바람직한 실시예에 따른 반도체 멀티 칩 패키지가 도시되어 있다. 도 12를 참조하면, 멀티 칩 패키지(400)는 패키지 기판(200)을 포함하는데, 패키지 기판(200)은 그 상부에 배치되어 있는 접속 단자(220)를 포함한다. 제1칩(210)은 센터 패드 구성을 가지고 있기 때문에, 그 칩 상의 실질적인 중앙 부분에 형성되어 있는 제1 본딩 패드(215)를 가진다. 제1칩(210)은 패키지 기판(200) 상에 탑재되어 있다.
절연용 지지 구조물(260)이 제1칩(210) 상의 본딩 패드(215) 바깥쪽에 형성되어 있다. 예를 들어, 절연용 지지 구조물(260)은 제1칩(210)의 서로 대향하는 면을 따라서 각각 떨어져서 형성될 수 있으며, 절연용 지지 구조물(260) 사이에는 본딩 패드(215)가 위치한다. 절연용 지지 구조물(260)은, 예를 들어, 제1칩(210)의 적어도 서로 대향하는 2면의 주변 영역을 따라서 라인 형태로 뻗어있을 수 있다(도 9참조).
그러나, 절연용 지지 구조물(260)은 결코 라인 형태로 한정되는 것은 아니며, 본 발명의 범주 이내에서는 다른 형태로 제조될 수 있다. 예를 들어, 절연용 지지 구조물(260)은 제1칩(210)의 두 개 또는 그 이상의 가장자리의 길이 방향을 따라 배치되어 있는 분리된 마운드 형상의 구조물(separate, mound-like structure)일 수 있다. 절연용 지지 구조물(260)은 도 14a 및 도 14b에 도시되어 있는 것과 같이, 제1칩(210)의 코너에 형성될 수도 있다. 분리된 마운드 형상의 구조물을 사용하면, 절연용 지지 구조물을 형성하는데 요구되는 재료의 양을 감소시킬 수가 있기 때문에, 라인 형태의 지지 구조물(260)과 비교하여, 제조 비용 및 공정 시간을 줄일 수 있다. 또한, 절연용 지지 구조물(260)은 도 9에 도시된 것과 같은 직선형에 한정되는 것은 아니다. 본 발명을 실시하는데, 파동형 라인(wavy line shape) 형태와 같이, 직선형과는 다른 형태의 절연용 지지 구조물을 사용할 수도 있다. 게다가, 제조하는 목적에 따라서는 제1칩(210)의 서로 대향하는 주변 영역 상에, 라인 형태의 절연용 지지 구조물(260)을 하나 이상 형성시킬 수도 있다.
접속 단자(220) 중의 하나와 제1 본딩 패드(215) 중의 적어도 하나 사이에는 본딩 와이어(230)가 연결된다. 본딩 와이어(230)는 절연용 지지 구조물(260)에 의하여 제1칩(210)으로부터 이격되어 있다. 본딩 와이어(230) 루프(loop)의 상부(top)가 절연용 지지 구조물(260)의 상부보다 실질적으로 높지 않도록 하는 것이 또한 바람직하다. 제2 본딩 패드(315)를 가지는 제2칩(310)이 본딩 와이어(230) 위에 배치되어 절연용 지지 구조물(260) 상에 위치한다.
도 13은 본 발명의 기술적 사상이 구현된 다른 실시예가 도시되어 있다. 도 13을 참조하면, 본딩 와이어(230)가 절연용 지지 구조물(260) 상에 위치하기 보다는 절연용 지지 구조물(260)의 내부를 관통한다. 이러한 구조에서는, 절연용 지지 구조물(260)은 제2칩(310)을 직접 지지할 수 있다.
본 발명의 또 다른 실시예에 의하면, 본딩 와이어(230)가 절연용 지지 구조물(260)과 직접 접촉할 필요가 없다. 제조 목적에 따라서는, 예를 들어, 본딩 와이 어(230)가 라인 형태의 지지 구조물(260) 또는 분리된 마운드 형태의 지지 구조물(260)과 직접 접촉하지 않으면서 그 위로 배열되어 있거나 그것들을 따라서 형성되어 있을 수도 있다.
도 11에는 본 발명의 다른 측면을 보여주는 단면도가 도시되어 있다. 도 11을 참조하면, 멀티 칩 패키지(400)는 제1칩(210)과 제2칩(310)의 접착을 위하여 그 사이에 개재되어 있는 인터포저(interposer, 270)를 포함한다. 인터포저(270)는 제2칩(310)을 지지하여, 제1칩(210)에 연결되어 있는 본딩 와이어(230)와 제2칩(310)이 접촉하는 것을 방지한다. 인터포저(270)를 형성하는 물질-예를 들어, 실리카와 같은 필러(filler)를 함유하지 않은 에폭시-은 절연용 지지 구조물(260, 도 10참조)과 이격되어서 위치하여, 인터포저(270)를 형성한다. 제2칩(310)을 지지하고 본딩 와이어(230)를 절연시키기 위하여, 인터포저(270)를 사용하지 않고, 대신에 절연용 지지 구조물(260) 및/또는 절연용 테이프(340)를 사용하는 방법 등으로, 본 발명은 여러 가지의 다른 형태로 구현할 수도 있다.
다시 도 12를 참조하면, 멀티 칩 패키지(400)는 예를 들어, 제2칩(310)과 본딩 와이어(230) 사이에서, 그것들을 서로 격리시킬 수 있도록 절연용 테이프(340)를 더 포함할 수도 있다. 절연용 테이프(340)는 제2칩(310)의 바닥면 상에 형성되어 있는 것이 바람직하다. 비록 도시하지는 않았지만, 절연용 테이프(340)는 본딩 와이어(230)와 직접 접촉할 수도 있다. 또한, 만일 도 13 또는 도 14b와 관련하여 기술한 바와 같이, 본딩 와이어(230)가 지지 구조물(260)을 관통한다면, 절연용 테이프(340)는 예를 들어, 절연용 지지 구조물(260)과 직접 접촉할 수도 있다. 대신 에, 절연용 테이프(340)는 본딩 와이어(230) 또는 절연용 지지 구조물(260)과 접촉하지 않고, 인터포저(270)와 접촉할 수도 있다.
멀티 칩 패키지(400)는 제1칩(210) 및 제2칩(310)를 밀봉시키는 에폭시 몰딩 화합물(EMC, 350)을 또한 포함할 수 있다. 비록 도시하지는 않았지만, 인터포저(270)가 제1칩(210) 상에 형성되지 않는 경우에는, EMC(350)가 인터포저(270)를 대신하여 제1칩(210) 및 제2칩(310) 사이에 배치되는 것이 바람직하다.
< 제조방법 >
지금부터 도 6 내지 도 12를 참조하여, 전술한 반도체 멀티 칩 패키지(400)의 제조방법에 대하여 상세히 기술한다. 도 6을 참조하면, 반도체 멀티 칩 패키지(400)는 패키지 기판(200) 상에 하부(또는 제1) 반도체 칩(210)을 탑재하여 형성한다. 이것은 이 분야의 통상적인 제조기술을 사용하여 달성할 수 있다. 예를 들어, 접착제(240)를 디스펜싱하는 디스펜스 유닛(dispenser unit)을 구비하는 종래의 다이-본더(die-bonder)를 사용하여 접착제(240)를 패키지 기판(200)에 가한다. 접착제는 반도체 패키지 분야에서 통상적으로 사용되는 통상적인 접착용 물질이다.
패키지 기판(200)은 인쇄 회로 기판(PCB)이거나, 예컨대 리드 프레임 또는 배선 테이프(wiring tape)와 같은 다른 패키지 기판일 수 있다. 기판(200)에는 패키지 기판(200) 및 제1칩(210)을 전기적으로 연결시키기 위한 접속 단자(또는 배선 연결 콘택(wire connection contact), 220)이 구비되어 있다. 제1칩(210)은 그것의 실질적인 중앙 영역 상에 형성되어 있는 제1 본딩 패드(센터 본딩 패드(center bonding pad), 215)를 가진다. 하부 반도체 칩(210)은 접착제(240)를 사용하여 패키지 기판(200)에 접착할 수 있다.
도 7을 참조하면, 액체 타입의 비전도성 에폭시 수지 또는 예컨대, 하이브리드형 접착제(hybrid type adhesive), 실리콘형 접착제, 필름형 접착제와 같은 다른 적절한 비전도성 절연 물질을 하부 칩(210)의 주변부 표면(즉, 주변 영역의 표면)에 가함으로써 절연용 지지 구조물(260)을 형성한다. 이 공정은 예컨대, 디스펜싱 기술 등과 같은 종래의 기술을 사용하여 수행할 수 있다. 패키지 기판(200) 상에 접착제(240)를 가하는데 사용한 것과 동일한, 다이-본더의 디스펜서 유닛을 사용하여 하부 칩(210)의 주변부 표면 상에 에폭시 수지를 제공할 수 있다. 예를 들어, 절연용 지지 구조물(260)은 하부 칩(210)의 주변 영역을 따라서 라인 모양으로 형성하거나(도 9참조) 또는 예컨대 센터 본딩 패드(215)에 대응하여 정렬되어 있는 것과 같은, 다수의 분리된 마운드 형상의 구조물과 같이 형성할 수 있다.
다음으로, 상기 결과물에 대하여 100℃ 또는 그 이상의 온도에서 열처리를 실시하여, 접착제(240) 뿐만이 아니라 절연용 지지 구조물(260)의 에폭시 수지를 경화시킨다. 그 결과, 절연용 지지 구조물(260)이 하부 칩(210)의 주변 영역 상에 형성된다. 절연용 지지 구조물(260)의 폭(d1)은 본딩 패드(215)의 중앙부와 제1칩(210)의 가장 가까운 가장자리 사이 거리(d2)의 1/2 보다 작은 것이 바람직하다. 게다가, 지지 구조물(260)의 높이(h)는 약 25 내지 200㎛ 사이인 것이 바람직 하다.
도 8을 참조하면, 접속 단자(220)의 일부는 금 또는 구리와 같은 도전성 물질로 만들어진 제1 본딩 와이어(230)를 통하여 제1 본딩 패드(215)에 전기적으로 연결된다. 이러한 와이어 본딩 공정은 통상적인 기술, 예컨대 웨지 본딩 기술(wedge bonding technique) 또는 범프 리버스 볼 본딩 기술(bump reverse ball bonding technique)과 같은 기술을 사용하여 수행할 수 있는데, 상기한 와이어 본딩 기술에 한정되는 것은 아니다. 와이어 본딩 공정은 제1칩(210) 상의 실질적인 중앙 부분에 형성되어 있는 제1 본딩 패드(215)에 직접 수행할 수 있다. 제1 본딩 와이어(230)는 참조 기호 A로 표시되어 있는 부분과 같이, 지지 구조물(260)의 상면과 직접 접촉할 수 있다(즉, 지지 구조물(260) 바로 위에 위치할 수 있다). 본딩 와이어(230)는 지지 구조물(260)을 관통하는 형상이 될 수 있으며(도 13참조), 또는 지지 구조물(260)과는 접촉하지 않도록 절연용 지지 구조물(260)의 위에 위치할 수도 있다. 절연용 지지 구조물(260)을 사용하면, 본딩 와이어가 처지는 현상(sagging)과 같은 종래의 문제점들을 감소시킬 수 있다.
도 10을 참조하면, 인터포저용 물질(170)을 하부 칩(210)의 표면 상에 제공한다. 인터포저용 물질(170)은 액체일 수 있으며, 그리고 절연용 지지 구조물(260)을 형성하는데 사용하는 물질과 같은 물질일 수 있다. 인터포저용 물질(170)은 통상적인 디스펜싱 기술을 사용하여 가한다.
도 11을 참조하면, 상부(또는 제2) 반도체 칩(310)을 제1칩(210) 상에 탑재시킨다. 제2칩(310)은 센터 패드형 반도체 칩이거나 주변 패드형 반도체 칩일 수 있다. 제1 본딩 와이어(230)의 루프 높이와 모양은, 제1 본딩 와이어(230)가 제2칩(310)의 바닥면과 접촉하지 않도록 조절될 수 있다. 이러한 이유로 인해서, 제1 본딩 와이어(230)는, 제2칩(310)을 제1칩(210) 상에 적층시키기에 적합하도록, 낮은 루프 높이와 실질적으로 편평한 부분을 가지는 것이 바람직하다. 그 결과, 패키지의 두께를 감소시킬 수 있으며, 제1 본딩 와이어(230)와 제2칩(310)이 접촉하면서 생기는 원치 않은 소자의 불량을 방지할 수 있다.
임의적이지만, 제2칩(310)은 그것의 바닥면에 배치되어 있는 졀연용 테이프(340)를 포함할 수 있다. 절연용 테이프(340)는 제2칩(310)의 바닥면이 제1 본딩 와이어(230)와 닿는 것을 방지하고, 제2칩(310)이 제1칩(210)에 보다 가깝게 위치하도록 함으로써 전체 패키지의 두께를 감소시킨다.
그러나, 절연용 테이프(340)는 반드시 필요한 구성 요소는 아니며, 비록 절연용 테이프(340)가 없는 경우에도, 제1칩(210)과 제2칩(310) 사이에 위치하는 인터포저(270) 및/또는 절연용 지지 구조물(260)을 사용함으로써 제1 본딩 와이어(230)와 제2칩(310)을 충분히 격리시킬 수 있다. 예를 들어, 도 13및 도 14b와 관련하여 기술한 바와 같이, 제1 본딩 와이어(230)가 지지 구조물(260)을 관통하는 경우에는, 제1칩(210)과 제2칩(310) 사이에는 절연용 테이프(340)가 필요 없다. 이러한 실시예들에서는, 제1 본딩 와이어(230)가 제2칩(310)의 바닥면으로부터 충분히 떨어져서 위치하기 때문에, 제1 본딩 와이어(230)와 제2칩(310)은 서로 격리되어 있다. 따라서, 본 발명의 여러 가지 실시예들에 따르면, 제1 본딩 와이어(230)의 높이(제1 본딩 와이어의 루프의 높이)를 실질적으로 감소시킬 수 있 으며, 결과적으로 전체 패키지 두께를 실질적으로 감소시킬 수 있다.
제2칩(310)을 제1칩(210)에 탑재 또는 접착시키는 동안, 인터포저용 물질(170)이 아래로 눌러져서 하부 칩(210)의 주변 영역쪽으로 퍼져나간다. 이 공정 동안에, 제1칩(210)의 길이 방향으로 뻗어 있는 절연용 지지 구조물(260)(도 9참조)은, 인터포저용 물질(170)이 제1칩(210)의 경계 내부에 담겨져서 패키지 기판(200) 상으로 새어나가는 것을 방지하는 것을 도와줌으로써 댐 구조물(dam structure) 역할을 한다. 비록 절연용 지지 구조물(260)이 제1칩(210)의 2면 이상의 면에 배열되는 것도 가능하지만, 하부 칩(210) 상에 상부 칩(310)을 탑재시키거나 접착시킬 때, 인터포저용 물질(170) 내에 보이드(void)가 생성될 수 있기 때문에, 절연용 지지 구조물(260)은 제1칩(210)의 서로 대향하는 2면을 따라서 뻗어 있도록 형성하는 것이 바람직하다.
인터포저용 물질(170)이 하부 칩(210)의 측벽을 따라서 흘러내리는 것을 방지함으로써, 인터포저(270)가 적절한 두께를 유지하도록 할 수 있다. 게다가, 인터포저용 물질(170)이 하부 칩(210)과 하우징(housing, 350) 사이로 흐르는 것을 방지함으로써, 그것들 사이에 접착이 약해지는 것을 방지할 수 있다. 예를 들어, 인터포저용 물질(170)이 하부 칩(210)의 가장자리를 벗어나서 흐르게 되면, 약한 접착 특성을 가지는 인터포저용 물질(170)이, 제1 및 제2 칩(210, 310)을 밀봉하는 에폭시 몰딩 화합물과 하부 칩(210) 사이에 개재하게 되고, 그 결과 하우징(350, 도 12참조)을 형성하는 에폭시 몰딩 화합물과 하부 칩(210)이 강하게 직접적으로 접착하는 것을 막는다. 따라서, 인터포저용 물질(170)이 흘러내리게 되면, 전체 패 키지의 신뢰성을 떨어뜨린다. 절연용 지지 구조물(260)도 또한, 접착 공정을 진행하는 동안에 제1 칩(210)과 제2칩(310) 사이에서, 서로 평행한 관계를 유지하는데 도움이 될 수 있다. 이것은 또한 생산성을 향상시키며 전체 패키지의 두께를 줄여준다.
제2칩(310)을 제1칩(210) 상에 탑재한 다음에는, 약 50℃ 내지 약 200℃의 온도에서 열처리를 하여 인터포저용 물질(170)을 경화시킴으로써, 인터포저(270)를 형성한다. 인터포저(270)는 경화된 인터포저(270) 내의 본딩 와이어(230)를 외부로부터 보호할 뿐만이 아니라 하부 칩(210) 및 상부 칩(310)이 서로 접착되도록 한다. 인터포저(270)는 트랜스퍼 몰딩 공정을 진행하는 동안에 유동하는 몰딩 화합물에 의하여 제1 본딩 와이어(230)가 스위핑되거나 굽는 현상을 방지할 수 있기 때문에, 종래에 밀봉용 물질에 의하여 야기되었던 와이어 스위핑(wire sweeping)이나 와이어 처짐(wire sagging)과 같은 몰딩 공정의 문제점을 효과적으로 방지할 수 있다. 게다가, 인터포저(270)는 제1칩(210)과 제2칩(310)을 서로 격리시키는 역할을 한다.
접속 단자(220)의 나머지 부분은 제2 본딩 와이어(330)에 의하여 상부 칩(310)에 형성되어 있는 제2 본딩 패드(315)에 전기적으로 연결한다. 이것은 상기한 바와 같이, 종래의 와이어 본딩 기술을 사용하여 수행할 수 있다. 상부 칩(310)은 또한 상기한 것과 동일 또는 유사한 방법을 사용하여 형성한 절연용 지지 구조물을 포함할 수 있다.
도 12를 참조하면, 상기 공정의 결과물에 대하여 몰딩 공정을 실시하여 하우 징(350)을 형성한다. 이것은 에폭시 몰딩 화합물을 사용하는 종래의 몰딩 공정으로 수행할 수 있다. 그러나, 하우징(350)은 세락믹 등과 같이, 에폭시 몰딩 화합물과는 다른 물질로 형성할 수도 있는데, 이 경우에는 종래의 몰딩 공정과는 다른 공정을 사용한다. 앞에서 지적한 바와 같이, 인터포저(270)는 트랜스퍼 몰딩 공정이 진행되는 동안에 제1 와이어(230)가 에폭시 몰딩 화합물에 의하여 스위핑되거나 처지는 것을 방지한다. 따라서, 와이어 스위핑이나 와이어의 처짐 현상을 가지고 있는 종래의 패키지와 비교하여, 본 발명에 의하면 본딩 와이어의 신뢰성이나 패키지의 신뢰성이 향상된다. 본 실시예의 일 측면에 따르면, 솔더 볼 어레이(solder ball array)와 같은 도전성 볼 어레이가 패키지 기판(200)의 바닥면 상에 형성되어, 볼 그리드 어레이(Ball Grid Array, BGA) 패키지를 형성함으로써 외부 시스템에 전기적으로 접속될 수도 있다.
< 다른 실시예 >
도 13에는 본 발명에 따른 다른 실시예가 도시되어 있다. 도 13을 참조하면, 본 실시예는 제1 본딩 와이어(230)를 형성한 후에 절연용 지지 구조물(260)을 형성한다는 점을 제외하면, 도 6 내지 도 13b에 도시한 실시예와 유사하다. 따라서, 본 실시예에서는, 제1 본딩 와이어(230)가 절연용 지지 구조물(260)을 관통한다. 도면에 도시된 실시예에서는, 제1 본딩 와이어(230)가 절연용 지지 구조물(260)의 중간 부분을 관통하기 때문에, 제1 본딩 와이어(230)가 고정되어 있고, 절연용 지지 구조물(260)에 의하여 보호된다. 본 실시예의 한 가지 이점은, 제1 본딩 와이어(230)의 높이가 절연용 지지 구조물(260)의 꼭대기(top) 높이에 비하여 낮다는 것이다. 따라서, 상부 칩(310)의 바닥면이 제1 본딩 와이어(230)로부터 충분하게 격리되며, 와이어 스위핑이나 와이어 처짐 현상을 방지할 수 있으며, 절연 테이프(340)가 필요하지 않다. 또한, 상부 칩(310)이 하부 칩(210)에 대하여 평행하게 되도록 할 수 있다.
본 발명의 또 다른 실시예에 의하면, 단일 칩 패키지는 본 발명의 기술적 사상으로부터 여러 가지 이점을 얻을 수가 있다. 본 실시예에 의하면, 절연용 지지 구조물(260)을 형성한 다음에, 그 결과물에 대하여 몰딩 공정 및 솔더 볼 어레이를 형성하는 공정을 수행할 수 있다. 이러한 단일 칩 패키지에 대한 실시예에서는, 절연용 지지 구조물(260)은 몰딩 공정이 진행되는 동안에 제1 본딩 와이어(230)가 스위핑되거나 처지는 현상을 방지하는 역할을 한다.
< 웨이퍼-레벨의 제조 기술 >
도 15 및 도 16에는 본 발명의 또 다른 실시예에 따른 웨이퍼-레벨의 제조 기술이 도시되어 있다. 웨이퍼-레벨의 제조 기술은 절연용 지지 구조물(260)을 웨이퍼 단계에서 형성할 수 있다는 점을 제외하고는, 도 6 내지 도 13b를 참조하여 전술한 제조 공정과 유사하다.
도 15를 참조하면, 웨이퍼는 다수의 칩(210)을 포함하며, 각각은 그 상부에 형성되어 있는 절연용 지지 구조물(260)을 가진다. 절연용 지지 구조물(260)은 상기한 디스펜싱 기술과 유사한 웨이퍼-레벨의 디스펜싱 기술을 사용하여 형성할 수 있다. 절연용 지지 구조물(260)은 스크린 프린팅 기술(screen printing technique)을 사용하여 형성할 수도 있다. 도 16에는 라인 형상의 절연용 지지 구조물(260)을 형성하기 위하여 사용하는 스크린 마스크(402)가 도시되어 있다. 분리되어 산개해있는 다수의 절연용 지지 구조물(160)을 형성하는 공정에서도 스크린 마스크(402)를 사용할 수도 있다. 스크린 프린팅 기술을 사용하면 절연용 지지 구조물(260)의 폭과 높이를 보다 용이하게 제어할 수 있다. 절연용 지지 구조물(260)을 형성한 다음에는, 다수의 칩(210)들을 개별화시키기 위하여 웨이퍼를 절단하는 공정(다이싱 공정)을 실시한다. 다음으로, 상기한 제조 공정 또는 이와 유사한 제조 방법을 수행함으로써, 본 발명의 실시예에 따른 멀티 칩 패키지를 형성한다. 웨이퍼 레벨에서 절연용 지지 구조물(260)을 형성하는 방법은 단일 칩 패키지를 형성하는 공정에도 사용할 수 있다.
< 3개 이상의 칩을 포함하는 멀티 칩 패키지 >
도 17에는 3개 이상의 반도체 칩이 적층되어 있는 본 발명의 또 다른 실시예에 따른 멀티 칩 패키지가 도시되어 있다.
도 17을 참조하면, 본 발명의 실시예에 따른 멀티 칩 패키지(500)는 3개 또는 그 이상의 적층된 칩(510, 520, 530, 540)을 포함한다. 단순하게 도시하기 위하여, 본 도면에서는 모든 본딩 와이어(512)가 하나의 접속 단자(514)에 연결되는 것으로 도시되어 있다. 그러나, 각각의 본딩 와이어(512)는 필요에 상응하는 접속 단자(514)에 연결되어 있다는 것은 당업자에게 명확하다. 적층된 칩(510, 520, 530, 540)의 각각은 센터 패드 구성을 가지거나 또는 주변 패드 구성을 가질 수 있다. 적층된 칩(510, 520, 530, 540) 모두가 동일한 패드 구성을 가지고 있을 필요는 없다.
비록 본 명세서에서는 특정한 실시예를 참조하여 본 발명을 도시하고 설명하였지만, 본 발명의 기술적 사상을 벗어나지 않고 여러 가지 다양한 변형예들이 가능한 것은 당업자라면 누구나 알 수 있을 것이다.
결론적으로, 인터포저(270)가 구비되어 있든 없든 상관없이, 본 발명의 일 부분으로서 개시되어 있는 절연용 구조물(260)을 사용하면, 센터 패드 구성을 가지는 하부 칩을 사용하여 멀티 칩 패키지를 제조할 수 있다. 게다가, 본 명세서에 개시된 방법에 의하면 종래 기술에 의한 제조 방법에 비하여 비용을 절약할 수 있으며, 기존의 설비들을 사용하여 패키지 공정을 수행할 수가 있다. 또한, 와이어 스위핑이나 처짐과 같은 종래 기술에 따른 문제점을 해결할 수 있다.

Claims (58)

  1. 상부에 접속 단자가 배치되어 있는 패키지 기판;
    이면이 상기 패키지 기판에 대향되도록 상기 패키지 기판의 상부에 탑재되고, 전면의 실질적인 중앙 부분 상에 배치되어 있는 제1 본딩 패드를 포함하는 제1칩;
    상기 제1 본딩 패드의 바깥쪽에 위치하도록 상기 제1칩 상에 형성되어 있는 절연용 지지 구조물;
    상기 접속 단자 중의 하나와 상기 제1 본딩 패드 중의 하나 이상을 연결하는 본딩 와이어; 및
    제2 본딩 패드를 포함하고, 상기 본딩 와이어의 위쪽에 배치되어 있으며, 상기 절연용 지지 구조물 상에 놓여있는 제2칩을 포함하고,
    상기 절연성 지지 구조물은 상기 제1칩의 양쪽 대면 상에 상기 제 1 본딩 패드의 배열 방향을 따라서 배치된 다수의 분리된 마운드 형상 구조물들을 각각 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 본딩 와이어는 상기 절연용 지지 구조물을 관통하여 지나가는 것을 특징으로 하는 멀티 칩 패키지.
  5. 제4항에 있어서, 상기 본딩 와이어는 상기 절연성 지지 구조물과 접촉된 것을 특징으로 하는 멀티 칩 패키지.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서, 상기 서로 분리되어 있는 다수의 마운드 형상 구조물은 상기 제1칩의 코너에 각각 형성되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  9. 제8항에 있어서, 상기 본딩 와이어는 상기 절연용 지지 구조물을 관통하는 것을 특징으로 하는 멀티 칩 패키지.
  10. 삭제
  11. 삭제
  12. 제1항에 있어서, 상기 멀티 칩 패키지는 상기 제1칩 및 상기 제2칩 사이에 개재되어 있는 인터포저(interposer)를 더 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  13. 제12항에 있어서, 상기 인터포저의 상당 부분(a substantial portion of the interposer)은 상기 절연용 지지 구조물 사이의 상기 제1칩 상에 위치하는 것을 특 징으로 하는 멀티 칩 패키지.
  14. 제12항에 있어서, 상기 인터포저는 상기 제2칩이 상기 본딩 와이어와 접촉하는 것을 방지하도록 상기 제2칩을 지지하는 것을 특징으로 하는 멀티 칩 패키지.
  15. 제12항에 있어서, 상기 인터포저는 상기 절연용 지지 구조물과 동일한 물질로 형성되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  16. 제12항에 있어서, 상기 인터포저는 필러(filler)를 함유하고 있지 않은 에폭시로 형성되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  17. 제1항에 있어서, 상기 멀티 칩 패키지는 상기 제2칩과 상기 본딩 와이어 사이에 배치된 절연 테이프를 더 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  18. 제17항에 있어서, 상기 절연 테이프는 상기 본딩 와이어와 직접 접촉하는 것을 특징으로 하는 멀티 칩 패키지.
  19. 제17항에 있어서, 상기 절연 테이프는 상기 절연용 지지 구조물과 직접 접촉하는 것을 특징으로 하는 멀티 칩 패키지.
  20. 제1항에 있어서, 상기 본딩 와이어 루프의 꼭대기(top)는 상기 절연용 지지 구조물의 꼭대기보다 실질적으로 높지 않은 것을 특징으로 하는 멀티 칩 패키지.
  21. 제1항에 있어서, 상기 멀티 칩 패키지는 상기 제1칩과 상기 제2칩을 밀봉하는 하우징(housing)을 더 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  22. 제21항에 있어서, 상기 하우징은 에폭시 몰딩 화합물로 형성하는 것을 특징으로 하는 멀티 칩 패키지.
  23. 제21항에 있어서, 상기 에폭시 몰딩 화합물은 상기 제1칩과 상기 제2칩 사이에도 배치되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  24. 제1항에 있어서, 상기 패키지 기판은 리드 프레임 또는 배선 테이프(wiring tape)인 것을 특징으로 하는 멀티 칩 패키지.
  25. 제1항에 있어서, 상기 절연용 지지 구조물의 폭은 상기 본딩 패드의 중앙과 상기 본딩 패드에 가장 가까운 상기 제1칩의 가장자리 사이의 거리의 1/2보다 작은 것을 특징으로 하는 멀티 칩 패키지.
  26. 제1항에 있어서, 상기 절연용 지지 구조물은 약 25 내지 200㎛의 높이를 갖 는 것을 특징으로 하는 멀티 칩 패키지.
  27. 제1항에 있어서, 상기 제2칩은 그것의 실질적인 가장자리 영역에 형성되어 있는 본딩 패드를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  28. 제1항에 있어서, 상기 제2칩은 그것의 실질적인 중앙 영역에 형성되어 있는 본딩 패드를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  29. 제1항에 있어서, 상기 멀티 칩 패키지는 상기 제2칩 상에 적층되어 있는 하나 또는 그 이상의 칩을 더 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  30. 제29항에 있어서, 상기 멀티 칩 패키지를 구성하는 칩 중에서 하나 이상의 칩이 다른 칩과 본딩 패드의 위치가 다른 것을 특징으로 하는 멀티 칩 패키지.
  31. 제1항에 있어서, 상기 멀티 칩 패키지는 볼 그리드 어레이(BGA) 패키지를 형성하도록 상기 패키지 기판의 바닥면 상에 형성되어 있는 솔더 볼을 더 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  32. 제1항에 있어서, 상기 절연용 지지 구조물은 그 사이에 배치되어 있는 상기 제1 본딩 패드에 의해 서로 이격되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  33. 제1항에 있어서, 상기 본딩 와이어는 상기 절연용 지지 구조물과 나란히 배열되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 패키지 기판을 제공하는 단계;
    전면의 실질적인 중앙부 상에 배치되어 있는 센터 본딩 패드를 구비하는 제1칩을 상기 제1칩의 이면이 상기 패키지 기판에 대향되도록 상기 패키지 기판 상에 탑재하는 단계;
    상기 제1칩 상의 상기 센터 본딩 패드의 양쪽 바깥쪽에 상기 센터 본딩 패드의 배열 방향을 따라서 배치된 다수의 분리된 마운드 형상 구조물을 각각 포함하는 절연성 지지 구조물을 형성하는 단계;
    본딩 와이어를 사용하여 상기 패키지 기판과 상기 센터 본딩 패드 중의 적어도 하나를 전기적으로 연결하는 단계; 및
    상기 제1칩 상에 제2칩을 적층하는 단계를 포함하는 멀티 칩 패키지의 제조방법.
  42. 삭제
  43. 제41항에 있어서, 상기 제2칩을 적층하는 단계 이전에,
    상기 제1칩 상의 상기 절연용 지지 구조물 사이에 인터포저를 형성하는 단계를 더 포함하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  44. 제41항에 있어서, 상기 제2칩은 그것의 바닥면 상에 형성되어 있는 절연 테이프를 포함하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  45. 상부에 접속 단자가 배치되어 있는 패키지 기판을 제공하는 단계;
    전면의 실질적인 중앙부 상에 배치되어 있는 센터 본딩 패드를 구비하는 제1칩을 상기 제1칩의 이면이 상기 패키지 기판에 대향되도록 상기 패키지 기판 상에 탑재하는 단계;
    상기 접속 단자 중의 하나와 상기 센터 본딩 패드 중의 하나 이상을 전기적으로 연결하는 본딩 와이어를 형성하는 단계;
    상기 센터 본딩 패드의 바깥쪽에 위치하고 그 내부로 상기 본딩 와이어가 관통되도록 상기 제1칩 상에 절연용 지지 구조물을 형성하는 단계;
    본딩 와이어를 사용하여 상기 접속 단자 중의 하나와 상기 센터 본딩 패드 중의 하나 이상을 전기적으로 연결하는 단계; 및
    상기 본딩 와이어의 위쪽이고, 상기 절연용 지지 구조물 상에 제2칩을 적층하는 단계를 포함하는 멀티 칩 패키지의 제조방법.
  46. 제45항에 있어서, 상기 절연용 지지 구조물을 형성하는 단계는 디스펜싱 기술을 사용하여 수행하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  47. 삭제
  48. 삭제
  49. 제45항에 있어서, 상기 절연용 지지 구조물은 상기 제1칩의 양쪽 대면을 따 라 뻗어 있는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  50. 제49항에 있어서, 상기 절연용 지지 구조물은 상기 제1칩의 양쪽 대면을 따라 라인 형태로 뻗어 있는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  51. 제45항에 있어서, 상기 절연용 지지 구조물은 서로 분리되어 있는 다수의 마운드 형상의 구조물인 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  52. 제45항에 있어서, 상기 제2칩을 적층하는 단계 이전에, 상기 제1칩 상의 상기 절연용 지지 구조물 사이에 인터포저를 형성하는 단계를 더 포함하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  53. 제52항에 있어서, 상기 인터포저를 형성하는 단계는 상기 제1칩 상에 인터포저용 물질을 형성하는 것을 포함하고, 상기 제2칩을 적층하는 단계는 상기 인터포저용 물질을 상기 제1칩 상의 주변부 표면 상으로 펼치는 것(spreading out)을 포함하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  54. 제45항에 있어서, 상기 제2칩은 그것의 바닥면 상에 형성되어 있는 절연 테이프를 포함하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
KR1020040016102A 2003-04-08 2004-03-10 반도체 멀티 칩 패키지 및 그 제조방법 KR100652374B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040016102A KR100652374B1 (ko) 2003-04-08 2004-03-10 반도체 멀티 칩 패키지 및 그 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020030021922 2003-04-08
US10/787,679 2004-02-25
KR1020040016102A KR100652374B1 (ko) 2003-04-08 2004-03-10 반도체 멀티 칩 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040087866A KR20040087866A (ko) 2004-10-15
KR100652374B1 true KR100652374B1 (ko) 2006-12-01

Family

ID=37369945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040016102A KR100652374B1 (ko) 2003-04-08 2004-03-10 반도체 멀티 칩 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100652374B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698527B1 (ko) * 2005-08-11 2007-03-22 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
KR100755127B1 (ko) * 2006-02-14 2007-09-04 엘에스전선 주식회사 다이 접착용 필름, 이를 이용한 반도체 칩 패키징 방법 및 반도체 칩 패키지
KR101453328B1 (ko) * 2012-01-02 2014-10-21 박병규 반도체 패키지 및 반도체 패키지 방법

Also Published As

Publication number Publication date
KR20040087866A (ko) 2004-10-15

Similar Documents

Publication Publication Date Title
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
US20080026506A1 (en) Semiconductor multi-chip package and fabrication method
US6531784B1 (en) Semiconductor package with spacer strips
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US7911047B2 (en) Semiconductor device and method of fabricating the semiconductor device
US6545366B2 (en) Multiple chip package semiconductor device
US7061125B2 (en) Semiconductor package with pattern leads and method for manufacturing the same
US7078264B2 (en) Stacked semiconductor die
US7829382B2 (en) Method for making semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US8084869B2 (en) Semiconductor device and method for manufacturing the same
US20020172024A1 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
TW200414471A (en) Semiconductor device and manufacturing method for the same
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
US20220319973A1 (en) Semiconductor package including an interposer and method of fabricating the same
US9252126B2 (en) Multi Chip Package-type semiconductor device
KR100652374B1 (ko) 반도체 멀티 칩 패키지 및 그 제조방법
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
KR20060133800A (ko) 칩 스택 패키지
TW569410B (en) Window-type ball grid array semiconductor package
KR20030008450A (ko) 볼 그리드 어레이형 적층 패키지
KR20070069753A (ko) 반도체 칩 스택 패키지 및 그것의 패키징 방법
KR20090098074A (ko) 스택 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee