KR20040086725A - 반도체 웨이퍼의 분할 방법 - Google Patents

반도체 웨이퍼의 분할 방법 Download PDF

Info

Publication number
KR20040086725A
KR20040086725A KR10-2003-7014123A KR20037014123A KR20040086725A KR 20040086725 A KR20040086725 A KR 20040086725A KR 20037014123 A KR20037014123 A KR 20037014123A KR 20040086725 A KR20040086725 A KR 20040086725A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
masking member
street
dividing
semiconductor
Prior art date
Application number
KR10-2003-7014123A
Other languages
English (en)
Inventor
세키야가즈마
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20040086725A publication Critical patent/KR20040086725A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0064—Devices for the automatic drive or the program control of the machines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Weting (AREA)
  • Laser Beam Processing (AREA)

Abstract

스트리트에 의해 구획된 다수의 영역에 회로가 형성된 반도체 웨이퍼(W)를 개개의 회로마다의 반도체 칩으로 분할하는 경우에, 적어도 반도체 웨이퍼(W)의 회로면을 마스킹 부재(15)로 피복하고, 스트리트(S)의 상부를 피복하고 있는 마스킹 부재(15)를 레이저 광선의 조사에 의해 제거하고, 스트리트(S)의 상부를 피복하고 있는 마스킹 부재(15)가 제거된 반도체 웨이퍼(W)에 화학적 에칭을 실시하여 스트리트를 침식시켜 개개의 반도체 칩(C)으로 분할한다. 포토마스크나 노광 장치 등이 불필요하기 때문에 경제적이고 또한 간편한 동시에, 반도체 웨이퍼를 절삭하지 않기 때문에, 균열이나 박리 등이 없는 반도체 칩을 형성할 수 있다.

Description

반도체 웨이퍼의 분할 방법 {METHOD FOR DIVIDING SEMICONDUCTOR WAFER}
도 10에 나타내는 반도체 웨이퍼(W)는 테이프(T)를 통해 프레임(F)과 일체로 되어 있다. 반도체 웨이퍼(W)의 표면에는, 일정한 간격을 두고 스트리트(street: S)가 격자형으로 배열되어 있고, 스트리트(S)에 의해 구획된 다수의 직사각형 영역에는 회로가 형성되어 있다. 그리고, 스트리트(S)를 회전 블레이드를 사용하여 절삭함으로써, 개개의 반도체 칩(C)이 된다.
그런데, 회전 블레이드에 의한 절삭에 있어서는, 반도체 칩의 외주에 잔 균열이나 스트레스가 생기는 일이 있기 때문에, 그 균열이나 스트레스가 원인이 되어 항절(抗折) 강도가 저하되고, 외력 또는 히트 사이클에 의해 반도체 칩이 파손되기 쉬워져, 수명이 짧아진다고 하는 문제가 있다. 특히, 예를 들면, 두께가 50㎛ 이하의 반도체 칩에 있어서는, 상기한 균열이나 스트레스는 치명적인 문제가 된다.
그래서, 회전 블레이드를 사용하지 않고, 화학적인 에칭 처리에 의해 반도체 웨이퍼를 분할하는 방법이 검토되고 있다. 그 방법이란, 먼저 회로가 형성된 반도체 웨이퍼(W)의 표면에 포토레지스트막을 형성하고, 스트리트의 상부만을 포토마스크(phtomask)를 사용하여 노광하고, 노광에 의해 변질된 포토레지스트막을 제거한 다음, 에칭에 의해 스트리트를 침식(浸蝕)하여 개개의 반도체 칩으로 분할한다고 하는 방법이다.
그러나, 상기 방법에서 스트리트의 상부에 피복한 포토레지스트막만을 노광하기 위해서는, 반도체 웨이퍼(W)의 크기 및 스트리트 간격에 개별로 대응한 포토마스크를 복수 종류 준비해야 하기 때문에, 비경제적인 동시에 관리가 번잡하게 된다고 하는 문제가 있다.
또 반도체 웨이퍼(W)의 표면에 형성된 스트리트(S)와 그것에 대응하여 포토마스크에 형성된 대응 부분과의 정밀한 위치 맞춤을 하여 노광하는 노광 장치와, 노광에 의해 변질된 포토레지스트막을 제거하기 위한 제거 장치가 필요하기 때문에, 설비 투자가 증대된다고 하는 문제도 있다.
또한 반도체 웨이퍼(W)의 스트리트(S)에 에칭 처리에서는 제거할 수 없는 재질로 얼라인먼트 마크 등의 적층체가 형성되어 있는 경우에는, 실질적으로 반도체 웨이퍼(W)를 분할할 수 없다고 하는 문제도 있다.
이와 같은 문제를 해결하기 위해, 예를 들면, 일본국 특개 2001-127011호 공보에 개시되어 있는 발명과 같이, 스트리트의 상부를 피복하고 있는 레지스트막을 회전 블레이드 등을 사용하여 기계적으로 제거한 다음 화학적으로 에칭하여 개개의 반도체 칩으로 분할하는 방법도 제안되어 있다.
그러나, 이와 같은 방법에 의한 경우에는, 스트리트 상부의 레지스트막을 제거할 때에 반도체 웨이퍼에도 회전 블레이드가 깊이 베는 등하여 반도체 칩에 균열등이 생겨, 항절 강도가 저하되는 일이 있다. 특히, 실리콘 웨이퍼 상에 아주 얇은 층간 절연막(저유전율 절연막)이 복수 적층된 다층 구조의 반도체 웨이퍼의 경우에는, 회전 블레이드의 절삭량이 조금이라도 커지면, 절연막에 회전 블레이드가 깊이 베어져, 절연막이 운모와 같이 벗겨져 떨어질 우려가 있다.
그래서, 본 발명은 화학적 에칭 처리에 의해 반도체 웨이퍼를 분할하는 경우에 있어서, 경제적인 방법으로 균열이나 스트레스, 박리가 없는 고품질의 반도체 칩을 형성하는 것을 목적으로 하고 있다.
본 발명은 화학적 에칭 처리에 의해 반도체 웨이퍼를 분할하여 개개의 칩으로 하는 반도체 웨이퍼의 분할 방법에 관한 것이다.
도 1 (A)는 마스킹 공정의 종료 직후의 반도체 웨이퍼(W)의 상태를 나타내는 설명도이며, 도 1 (B)는 마스킹 부재 제거 공정 종료 직후의 반도체 웨이퍼(W)의상태를 나타내는 설명도이며, 도 1 (C)는 화학적 에칭 처리 공정의 종료 직후의 반도체 웨이퍼(W)의 상태를 나타내는 설명도이다.
도 2는 마스킹 공정에 사용하는 스핀 코터의 일례를 나타내는 사시도이다.
도 3은 마스킹 부재 제거 공정에 사용하는 레이터 가공 장치의 일례를 나타내는 사시도이다.
도 4는 화학적 에칭 처리 공정에 사용하는 드라이 에칭 장치의 일례를 나타내는 사시도이다.
도 5는 동 드라이 에칭 장치의 반출입 챔버 및 처리 챔버를 나타내는 단면도이다.
도 6은 동 드라이 에칭 장치의 처리 챔버 및 가스 공급부의 구성을 나타내는 설명도이다.
도 7 (A)는 마스킹 공정 종료 직후의 반도체 웨이퍼(W)의 상태를 나타내는 설명도이며, 도 7 (B)는 마스킹 부재 제거 공정에서의 절삭홈 형성 직후의 반도체 웨이퍼(W)의 상태를 나타내는 설명도이며, 도 7 (C)는 마스킹 부재 제거 공정의 종료 직후의 반도체 웨이퍼(W)의 상태를 나타내는 설명도이며, 도 7 (D)는 화학적 에칭 처리 공정의 종료 직후의 반도체 웨이퍼(W)의 상태를 나타내는 설명도이다.
도 8은 마스킹 부재 제거 공정에서의 절삭홈의 형성에 사용하는 절삭 장치의 일례를 나타내는 사시도이다.
도 9는 동 절삭 장치를 구성하는 절삭 수단의 기준 위치를 설정하는 모양을 나타내는 설명도이다.
도 10은 지지 테이프를 통해 프레임과 일체로 된 반도체 웨이퍼를 나타내는 평면도이다.
본 발명은 스트리트에 의해 구획된 다수의 영역에 회로가 형성된 반도체 웨이퍼를 개개의 회로마다의 반도체 칩으로 분할하는 반도체 웨이퍼의 분할 방법으로서, 적어도 반도체 웨이퍼의 회로면을 마스킹(masking) 부재로 마스킹하는 마스킹 공정과, 스트리트의 상부를 피복하고 있는 마스킹 부재를 레이저 광선의 조사에 의해 제거하는 마스킹 부재 제거 공정과, 스트리트의 상부를 피복하고 있는 마스킹 부재가 제거된 반도체 웨이퍼에 화학적 에칭을 실시하여 스트리트를 침식(浸蝕)시켜 개개의 반도체 칩으로 분할하는 화학적 에칭 처리 공정으로 최소한 구성된다.
그리고, 상기 반도체 웨이퍼의 분할 방법은, 마스킹 부재 제거 공정에 있어서, 레이저 광선에 의한 마스킹 부재의 제거에 앞서 스트리트 상부의 마스킹 부재에 절삭홈을 형성하고 마스킹 부재의 절삭 잔여부의 두께를 균일하게 하고, 그 후 절삭홈의 바닥부에 레이저 광선을 조사하여 마스킹 부재를 제거하는 것, 반도체 웨이퍼는 반도체 기판 상에 다층 배선이 형성된 반도체 웨이퍼이며, 스트리트 상에는층간 절연막이 적층되는 것, 스트리트 상에 상기 화학적 에칭에 의해 제거할 수 없는 피복층이 형성되어 있는 경우에는, 마스킹 부재 제거 공정에서 레이저 광선을 스트리트에 조사하여 피복층을 제거하는 것, 화학적 에칭 공정에서의 화학적 에칭 처리는 불소계 가스에 의한 드라이 에칭 처리인 것, 반도체 웨이퍼의 두께가 50㎛ 이하인 것을 부가적 요건으로 한다.
상기와 같이 구성되는 반도체 웨이퍼의 분할 방법에서는, 반도체 웨이퍼의 회로면을 마스킹 부재로 피복하고, 스트리트 상의 마스킹 부재를 레이터 광선에 의해 제거한 다음 스트리트를 화학적 에칭함으로써 개개의 반도체 칩으로 분할하기 때문에, 포토마스크, 노광 장치 등을 사용하지 않아, 균열 등이 없는 항절 강도가 높은 반도체 칩을 형성할 수 있다.
또 아주 얇은 층간 절연막이 복수 적층된 다층 구조의 반도체 웨이퍼를 분할하는 경우에는, 레이저 광선을 사용함으로써 절삭과 같은 충격력이 층간 절연막에 가해지지 않기 때문에, 층간 절연막이 운모와 같이 벗겨져 떨어질 우려가 없다.
또한 스트리트 상의 마스킹 부재를 제거할 때에, 미리 절삭에 의해 절삭홈을 형성한 다음 절삭 잔여부를 형성하고, 그후 레이저 광선에 의해 절삭 잔여부를 제거하도록 하면, 절삭 잔여부의 두께를 균일하게 할 수 있기 때문에, 레이저 광선의 주사 속도, 전압을 변화시키지 않고 일정한 값인 채로 조사할 수 있다.
먼저, 본 발명을 실시하기 위한 최량의 형태인 제1 예에 대하여, 도 1 (A) 내지 도 6을 참조하여 설명한다. 도 1 (A), 도 1 (B), 도 1 (C)는 본 발명에 관한 반도체 웨이퍼의 분할 방법을 공정순으로 나타낸 것이며, 도 1 (A)는 마스킹 공정, 도 1 (B)는 마스킹 부재 제거 공정, 도 1 (C)는 화학적 에칭 처리 공정 종료 직후의 반도체 웨이퍼(W)의 상태를 나타내고 있다.
마스킹 공정에서는, 예를 들면 도 2에 나타내는 스핀 코터(10)를 사용하여 반도체 웨이퍼(W)의 표면에 마스킹 부재를 형성한다. 스핀 코터(10)에 있어서는, 반도체 웨이퍼(W)가 지지되는 지지 테이블(11)은 구동부(12)에 구동되어 회전 가능하게 되어 있고, 링형의 프레임(F) 개구부를 막도록 뒤쪽으로터 접착된 테이프(T)의 점착면(粘着面)에 반도체 웨이퍼(W)의 이면(裏面)이 접착됨으로써 테이프(T)를 통해 플레임(F)과 일체로 된 반도체 웨이퍼(W)가 회로면을 위로 하여 지지 테이블(11)에 지지된다.
그리고, 지지 테이블(11)을 고속 회전시키면서 적하부(滴下部)(13)로부터 레지스트 폴리머(14)를 반도체 웨이퍼(W)의 회로면에 적하함으로써, 도 1 (A)에 나타낸 바와 같이, 회로면의 일면에 마스킹 부재(15)가 마스킹된다(마스킹 공정). 여기에서, 후공정을 효율 양호하게 수행하기 위해, 마스킹 부재(15)의 두께는 얇게, 예를 들면 10∼50㎛ 이하로 하는 것이 바람직하다.
그리고, 마스킹 부재(15)는 상기와 같이 스핀 코트에 의해 형성되는 레지스트막에 한정되지 않고, 반도체 웨이퍼(W)에 접착되는 타입의 테이프 등이라도 된다.
다음에, 마스킹 부재 제거 공정에 있어서, 마스킹 공정에서 마스킹한 마스킹 부재(15) 중, 반도체 웨이퍼(W)의 회로면에 형성된 스트리트의 상부를 피복하고 있는 부분만을 제거한다.
마스킹 부재 제거 공정에서는, 예를 들면, 도 3에 나타내는 레이저 가공 장치(20)를 사용한다. 이 레이저 가공 장치(20)에서는, 테이프(T)를 통해 프레임(F)과 일체로 되어 표면에 마스킹 부재(15)가 피복된 복수의 반도체 웨이퍼(W)가 카세트(21)에 수용된다.
그리고, 프레임(F)과 일체로 되어 표면에 마스킹 부재(15)가 피복된 반도체 웨이퍼(W)가 1장씩 반출입 수단(22)에 의해 임시 설치 영역(23)으로 꺼내지고, 반송 수단(24)에 흡착되어 척 테이블(25)로 반송되어 지지된다.
다음에, 척 테이블(25)이 +X 방향으로 이동함으로써, 반도체 웨이퍼(W)가 먼저 얼라인먼트 수단(26)의 바로 아래에 위치하게 되며, 여기에서 스트리트가 검출되어, 그 스트리트와 레이저 조사 수단(27)을 구성하는 조사부(28)와의 Y축 방향의 위치 맞춤이 이루어진다(얼라인먼트된다). 그리고, 마스킹 부재(15)가 반투명인 경우에는, 적외선을 사용하여 얼라인먼트를 실행함으로써, 마스킹 부재(15)를 투과하여 스트리트를 검출할 수 있다.
이와 같이 하여 위치 맞춤이 이루어지면, 다시 척 테이블(25)이 +X 방향으로이동함으로써, 검출된 스트리트 상부의 마스킹 부재(15)에 조사부(28)로부터 레이저 광선이 조사되어, 조사된 부분의 마스킹 부재(15)가 제거된다.
그리고, 레이저 조사 수단(27)을 스트리트 간격씩 Y축 방향으로 송출하면서 척 테리블(25)을 X축 방향으로 왕복 이동시키면, 동 방향 전부의 스트리트 상부의 마스킹 부재가 제거된다.
또한 척 테이블(25)을 90°회전시킨 다음 상기와 동일하게 레이저 광선을 조사하면, 도 1 (B)에 나타낸 바와 같이, 회로면의 일면에 마스킹된 마스킹 부재(15) 중 스트리트(S) 상부의 마스킹 부재(15)만이 제거된다(마스킹 부재 제거 공정).
이와 같이 하여 레이저 광선을 사용하여 스트리트 상부의 마스킹 부재를 제거함으로써, 종래의 노광에 의한 방법에서는 필요했던 전용 포토마스크, 노광 장치, 제거 장치가 불필요하게 되어 경제적인 동시에, 공정을 효율 양호하게 수행할 수 있다.
모든 반도체 웨이퍼에 대하여 마스킹 부재 제거 공정이 종료되면, 카세트(21)마다 다음의 화학적 에칭 공정으로 반송된다. 화학적 에칭 공정에서는, 예를 들면, 도 4에 나타내는 드라이 에칭 장치(30)를 사용한다.
도 4에 나타내는 드라이 에칭 장치(30)는 레이저 가공 장치(20)로부터 반송되어 온 카세트(21)로부터의 반도체 웨이퍼(W)의 반출 및 화학적 에칭 공정 종료 후의 반도체 웨이퍼(W)의 카세트(21)에의 반입을 실행하는 반출입 수단(31)과, 반출입 수단(31)에 의해 반출입되는 반도체 웨이퍼(W)가 수용되는 반출입 챔버(32)와, 드라이 에칭을 하는 처리 챔버(33)와, 에칭 가스를 처리 챔버(33) 내에 공급하는 가스 공급부(34)로 대강 구성된다.
마스킹 부재 제거 공정이 종료된 반도체 웨이퍼(W)는 반출입 수단(31)에 의해 카세트(21)로부터 반출된다. 그리고, 반출입 챔버(32)에 구비한 제1 게이트(35)가 열리고, 도 5에 나타내는 반출입 챔버(32) 내에 위치하게 된 지지부(36)에 반도체 웨이퍼(W)가 탑재된다.
도 5에 나타내는 바와 같이, 반출입 챔버(32)와 처리 챔버(33)는 제2 게이트(37)에 의해 차단되어 있지만, 제2 게이트(37)를 열었을 때에는, 지지부(36)가 반출입 챔버(32)의 내부와 처리 챔버(33) 내부 사이를 이동 가능하게 되어 있다.
도 6에 나타내는 바와 같이, 처리 챔버(33)에는 고주파 전원 및 동조기(同調機)(38)에 접속된 플라스마를 발생하는 한 쌍의 고주파 전극(39)이 상하 방향으로 대치하여 배치되어 있으며, 본 실시예에서는 한쪽의 고주파 전극(39)이 지지부(36)를 겸한 구성으로 되어 있다. 또 지지부(36)에는 지지된 반도체 웨이퍼를 냉각하는 냉각부(40)를 형성하고 있다.
한편, 가스 공급부(34)에는 에칭 가스를 비축한 탱크(41)와, 탱크(41)에 비축된 에칭 가스를 처리 챔버(33)에 공급하는 펌프(42)를 구비하는 동시에, 냉각부(40)에 냉각수를 공급하는 냉각수 순환기(43), 지지부(36)에 흡인력을 공급하는 흡인 펌프(44), 처리 챔버(33) 내의 에칭 가스를 흡인하는 흡인 펌프(45), 흡인 펌프(45)가 흡인한 에칭 가스를 중화하여 배출부(47)에 배출하는 필터(46)를 구비하고 있다.
마스킹 부재 제거 공정이 종료된 반도체 웨이퍼(W)를 드라이 에칭할 때에, 반출입 챔버(32)에 설치한 제1 게이트(35)를 열고, 반출입 수단(31)이 반도체 웨이퍼(W)를 지지하여 도 5에서의 화살표 방향으로 이동함으로써, 반출입 챔버(32) 내에 위치하게 된 지지부(36)에 반도체 웨이퍼(W)가 표면을 위로 하여 탑재된다. 그리고, 제1 게이트(35)를 닫아 반출입 챔버(32) 내를 진공으로 한다.
다음에, 제2 게이트(37)를 열고 지지부(36)가 처리 챔버(33) 내로 이동함으로써, 반도체 웨이퍼(W)가 처리 챔버(33) 내에 수용된다. 처리 챔버(33) 내에는, 펌프(42)에 의해 에칭 가스, 예를 들면, 희박한 불소계 가스를 공급하는 동시에, 고주파 전원 및 동조기(38)로부터 고주파 전극(39)에 고주파 전극을 공급함으로써, 반도체 웨이퍼(W)의 표면을 플라스마에 의해 드라이 에칭한다. 이 때, 냉각부(40)에는 냉각수 순환기(43)에 의해 냉각수가 공급된다.
이와 같이 하여 드라이 에칭이 실행되면, 반도체 웨이퍼(W)의 표면 중 스트리트의 상부에 피복되어 있던 마스킹 부재는 마스킹 부재 제거 공정에서 제거되고 있지만, 그 밖의 부분은 마스킹 부재로 피복되어 있기 때문에, 스트리트만이 에칭 처리에 의해 침식되어, 도 1 (C)에 나타내는 바와 같이, 개개의 반도체 칩(C)으로 분할된다(화학적 에칭 처리 공정).
에칭 종료 후에는, 처리 챔버(33)에 공급한 에칭 가스를 흡인 펌프(45)에 의해 흡인하고 필터(46)에서 중화하여 배출부(47)로부터 외부로 배출한다. 그리고, 처리 챔버(33) 내를 진공으로 하여 제2 게이트(37)를 열고, 에칭이 끝난 반도체 웨이퍼(W)를 지지한 지지부(36)가 반출입 챔버(32)로 이동되고 제2 게이트(37)를 닫는다.
반도체 웨이퍼(W)가 반출입 챔버(32)로 이동하면, 제1 게이트(35)를 열고, 반출입 수단(31)이 반도체 웨이퍼(W)를 지지하여 반출입 챔버(32)로부터 반출하고 카세트(21)에 수용한다.
이상과 같은 공정을 모든 반도체 웨이퍼에 대하여 수행함으로써, 화학적 에칭 처리에 의해 분할된 모든 반도체 웨이퍼가 카세트(21)에 수용된다. 그리고, 개개의 반도체 칩(C) 표면에 마스킹되어 있는 마스킹 부재는 적당한 용제를 사용하여 제거할 필요가 있다.
이와 같이 하여 형성된 개개의 반도체 칩(C)은 회전 블레이드를 사용하여 절삭에 의해 분할된 것이 아니기 때문에, 균열이나 스트레스가 없는 고품질의 것이 된다. 특히, 두께가 50㎛ 이하의 얇은 반도체 웨이퍼의 경우에는, 절삭하여 분할하는 방법에 의하면 균열이나 스트레스가 생기기 쉬우므로, 본 발명을 이용하면 특히 효과적이다.
또 반도체 웨이퍼(W)가 반도체 기판 상에 아주 얇은 층간 절연막이 복수 적층된 다층 구조의 반도체 웨이퍼인 경우에는, 레이저 광선을 사용함으로써, 절삭 시와 같은 충격력이 층간 절연막에 가해지지 않기 때문에, 층간 절연막이 운모와 같이 벗겨져 떨어질 우려도 없다.
또 드라이 에칭 처리는 반도체 웨이퍼의 두께가 두꺼워질수록 시간이 걸리게 되지만, 두께가 50㎛ 이하의 얇은 반도체 웨이퍼이면, 드라이 에칭 처리에 그다지 시간을 요하지 않기 때문에, 생산성을 확보할 수 있어, 이 점에서도 본 발명은 유용하다.
그리고, 에칭 처리에서는 제거할 수 없는 패턴 등의 피복층이 스트리트에 형성되어 있는 경우에는, 마스킹 부재 제거 공정에서 레이저 광선을 그 피복층에 조사하면, 그 피복층을 제거할 수 있기 때문에, 그와 같은 패턴이 형성된 반도체 웨이퍼도 에칭에 의해 분할할 수 있다.
다음에, 본 발명을 실시하기 위한 최량의 형태의 제2 예에 대하여, 도 7 (A) 내지 도 9를 참조하여 설명한다. 도 7 (A)는 마스킹 공정 종료 직후의 반도체 웨이퍼(W)의 상태, 도 7 (B)는 마스킹 부재 제거 공정 도중의 반도체 웨이퍼(W)의 상태, 도 7 (C)는 마스킹 부재 제거 공정 종료 직후의 반도체 웨이퍼(W)의 상태, 도 7 (D)는 화학적 에칭 처리 공정 종료 직후의 반도체 웨이퍼(W)의 상태를 나타내고 있다.
마스킹 공정에서는, 도 2에 나타낸 방법과 동일한 방법에 의해 반도체 웨이퍼(W)의 표면에 마스킹 부재(15)를 형성한다.
마스킹 부재 제거 공정에서는, 먼저 도 8에 나타내는 절삭 장치(50)를 사용하여, 도 7 (B)에 나타내는 바와 같이, 스트리트 상부의 마스킹 부재(15)에 절삭홈(15a)을 형성한다.
이 절삭 장치(50)에서는, 테이프(T)를 통해 프레임(F)과 일체로 되어 표면에 마스킹 부재(15)가 마스킹된 복수의 반도체 웨이퍼(W)가 카세트(51)에 수용된다.
그리고, 프레임(F)과 일체로 되어 표면에 마스킹 부재(15)가 마스킹된 반도체 웨이퍼(W)가 1장씩 반출입 수단(52)에 의해 임시 설치 영역(53)으로 꺼내져, 반송 수단(54)에 흡착되고 척 테이블(55)로 반송되어 지지된다.
다음에, 척 테이블(55)이 +X 방향으로 이동함으로써, 반도체 웨이퍼(W)가 먼저 얼라인먼트 수단(56)의 바로 아래에 위치하게 되며, 여기에서 스트리트가 검출되고, 그 스트리트와 절삭 수단(57)을 구성하는 회전 블레이드(58)와의 Y축 방향의 위치 맞춤이 이루어진다(얼라인먼트된다). 그리고, 마스킹 부재(15)가 반투명인 경우에는, 적외선에 의한 얼라인먼트에 의해 마스킹 부재(15)를 투과하여 스트리트를 검출할 수 있다.
이와 같이 하여 위치 맞춤이 이루어지면, 다시 척 테이블(55)이 +X 방향으로 이동하는 동시에, 회전 블레이드(58)가 고속 회전하면서 절삭 수단(57)이 하강하여, 검출된 스트리트 상부의 마스킹 부재(15)에 고속 회전하는 회전 블레이드(58)가 절삭한다.
이 때, 회전 블레이드(58)에 의한 절삭량을 고정밀도로 제어함으로써, 스트리트 상부의 마스킹 부재(15)가 모두 제거되지 않도록 하여 절삭홈(15a)을 형성한다. 즉, 도 7 (B)에 나타낸 바와 같이, 절삭 잔여부(15b)가 형성되도록 절삭한다.
여기에서, 회전 블레이드(58)에 의한 절삭량을 고정밀도로 제어하기 위해서는, 미리 절삭 수단(57)의 기준 위치를 설정해 둘 필요가 있다. 그래서, 도 9에 나타내는 바와 같이, 스핀들(59)에 회전 블레이드(58)가 장착되고 플렌지(60a, 60b) 및 너트(61)에 의해 고정된 구성의 절삭 수단(57)을 서서히 하강시켜 가고, 회전 블레이드(58)와 척 테이블(55) 주위의 금속부(55a)가 접촉했을 때의 도통(導通)을 검출부(62)에서 검출하고, 그 때의 절삭 수단(57)의 위치를 Z축 방향의 기준위치로 한다.
금속부(55a)의 표면과 척 테이블(55)의 표면과는 동일 평면 상에 있고, 반도체 웨이퍼(W)의 이면(裏面)은 척 테이블(55)에 간극 없이 흡착되기 때문에, 상기 기준 위치를 기준으로 하여 회전 블레이드(58)의 Z축 방향 위치를 모든 절삭홈(15a)의 형성 시에 동일하게 제어하면, 절삭 잔여부(15b)의 두께는 모두 고정밀도로 균일하게 된다.
상기와 같이 하여 실행하는 절삭을, 척 테이블(55)을 X축 방향으로 왕복 이동시키는 동시에 절삭 수단(57)을 스트리트 간격씩 Y축 방향으로 송출하면서 실행하면, 동 방향의 모든 스트리트 상부에 절삭홈(15a)이 형성되는 동시에, 절삭 잔여부(15b)가 형성된다.
또한 척 테이블(55)을 90°회전시킨 다음 상기와 동일하게 절삭하면, 모든 스트리트 상부의 마스킹 부재(15)에 절삭홈(15a)이 형성되는 동시에, 절삭 잔여부(15b)가 형성된다(마스킹 부재 제거 공정).
다음에, 도 3에 나타낸 방법과 동일한 방법에 의해 절삭홈(15a)의 바닥부, 즉 절삭 잔여부(15b)에 레이저 광선을 조사하면, 도 7 (C)에 나타낸 바와 같이, 절삭 잔여부(15b)가 제거된다(마스킹 부재 제거 공정).
이와 같이 최초로 절삭홈(15a)을 형성하고 절삭 잔여부(15b)를 형성해 두면, 설사 마스킹 부재(15)의 표면이 평활하지 않다고 해도, 절삭 잔여부(15c)의 두께는 고정밀도로 균일하기 때문에, 레이저 광선의 주사 속도, 전압을 변화시키지 않고 효율 양호하고 원활하게 마스킹 부재(15)를 제거할 수 있다.
다음에, 도 4 내지 도 6에 나타낸 드라이 에칭 장치(30)를 사용하여 반도체 웨이퍼(W)의 스트리트를 에칭함으로써, 도 7 (D)에 나타내는 바와 같이, 개개의 반도체 칩(C)으로 분할된다.
그리고, 이상의 설명에서는, 화학적 에칭 처리 공정을 드라이 에칭에 의해 실행하는 것으로 했지만, 드라이 에칭에 한정되지 않고, 불산계의 에칭액에 반도체 웨이퍼를 침지(浸漬)하는 웨트 에칭에 의해 실행해도 된다.
이상과 같이, 본 발명에 관한 반도체 웨이퍼의 분할 방법은 반도체 웨이퍼의 회로면을 마스킹 부재로 마스킹하고, 스트리트 상의 마스킹 부재를 레이저 광선에 의해 제거한 다음 스트리트를 화학적으로 에칭함으로써, 개개의 반도체 칩으로 분할하기 때문에, 결함 등이 없고 항절 강도가 높은 고품질의 반도체 칩 제조에 유용하다. 특히, 아주 얇은 층간 절연막이 복수 적층된 다층 구조의 반도체 웨이퍼를 분할하는 경우에는, 레이저 광선을 사용함으로써 절삭과 같은 충격력이 층간 절연막에 가해지지 않아, 절연막이 운모와 같이 벗겨져 떨어질 우려가 없기 때문에 특히 유용해진다.

Claims (6)

  1. 스트리트(street)에 의해 구획된 다수의 영역에 회로가 형성된 반도체 웨이퍼를 개개의 회로마다의 반도체 칩으로 분할하는 반도체 웨이퍼의 분할 방법으로서,
    적어도 상기 반도체 웨이퍼의 회로면을 마스킹(masking) 부재로 마스킹하는 마스킹 공정과,
    상기 스트리트의 상부를 피복하고 있는 마스킹 부재를 레이저 광선의 조사(照射)에 의해 제거하는 마스킹 부재 제거 공정과,
    상기 스트리트의 상부를 피복하고 있는 마스킹 부재가 제거된 반도체 웨이퍼에 화학적 에칭을 실시하여 상기 스트리트를 침식(浸蝕)시켜 개개의 반도체 칩으로 분할하는 화학적 에칭 처리 공정
    으로 최소한 구성되는 반도체 웨이퍼의 분할 방법.
  2. 제1항에 있어서,
    상기 마스킹 부재 제거 공정에서는, 상기 레이저 광선에 의한 상기 마스킹 부재의 제거에 앞서 상기 스트리트 상부의 상기 마스킹 부재에 절삭홈을 형성하고 상기 마스킹 부재의 절삭 잔여부의 두께를 균일하게 하고, 그 후 상기 절삭홈의 바닥부에 레이저 광선을 조사하여 상기 마스킹 부재를 제거하는 반도체 웨이퍼의 분할 방법.
  3. 제1항에 있어서,
    상기 반도체 웨이퍼는 반도체 기판 상에 다층 배선이 형성된 반도체 웨이퍼이며, 상기 스트리트 상에는 층간 절연막이 적층되는 반도체 웨이퍼의 분할 방법.
  4. 제1항에 있어서,
    상기 스트리트 상에 상기 화학적 에칭에 의해 제거할 수 없는 피복층이 형성되어 있는 경우에는, 마스킹 부재 제거 공정에서 상기 레이저 광선을 상기 스트리트에 조사하여 상기 피복층을 제거하는 반도체 웨이퍼의 분할 방법.
  5. 제1항에 있어서,
    상기 화학적 에칭 공정에서의 화학적 에칭 처리는 불소계 가스에 의한 드라이 에칭 처리인 반도체 웨이퍼의 분할 방법.
  6. 제1항에 있어서,
    상기 반도체 웨이퍼의 두께가 50㎛ 이하인 반도체 웨이퍼의 분할 방법.
KR10-2003-7014123A 2002-02-25 2003-02-06 반도체 웨이퍼의 분할 방법 KR20040086725A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002047864 2002-02-25
JPJP-P-2002-00047864 2002-02-25
PCT/JP2003/001235 WO2003071591A1 (fr) 2002-02-25 2003-02-06 Procede de subdivision de plaquettes semi-conductrices

Publications (1)

Publication Number Publication Date
KR20040086725A true KR20040086725A (ko) 2004-10-12

Family

ID=27750719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7014123A KR20040086725A (ko) 2002-02-25 2003-02-06 반도체 웨이퍼의 분할 방법

Country Status (8)

Country Link
US (1) US20040137700A1 (ko)
JP (1) JP4447325B2 (ko)
KR (1) KR20040086725A (ko)
CN (1) CN1515025A (ko)
AU (1) AU2003246348A1 (ko)
DE (1) DE10391811B4 (ko)
TW (1) TWI282118B (ko)
WO (1) WO2003071591A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222489B1 (ko) * 2011-03-09 2013-01-15 한국기계연구원 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003090258A2 (en) 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP4961206B2 (ja) * 2003-06-06 2012-06-27 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 界面活性剤膜を用いるレーザ切削加工
JP4456421B2 (ja) * 2004-06-22 2010-04-28 株式会社ディスコ 加工装置
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
GB2420443B (en) * 2004-11-01 2009-09-16 Xsil Technology Ltd Increasing die strength by etching during or after dicing
JP4769451B2 (ja) * 2004-12-01 2011-09-07 株式会社ディスコ 露光装置
JP4571870B2 (ja) * 2005-02-02 2010-10-27 株式会社ディスコ 露光装置
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4554419B2 (ja) * 2005-04-06 2010-09-29 株式会社ディスコ ウェーハの分割方法
JP2006294807A (ja) * 2005-04-08 2006-10-26 Disco Abrasive Syst Ltd ウエーハの分割方法
US7538295B2 (en) * 2005-04-21 2009-05-26 Hewlett-Packard Development Company, L.P. Laser welding system
JP4774852B2 (ja) * 2005-08-02 2011-09-14 セイコーエプソン株式会社 構造体の製造方法
US8728915B2 (en) 2008-07-03 2014-05-20 Advanced Semiconductor Engineering, Inc. Wafer laser-making method and die fabricated using the same
JP5432481B2 (ja) * 2008-07-07 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5254733B2 (ja) * 2008-10-02 2013-08-07 株式会社ディスコ ウォータジェット加工方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US9105705B2 (en) * 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US20120322235A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using hybrid galvanic laser scribing process with plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
KR20130117474A (ko) * 2012-04-18 2013-10-28 서울바이오시스 주식회사 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) * 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8940619B2 (en) * 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
CN102848084B (zh) * 2012-09-28 2015-09-16 合肥彩虹蓝光科技有限公司 一种具有不同切割深度的发光原件切割方法
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US9620379B2 (en) 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
JP6336719B2 (ja) 2013-07-16 2018-06-06 株式会社ディスコ プラズマエッチング装置
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
DE102013108583A1 (de) 2013-08-08 2015-03-05 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
JP6113022B2 (ja) * 2013-08-13 2017-04-12 株式会社ディスコ プラズマエッチング装置
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
JP6276947B2 (ja) * 2013-09-02 2018-02-07 株式会社ディスコ 加工方法
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
JP2015138858A (ja) * 2014-01-22 2015-07-30 株式会社ディスコ ウェーハの加工方法
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US8927393B1 (en) * 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
EP2908335B1 (en) * 2014-02-14 2020-04-15 ams AG Dicing method
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
JP2015220240A (ja) * 2014-05-14 2015-12-07 株式会社ディスコ ウェーハの加工方法
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
JP2017041587A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの分割方法
EP3376526B1 (en) * 2015-11-09 2022-06-22 Furukawa Electric Co., Ltd. Method for manufacturing semiconductor chip, and mask-integrated surface protection tape used therein
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP6575874B2 (ja) * 2016-03-09 2019-09-18 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
JP7171138B2 (ja) 2018-12-06 2022-11-15 株式会社ディスコ デバイスチップの製造方法
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) * 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JP4387007B2 (ja) * 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) * 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP2003257896A (ja) * 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222489B1 (ko) * 2011-03-09 2013-01-15 한국기계연구원 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법

Also Published As

Publication number Publication date
DE10391811B4 (de) 2012-06-21
CN1515025A (zh) 2004-07-21
TWI282118B (en) 2007-06-01
JPWO2003071591A1 (ja) 2005-06-16
US20040137700A1 (en) 2004-07-15
DE10391811T5 (de) 2005-04-14
JP4447325B2 (ja) 2010-04-07
WO2003071591A1 (fr) 2003-08-28
TW200303577A (en) 2003-09-01
AU2003246348A1 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
KR20040086725A (ko) 반도체 웨이퍼의 분할 방법
KR20040086724A (ko) 반도체 웨이퍼의 분할 방법
US9379015B2 (en) Wafer processing method
TWI392002B (zh) Laser processing device
CN108231676B (zh) 晶片的加工方法
JP2008053417A (ja) 半導体チップの製造方法及び半導体ウエハの処理方法
JP2001127011A (ja) 半導体ウェーハの分割方法
TWI784121B (zh) 加工方法、蝕刻裝置以及雷射加工裝置
US20060130967A1 (en) Wafer machining apparatus
CN110364482B (zh) 晶片的加工方法
CN110364481B (zh) 晶片的加工方法
US11990371B2 (en) Device chip manufacturing method
US11456213B2 (en) Processing method of wafer
JP2020194918A (ja) 素子チップの製造方法
JP2019096812A (ja) 被加工物の加工方法
JP7471746B2 (ja) チャックテーブル、及びチャックテーブルの製造方法
KR20230081608A (ko) 디바이스 칩의 제조 방법
JP2021100074A (ja) 被加工物の加工方法
TW202326833A (zh) 元件晶片的製造方法
JP2024027848A (ja) ウェーハの加工方法
TW202414548A (zh) 器件晶圓之加工方法
JP2023056101A (ja) デバイスチップの製造方法
JP2023092654A (ja) 被加工物の加工方法
JP2023056102A (ja) デバイスチップの製造方法
JP2020198367A (ja) 基板処理システム及び基板処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application