KR20040082801A - Driving method for plasma display panel - Google Patents
Driving method for plasma display panel Download PDFInfo
- Publication number
- KR20040082801A KR20040082801A KR1020030017484A KR20030017484A KR20040082801A KR 20040082801 A KR20040082801 A KR 20040082801A KR 1020030017484 A KR1020030017484 A KR 1020030017484A KR 20030017484 A KR20030017484 A KR 20030017484A KR 20040082801 A KR20040082801 A KR 20040082801A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- address
- voltage
- section
- display panel
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로, 보다 상세하게는 스캔시 방전 불안을 해결하기 위한 위한 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel, and more particularly, to a method of driving a plasma display panel for solving a discharge anxiety during scanning.
플라즈마 디스플레이 패널(PDP)은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀이 매트릭스 형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로구분된다.A plasma display panel (PDP) is a flat display device that displays characters or images by using a plasma generated by gas discharge. The plasma display panel (PDP) is arranged in a matrix form from tens to millions of pixels according to its size. The PDP is classified into a direct current type (DC type) and an alternating current type (AC type) according to the shape of the driving voltage waveform applied and the structure of the discharge cell.
직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면, 교류형 PDP는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.In the DC-type PDP, since the electrode is exposed to the discharge space as it is, current flows in the discharge space while voltage is applied, and there is a disadvantage in that a resistance for current limitation must be made for this purpose. On the other hand, AC type PDP has an advantage that the current is limited by the formation of a natural capacitance component because the dielectric layer covers the electrode, and the life is longer than the direct current type because the electrode is protected from the impact of ions during discharge.
도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.1 is a partial perspective view of an AC plasma display panel.
도 1에 도시된 바와 같이, 제1 유리기판(1)위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2 유리기판(6)위에는 절연체층(7)으로 덮인 복수의 어드레스전극(8)이 설치된다. 어드레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다.As shown in FIG. 1, a scan electrode 4 and a sustain electrode 5 covered with a dielectric layer 2 and a protective film 3 are arranged in parallel on the first glass substrate 1. A plurality of address electrodes 8 covered with the insulator layer 7 are provided on the second glass substrate 6. A partition 9 is formed on the insulator layer 7 between the address electrodes 8 in parallel with the address electrode 8. In addition, the phosphor 10 is formed on the surface of the insulator layer 7 and on both side surfaces of the partition wall 9.
제1 유리기판(1)과 제2 유리기판(6)은 주사전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부에 있는 방전공간이 방전셀(12)을 형성한다.The first glass substrate 1 and the second glass substrate 6 have a discharge space 11 therebetween so that the scan electrode 4 and the address electrode 8 and the sustain electrode 5 and the address electrode 8 are orthogonal to each other. They are arranged to face each other. The discharge space at the intersection of the address electrode 8 and the pair of the scanning electrode 4 and the sustain electrode 5 forms a discharge cell 12.
도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.2 shows an electrode arrangement diagram of the plasma display panel.
도 2에 도시된 바와 같이, PDP 전극은 m ×n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고, 행 방향으로는 n 행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 지그재그로 배열되어 있다. 이하에서는 주사전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다.As shown in FIG. 2, the PDP electrode has a matrix structure of m × n. Specifically, the address electrodes A1 to Am are arranged in the column direction, and the scan electrodes Y1 of n rows in the row direction. Yn) and sustain electrodes X1 to Xn are arranged in a zigzag pattern. Hereinafter, the scanning electrode will be referred to as "Y electrode" and the sustain electrode as "X electrode".
도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.The discharge cell 12 shown in FIG. 2 corresponds to the discharge cell 12 shown in FIG.
도 3은 종래 기술에 의한 플라즈마 디스플레이 패널의 구동파형도를 나타낸 것이다.3 illustrates a driving waveform diagram of a plasma display panel according to the related art.
도 3에 나타나 있듯이, 종래 PDP의 구동 방법에 따르면 각 서브필드는 리셋구간, 어드레스 구간, 유지 구간으로 구성되며, 리셋, 어드레스, 유지 동작이 순차적으로 수행된 후에 다시 리셋, 어드레스, 유지 동작이 반복 수행된다. 이러한 PDP는 서브 필드를 기본 단위로 하여 통상 8~12개의 서브 필드가 1개의 프레임을 이루며 1개의 화상을 구현한다.As shown in FIG. 3, according to the conventional method of driving a PDP, each subfield includes a reset section, an address section, and a sustain section. After the reset, address, and sustain operations are sequentially performed, the reset, address, and sustain operations are repeated. Is performed. In such a PDP, a subfield is used as a basic unit, and 8 to 12 subfields form one frame and implement one image.
리셋 구간은 이전의 유지 방전의 벽전하 상태를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup)하는 역할을 한다. 어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(즉, 어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.The reset section serves to erase the wall charge state of the previous sustain discharge and to set up wall charge in order to stably perform the next address discharge. The address period is a period during which the wall charges are accumulated in the cells (that is, addressed cells) that are turned on by selecting cells that are turned on and cells that are not turned on in the panel. The sustain period is a period in which discharge for actually displaying an image on the addressed cell is performed.
특히, 어드레스 구간은 플라즈마 디스플레이 패널의 화면에 안정적인 방전을 시키기 위해 매우 중요한 구간이다.In particular, the address section is a very important section for stable discharge on the screen of the plasma display panel.
어드레스 구간에서 1개의 Y 전극을 주사하여 어드레스 할 경우에, Y 전극에는 스캔 전압이 인가되고, X 전극은 Ve로 유지되며, 표시할 데이터가 있는 경우에 어드레스 전극에는 어드레스 펄스가 공급되어 어드레스 방전이 일어나게 된다. 이때, 어드레스 방전은 Y 전극의 스캔 전압이 기준 레벨(reference level)로 떨어질때, 어드레스 데이터가 기입(write)되어 유지 구간에서 셀이 방전되도록 유도한다.In the case of scanning and addressing one Y electrode in the address period, a scan voltage is applied to the Y electrode, the X electrode is maintained at Ve, and when there is data to be displayed, an address pulse is supplied to the address electrode so that an address discharge is generated. Get up. In this case, when the scan voltage of the Y electrode drops to a reference level, the address discharge causes the address data to be written to discharge the cell in the sustain period.
그런데, 도 2에 나타낸 전극 배열에서 어드레스 전극(A1-Am)의 상단에 어드레스 펄스가 인가되하면, 어드레스 전극(A1-Am)에 존재하는 기생 성분에서 의해 어드레스 전극(A1-Am)의 하단에 인가되는 어드레스 펄스의 전압 레벨이 떨어지게 된다.However, if an address pulse is applied to the upper end of the address electrodes A1-Am in the electrode array shown in Fig. 2, the parasitic components present in the address electrodes A1-Am are applied to the lower end of the address electrodes A1-Am. The voltage level of the address pulse applied is reduced.
주사 전극(Y1-Yn) 중 하단에 위치하는 주사 전극(Yi-Yn)(여기서 i는 n에 가까운 정수)을 스캔하는 경우에 어드레스 전극(A1-Am)에 인가되는 전압 레벨이 낮으므로, 어드레스 구간동안 주사 전극(Yi-Yn)에 위치하는 셀에 쌓이는 벽전하의 양이 주변 셀에 비하여 적어진다.When scanning the scan electrodes Yi-Yn (where i is an integer close to n) of the scan electrodes Y1-Yn, where the voltage level applied to the address electrodes A1-Am is low, the address The amount of wall charges accumulated in the cells positioned on the scan electrodes Yi-Yn during the interval is reduced compared to the surrounding cells.
즉, 어드레스 구간동안 주사 전극(Yi-Yn)에 위치하는 셀에는 충분한 벽전하가 쌓이지 않아, 유지 구간에서 방전시 방전 불안이 발생한다는 문제점이 있다.That is, there is a problem that sufficient wall charges do not accumulate in the cells positioned in the scan electrodes Yi-Yn during the address period, and thus, discharge anxiety occurs during discharge in the sustain period.
본 발명은 위의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 어드레스 구간에서 방전 불안을 해소하기 위한 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of driving a plasma display panel to solve the discharge anxiety in the address period.
도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.1 is a partial perspective view of an AC plasma display panel.
도 2는 플라즈마 디스플레이 패널의 전극 배열도이다.2 is an arrangement diagram of electrodes of a plasma display panel.
도 3은 종래 플라즈마 디스플레이 패널의 구동파형도이다.3 is a driving waveform diagram of a conventional plasma display panel.
도 4는 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동파형도를 도시한 것이다.4 shows a driving waveform diagram of the plasma display panel according to the embodiment of the present invention.
상기한 바와 같은 목적을 실현하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법의 특징은, 제1 기판 상에 각각 나란히 형성되는 주사 전극 및 유지 전극과, 상기 주사 전극 및 상기 유지 전극에 교차하며 제2 기판 상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서, 어드레스 구간은 시간적 순서로 제1 구간과 제2 구간을 포함하며, 상기 제1 구간동안 상기 유지전극에 제1 레벨의 전압을 인가하는 단계, 그리고 상기 제2 구간동안 상기 유지전극에 상기 제1 레벨보다 높은 제2 레벨의 전압을 인가하는 단계를 포함한다.The driving method of the plasma display panel according to the present invention for achieving the above object is characterized in that the scan electrode and the sustain electrode formed on the first substrate side by side, and intersecting the scan electrode and the sustain electrode, A method of driving a plasma display panel including an address electrode formed on a second substrate, wherein the address section includes a first section and a second section in a temporal order, and a first level on the sustain electrode during the first section. And applying a voltage of a second level higher than the first level to the sustain electrode during the second period.
상기 어드레스 전극에는 구동 전압을 공급하는 구동 회로가 연결되어 있으며, 상기 제1 구간은 상기 어드레스 전극 중 상기 구동 회로와 상기 어드레스 전극의 연결점에 인접한 제1 영역과 교차하는 주사 전극이 선택되는 구간이며, 상기 제2 구간은 상기 어드레스 전극 중 상기 연결점에서 멀리 떨어진 제2 영역과 교차하는 주사 전극이 선택되는 구간이다.A driving circuit for supplying a driving voltage is connected to the address electrode, and the first section is a section in which a scan electrode intersecting a first region adjacent to a connection point between the driving circuit and the address electrode is selected. The second section is a section in which a scan electrode intersecting a second region far from the connection point among the address electrodes is selected.
상기 제2 레벨의 전압과 제1 레벨의 전압의 전압차는 상기 제2 영역에서의 상기 구동 전압의 감소량을 보상할 수 있는 범위 이내이다.The voltage difference between the voltage of the second level and the voltage of the first level is within a range capable of compensating for the reduction amount of the driving voltage in the second region.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동파형도를 도시한 것이다.4 shows a driving waveform diagram of the plasma display panel according to the embodiment of the present invention.
도 4에 도시된 바와 같이, 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동 방법은 리셋 구간, 어드레스 구간, 유지 구간, 유지 소거 후 다시 각 구간을 반복한다.As shown in FIG. 4, the driving method of the plasma display panel according to the embodiment of the present invention repeats each section again after the reset section, the address section, the sustain section, and the sustain erase.
도 2에 나타낸 전극 배열을 가지는 플라즈마 디스플레이 패널에서, 어드레스 구간에서는 주사 전극(이하, Y 전극이라 함)(Y1-Yn)에 순차적으로 기준 레벨의 전압이 인가되어 방전 셀이 선택된다.In the plasma display panel having the electrode array shown in Fig. 2, the discharge cells are selected by sequentially applying a reference level voltage to the scan electrodes (hereinafter referred to as Y electrodes) Y1-Yn in the address section.
예를 들어, n번째 Y 전극(Yn)에 연결된 방전 셀이 선택된다고 가정하면, Y 전극(Yn)에는 기준 레벨의 전압이 인가되고 나머지 Y 전극(Y1-Yn-1)에는 스캔 전압(Vsc)이 인가된다.For example, assuming that a discharge cell connected to the nth Y electrode Yn is selected, a voltage of a reference level is applied to the Y electrode Yn, and a scan voltage Vsc is applied to the remaining Y electrodes Y1-Yn-1. Is applied.
이때, 어드레스 전극(A1-Am) 중 어드레스 전압(Va)이 인가되는 전극과 Y 전극(Yn)에 의해 정의되는 셀들이 유지 구간에서 방전이 되는 셀로 선택된다. 그리고 유지 전극(이하, X 전극이라 함)은 셀에 벽전하를 형성하기 위해 기준 레벨의 전압보다 높은 전압(Ve)로 유지된다.At this time, the electrodes defined by the electrode and the Y electrode Yn to which the address voltage Va is applied are selected as the cells to be discharged in the sustain period. The sustain electrode (hereinafter referred to as the X electrode) is maintained at a voltage Ve higher than the voltage of the reference level to form wall charge in the cell.
그런데, 앞에서 설명한 것처럼 어드레스 전극에서 형성되는 기생 성분 때문에 Y 전극(Yn)에 의해 정의되는 셀에 인가되는 어드레스 전압(Va)은 상단의 Y 전극(Y1)에 의해 정의되는 셀에 인가되는 어드레스 전압(Va)보다 낮은 값이 된다.However, as described above, the address voltage Va applied to the cell defined by the Y electrode Yn due to the parasitic component formed at the address electrode is the address voltage applied to the cell defined by the Y electrode Y1 at the top ( The value becomes lower than Va).
따라서, 본 발명의 실시예에서는 하단의 Y 전극(Yi-Yn)(여기서 i는 n에 가까운 정수)에 기준 레벨의 전압이 인가되는 동안, X 전극에는 Ve레벨 보다 높은 전압(Ve')을 인가한다. 즉, 어드레스 전극에 인가되는 전압이 줄어드는 것을 X 전극에 높은 전압을 인가하여 보상한다.Therefore, in the embodiment of the present invention, while the reference level voltage is applied to the lower Y electrode Yi-Yn (where i is an integer close to n), the voltage Ve 'higher than the Ve level is applied to the X electrode. do. That is, the reduction of the voltage applied to the address electrode is compensated by applying a high voltage to the X electrode.
이와 같이 하면, 어드레스 구간동안 선택되는 셀에서는 Y 전극에는 기준 레벨의 전압이 인가되고 X 전극 및 어드레스 전극에는 각각 기준 레벨의 전압보다 높은 Ve(Ve') 및 Va이 인가된다.In this way, in the cell selected during the address period, the voltage of the reference level is applied to the Y electrode, and Ve (Ve ') and Va higher than the voltage of the reference level are applied to the X electrode and the address electrode, respectively.
그러면, 기준 레벨의 전압과 Ve(Ve') 및 Va의 전압차에 의해 셀에 벽전하가 형성되게 된다. 그리고 본 발명의 실시예에서는 패널 하단에 위치하는 셀에서 어드레스 전압(Va)이 줄어드는 것이 X 전극에 Ve 보다 높은 레벨의 Ve' 전압이 인가되는 것으로 보상되므로, 패널 하단의 셀에는 충분한 벽전하를 형성시킬 수 있다.Then, wall charges are formed in the cell by the voltage difference between the reference level voltage and the voltage Ve (Ve ') and Va. In the embodiment of the present invention, the reduction of the address voltage Va in the cell positioned at the bottom of the panel is compensated by applying the Ve 'voltage having a higher level than Ve to the X electrode, thereby forming sufficient wall charge in the cell at the bottom of the panel. You can.
이로 인해, 본 발명에 따른 실시예에서는 어드레스 구간에서 벽전하의 양이 조절되어 셀들의 방전 균일화를 기대할 수 있으며, 스캔 라인당 방전 조건을 제어하하여 방전 불안을 해소할 수 있다.For this reason, in the embodiment according to the present invention, the amount of wall charges is adjusted in the address period, so that the discharge uniformity of the cells can be expected, and discharge anxiety can be solved by controlling the discharge conditions per scan line.
상기 도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The drawings and detailed description of the invention are merely exemplary of the invention, which are used for the purpose of illustrating the invention only and are not intended to limit the scope of the invention as defined in the appended claims or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
본 발명에 의한 플라즈마 디스플레이 패널의 구동 방법은 어드레스 구간에서 벽전하의 양을 조절하여 셀의 방전 균일화를 제어할 수 있으며, 스캔 라인당 방전 조건을 제어하여 방전 불안을 해소할 수 있는 효과가 있다.The driving method of the plasma display panel according to the present invention can control the discharge uniformity of the cell by adjusting the amount of wall charges in the address period, and the discharge anxiety can be solved by controlling the discharge conditions per scan line.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030017484A KR20040082801A (en) | 2003-03-20 | 2003-03-20 | Driving method for plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030017484A KR20040082801A (en) | 2003-03-20 | 2003-03-20 | Driving method for plasma display panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040082801A true KR20040082801A (en) | 2004-09-30 |
Family
ID=37366540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030017484A KR20040082801A (en) | 2003-03-20 | 2003-03-20 | Driving method for plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040082801A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100718969B1 (en) * | 2005-08-23 | 2007-05-16 | 엘지전자 주식회사 | Plasma Display Apparatus and Driving Method therof |
-
2003
- 2003-03-20 KR KR1020030017484A patent/KR20040082801A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100718969B1 (en) * | 2005-08-23 | 2007-05-16 | 엘지전자 주식회사 | Plasma Display Apparatus and Driving Method therof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040091878A (en) | Plasma display panel and driving method thereof | |
| JP2005309397A (en) | Plasma display panel, plasma display device, and method for driving plasma display panel | |
| KR20040009331A (en) | Driving circuit for plasma display panel and method thereof | |
| KR100570611B1 (en) | Plasma display panel and driving method thereof | |
| KR100560517B1 (en) | Plasma display device and driving method thereof | |
| US20050168408A1 (en) | Plasma display panel and driving method thereof | |
| KR100578960B1 (en) | Plasma display panel and driving method thereof | |
| KR100458573B1 (en) | Method for driving plasma display panel | |
| KR100515337B1 (en) | A driving apparatus and a method of plasma display panel | |
| KR20040082801A (en) | Driving method for plasma display panel | |
| KR100612383B1 (en) | Plasma display panel and driving method thereof | |
| KR100542233B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100560457B1 (en) | Driving method of plasma display panel | |
| KR100477968B1 (en) | Method for driving plasma display panel | |
| KR100477973B1 (en) | Driving method for plasma display panel | |
| KR100536224B1 (en) | Plasma display panel and driving method thereof | |
| KR100536219B1 (en) | Plasma display panel and driving method thereof | |
| KR100508928B1 (en) | Plasma display panel and driving method of plasma display panel | |
| KR100536246B1 (en) | Driving method thereof plasma display device | |
| KR100553207B1 (en) | Plasma display panel and Method for driving the same | |
| KR100490628B1 (en) | Driving method for plasma display panel | |
| KR100560476B1 (en) | Driving apparatus of plasma display panel and plasma display device | |
| KR100490621B1 (en) | Driving method for plasma display panel | |
| KR100599763B1 (en) | Plasma display device and driving method thereof | |
| KR100599782B1 (en) | Plasma display device and driving method of plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |