KR100599763B1 - Plasma display device and driving method thereof - Google Patents

Plasma display device and driving method thereof Download PDF

Info

Publication number
KR100599763B1
KR100599763B1 KR1020050031873A KR20050031873A KR100599763B1 KR 100599763 B1 KR100599763 B1 KR 100599763B1 KR 1020050031873 A KR1020050031873 A KR 1020050031873A KR 20050031873 A KR20050031873 A KR 20050031873A KR 100599763 B1 KR100599763 B1 KR 100599763B1
Authority
KR
South Korea
Prior art keywords
address
electrode
voltage
period
electrodes
Prior art date
Application number
KR1020050031873A
Other languages
Korean (ko)
Inventor
황인영
손진부
유성환
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050031873A priority Critical patent/KR100599763B1/en
Application granted granted Critical
Publication of KR100599763B1 publication Critical patent/KR100599763B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2948—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by increasing the total sustaining time with respect to other times in the frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/048—Preventing or counteracting the effects of ageing using evaluation of the usage time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치 및 그 구동방법에 관한 것으로, 어드레스 기간에서 어드레스 펄스 인가시 음의 전압을 인가한 후 양의 어드레스 전압을 인가한다. 이를 통해 어드레스 전압을 낮춤으로써 고온에서 COF의 파손을 방지하여 구동회로를 보호한다. 한편, 어드레스 기간에서 유지 전극의 전위를 어드레스 전극의 전위보다 높게 인가하여 유지 방전에 더욱 유리한 벽전하 상태를 형성할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device and a method of driving the same, wherein a negative voltage is applied when an address pulse is applied in an address period. This protects the drive circuit by lowering the address voltage to prevent damage to the COF at high temperatures. On the other hand, in the address period, the potential of the sustain electrode is applied higher than the potential of the address electrode to form a wall charge state more favorable for sustain discharge.

PDP, 리셋기간, 어드레스 기간, 어드레스 펄스, 어드레스 전압 PDP, reset period, address period, address pulse, address voltage

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF} Plasma display device and driving method thereof {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 종래의 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.1 is a view showing a drive waveform of a conventional plasma display device.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 전극 배열도를 나타내는 도면이다.2 is a diagram illustrating an electrode arrangement diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 평면도이다. 3 is a schematic plan view of a plasma display device according to an exemplary embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.4 is a view showing a driving waveform of the plasma display device according to the first embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 5 is a diagram illustrating driving waveforms of a plasma display device according to a second exemplary embodiment of the present invention.

도 6은 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.6 illustrates a driving waveform of the plasma display device according to the third exemplary embodiment of the present invention.

도 7은 본 발명의 제3 실시예에 따른, 어드레싱을 통한 방전시 최대 전자 밀도의 시간적인 변화를 측정한 결과를 나타낸 도면이다.FIG. 7 is a diagram illustrating a result of measuring a temporal change of the maximum electron density during discharge through addressing according to a third embodiment of the present invention.

도 8은 제3 실시예에 따른 어드레싱 방전이 끝난 직후의 상판의 유지 전극과 주사 전극 위에 형성된 벽전하 분포를 나타낸 도면이다.8 is a diagram showing a wall charge distribution formed on the sustain electrode and the scan electrode of the upper plate immediately after the addressing discharge is finished according to the third embodiment.

도 9는 제3 실시예에 따른 어드레싱 방전이 끝난 직후의 하판의 어드레스 전극 위에 형성된 벽전하 분포를 나타낸 도면이다.9 is a diagram showing a wall charge distribution formed on the address electrode of the lower plate immediately after the addressing discharge is finished according to the third embodiment.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(pixel)가 매트릭스 형태로 배열되어 있다.Plasma display devices are flat display devices that display characters or images using plasma generated by gas discharge, and dozens to millions or more pixels are arranged in a matrix form according to their size.

이러한 플라즈마 표시 장치는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.The plasma display device is classified into a direct current type and an alternating current type according to the shape of a driving voltage waveform to be applied and the structure of a discharge cell.

직류형 플라즈마 표시 장치는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 장치에서는 전극을 유전체 층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.In the DC plasma display device, since the electrode is exposed to the discharge space as it is, current flows in the discharge space while voltage is applied, and there is a disadvantage in that a resistance for current limitation must be made. On the other hand, in the AC plasma display device, since the electrode covers the dielectric layer, the current is limited by the formation of a natural capacitance component and has a long life compared to the DC type since the electrode is protected from the impact of ions during discharge.

도 1은 종래의 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 도 1에 나타낸 바와 같이 종래의 플라즈마 표시 장치의 구동 방법에서 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. 1 is a view showing a drive waveform of a conventional plasma display device. As shown in FIG. 1, each subfield includes a reset period, an address period, and a sustain period in the conventional plasma display device driving method.

리셋 기간은 어드레스, 유지 및 주사 전극(A1~Am, X1~Xn, Y1~Yn)에 리셋을 위한 전압을 인가하여, 셀을 어드레스 가능한 상태로 설정하는 기간이며, 어드레스 기간은 장치에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.The reset period is a period in which a voltage for resetting is applied to the address, sustain and scan electrodes A1 to Am, X1 to Xn, and Y1 to Yn to set the cell to an addressable state, and the address period is a cell turned on in the device. It is a period during which the wall charges are accumulated in the cells (addressed cells) that are turned on by selecting the cells that are not turned on. The sustain period is a period in which a discharge for actually displaying an image on the addressed cells is performed.

특히, 어드레스 기간에서는 어드레스 전극(A1~Am)들과 주사전극(Y1~Yn)들이 서로 매트릭스 형태로 직교하고 있다는 것을 이용하여 장치상의 특정 셀들만을 선택하여 방전을 일으킨다.In particular, in the address period, only the specific cells on the device are discharged by using the fact that the address electrodes A1 to Am and the scan electrodes Y1 to Yn are orthogonal to each other in a matrix form.

구체적으로, 먼저 순차적으로 주사 전극(Y)에 VscL 전압을 가지는 주사 펄스를 인가하는 동시에 주사 펄스가 인가되는 라인에 위치하는 셀들중 선택하고자 하는 셀에 위치하는 어드레스 전극(A)에 Va 전압을 가지는 어드레스 펄스를 인가한다. 그러면 주사펄스가 인가되는 주사 전극(Y)과 어드레스 펄스가 인가되는 어드레스 전극(A) 사이에 먼저 방전이 일어나고, 이어서 주사 전극(Y)과 유지 전극(X) 사이에 방전이 일어난다. 그 결과, Y 전극에 (+) 벽 전하, A 전극과 X 전극에 각각 (-) 벽 전하가 형성되어, 유지 기간에서 유지 방전 펄스 전압(Vs)가 주사 전극(Y)과 유지 전극(X)에 교대로 인가되어 유지방전이 발생한다.In detail, first, a scan pulse having a VscL voltage is sequentially applied to the scan electrode Y, and at the same time, a Va voltage is applied to the address electrode A located in a cell to be selected among cells located in a line to which the scan pulse is applied. Apply an address pulse. Then, a discharge occurs first between the scan electrode Y to which the scan pulse is applied and the address electrode A to which the address pulse is applied, and then a discharge occurs between the scan electrode Y and the sustain electrode X. As a result, positive wall charges are formed on the Y electrode, and negative wall charges are formed on the A electrode and the X electrode, respectively, so that the sustain discharge pulse voltage Vs becomes the scan electrode Y and the sustain electrode X in the sustain period. Is applied alternately to, causing a sustain discharge.

여기서, 어드레스 기간에서 선택하고자 하는 방전 셀을 선택하기 위해서는 어드레스 전압(Va)의 크기를 적절하게 조절하여야 한다. 보다 안정된 어드레스 방전을 위해서는 어드레스 전압(Va)을 크게 인가하는 것이 유리하다. 그러나, 어드레스 전압(Va)이 높은 경우 어드레스 전압을 어드레스 전극(A)에 전달하는 COF(Chip On Film)에 심한 발열이 발생하여, COF가 파손될 위험성이 있다Here, in order to select a discharge cell to be selected in the address period, the size of the address voltage Va must be appropriately adjusted. For more stable address discharge, it is advantageous to apply the address voltage Va large. However, when the address voltage Va is high, severe heat generation occurs in the chip on film (COP) that transfers the address voltage to the address electrode A, which may damage the COF.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로 어드레스 전압의 크기를 줄이는 플라즈마 표시 장치 및 그 구동 방법을 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to solve the above-described problems of the related art, and to provide a plasma display device and a driving method thereof for reducing the magnitude of an address voltage.

상기한 목적을 달성하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은 복수의 제1 전극 및 제2 전극, 상기 제1 및 제2 전극과 교차하여 형성되는 복수의 제3 전극을 포함하며, 인접한 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치를 구동하는 방법에 있어서,A driving method of a plasma display device according to an aspect of the present invention for achieving the above object includes a plurality of first electrodes and second electrodes, a plurality of third electrodes formed to cross the first and second electrodes, And a method of driving a plasma display device in which discharge cells are formed by adjacent first, second and third electrodes.

하나의 필드를 리셋 기간, 어드레스 기간 및 유지 기간을 각각 포함하는 복수의 서브필드로 나누어 구동하며, One field is driven by being divided into a plurality of subfields each including a reset period, an address period, and a sustain period,

상기 복수의 서브필드 중 적어도 하나의 제1 서브필드의 어드레스 기간에서, In an address period of at least one first subfield of the plurality of subfields,

상기 제1 전극에 스캔 펄스를 인가하는 단계 및Applying a scan pulse to the first electrode; and

상기 스캔 펄스가 인가될 시에 상기 복수의 방전 셀 중 선택하고자 하는 방전 셀에 대응하는 상기 제3 전극에 음의 제1 전압까지 하강한 후 양의 제2 전압으로 상승하는 어드레스 펄스를 인가하는 단계를 포함한다.When the scan pulse is applied, applying an address pulse that is lowered to a negative first voltage and then rises to a positive second voltage to the third electrode corresponding to the discharge cell to be selected among the plurality of discharge cells; It includes.

또한 상기 제1 서브필드를 제외한 나머지 서브필드의 어드레스 기간에서,In addition, in the address period of the remaining subfields other than the first subfield,

상기 제3 전극에 상기 제2 전압보다 더 높은 레벨의 제3 전압을 가지는 어드레스 펄스를 인가한다.An address pulse having a third voltage having a level higher than that of the second voltage is applied to the third electrode.

본 발명의 다른 특징에 따른 플라즈마 표시 장치는Plasma display device according to another aspect of the present invention

복수의 제1 전극 및 제2 전극, 상기 제1 및 제2 전극과 교차하여 형성되는 복수의 제3 전극을 포함하며, 인접한 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널;And a plurality of third electrodes formed to intersect the plurality of first and second electrodes, the first and second electrodes, and discharge cells are formed by the adjacent first, second and third electrodes. A plasma display panel;

하나의 필드를 리셋 기간, 어드레스 기간 및 유지 기간을 각각 포함하는 복수의 서브필드로 나누어 구동하는 제어부; 및 A controller for driving one field into a plurality of subfields each including a reset period, an address period, and a sustain period; And

상기 복수의 서브필드 중 적어도 하나의 제1 서브필드의 어드레스 기간에서, 상기 제1 전극에 스캔 펄스를 인가하고, 상기 스캔 펄스가 인가될 시에 상기 복수의 방전 셀 중 선택하고자 하는 방전 셀에 대응하는 상기 제3 전극에 음의 제1 전압까지 하강한 후 양의 제2 전압으로 상승하는 어드레스 펄스를 인가하는 구동회로를 포함한다.In the address period of at least one first subfield of the plurality of subfields, a scan pulse is applied to the first electrode and corresponds to a discharge cell to be selected among the plurality of discharge cells when the scan pulse is applied. And a driving circuit for applying an address pulse that is lowered to a negative first voltage and then raised to a positive second voltage to the third electrode.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체 에 접촉되지는 않지만, 여기서는 전극에 "형성됨","축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.In addition, the wall charge referred to in the present invention refers to a charge formed close to each electrode on the wall of the cell (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but is described here as "formed", "accumulated" or "stacked" on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다. A plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 전극 배열도를 나타내는 도면이다.2 is a diagram illustrating an electrode arrangement diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 2에 나타낸 바와 같이, 플라즈마 표시 장치의 전극은 m X n의 매트릭스 형태로 배열되며, 구체적으로 열 방향으로는 어드레스 전극(A1∼Am)이 배열되어 있고 행 방향으로는 n행의 주사 전극(Y1∼Yn) 및 유지 전극(X1∼Xn)이 서로 쌍을 이루며 배열되어 있다. 도 2에서 주사 전극, 유지 전극 및 어드레스 전극이 교차하는 부분이 하나의 방전셀(12)을 형성한다. As shown in FIG. 2, the electrodes of the plasma display device are arranged in a matrix of m × n. Specifically, the address electrodes A1 to Am are arranged in the column direction and n rows of scan electrodes in the row direction. Y1 to Yn and sustain electrodes X1 to Xn are arranged in pairs with each other. In FIG. 2, a portion where the scan electrode, the sustain electrode and the address electrode cross each other forms one discharge cell 12.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 평면도이다. 3 is a schematic plan view of a plasma display device according to an exemplary embodiment of the present invention.

도 3에 나타낸 바와 같이 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400), 유지 전극 구동부(500)로 구성되어 있다. As shown in FIG. 3, the plasma display device includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극 (X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 기판(도시하지 않음)과 어드레스 전극(A1∼Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 장치도 본 발명에 적용될 수 있다.The plasma display panel 100 includes a plurality of address electrodes A1 to Am extending in the column direction, and a plurality of sustain electrodes X1 to Xn and scan electrodes Y1 to Yn extending in pairs in the row direction. Include. The sustain electrodes X1 to Xn are formed corresponding to the scan electrodes Y1 to Yn, and generally, one end thereof is commonly connected to each other. The plasma display panel 100 includes a substrate (not shown) on which the sustain and scan electrodes X1 to Xn and Y1 to Yn are arranged, and a substrate (not shown) on which the address electrodes A1 to Am are arranged. The two substrates are disposed to face each other with the discharge space therebetween so that the scan electrodes Y1 to Yn and the address electrodes A1 to Am and the sustain electrodes X1 to Xn and the address electrodes A1 to Am are orthogonal to each other. At this time, the discharge space at the intersection of the address electrodes A1 to Am and the sustain and scan electrodes X1 to Xn and Y1 to Yn forms a discharge cell. The structure of the plasma display panel 100 is an example, and devices having other structures to which the driving waveform described below may be applied may also be applied to the present invention.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 구동 제어 신호, 유지 전극 구동 제어신호 및 주사 전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.The controller 200 receives an image signal from the outside and outputs an address driving control signal, a sustain electrode driving control signal, and a scan electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield is composed of a reset period, an address period, and a sustain period.

어드레스 구동부(300)는 제어부(200)로부터 어드레스 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. The address driver 300 receives an address drive control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어신호를 수신하여 주사전극에 구동 전압을 인가한다.The scan electrode driver 400 receives a scan electrode driving control signal from the controller 200 and applies a driving voltage to the scan electrode.

유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어신호를 수신하여 유지 전극에 구동 전압을 인가한다.The sustain electrode driver 500 receives the sustain electrode driving control signal from the controller 200 and applies a driving voltage to the sustain electrode.

아래에서는 도 4 및 도 5를 참조하여 어드레스 전극(A1∼Am), 유지 전극(X1 ∼Xn) 및 주사 전극(Y1∼Yn)에 인가되는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대해서 설명한다.Hereinafter, a method of driving a plasma display device according to an exemplary embodiment of the present invention, which is applied to address electrodes A1 to Am, sustain electrodes X1 to Xn, and scan electrodes Y1 to Yn with reference to FIGS. 4 and 5. Explain.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 도 4에 나타낸 바와 같이 본 발명의 제1 실시예에 따른 구동 파형은 각 서브필드에서 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. 그리고, 도 4에서는 설명의 편의상 하나의 서브필드만을 나타내었다.4 is a view showing a driving waveform of the plasma display device according to the first embodiment of the present invention. As shown in Fig. 4, the driving waveform according to the first embodiment of the present invention includes a reset period, an address period, and a sustain period in each subfield. In FIG. 4, only one subfield is shown for convenience of description.

도4를 보면, 하나의 서브필드는 리셋기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 상승 기간 및 하강 기간으로 이루어 진다.4, one subfield consists of a reset period, an address period, and a sustain period, and the reset period consists of a rising period and a falling period.

다음, 상승 기간에서는 유지 전극(X) 및 어드레스 전극(A)을 기준 전압(0V)으로 유지한 상태에서 주사 전극(Y)에 Vs 전압에서 Vset 전압까지 점진적으로 상승하는 전압을 주사 전극(Y)에 인가한다. 그러면 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A)에서 약한 방전이 일어나면서 주사 전극(Y)에 (-) 벽 전하가 형성되고 유지 전극(X) 및 어드레스 전극(A)에 (+) 벽 전하가 형성된다. 그리고 하강 기간에서는 유지 전극(X)을 Ve 전압을 유지한 상태에서 주사 전극(Y)에 Vs 전압에서 Vnf 전압까지 점진적으로 하강하는 전압을 인가한다. 그러면 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 약한 방전이 일어나면서, 주사 전극(Y)에 (-) 벽 전하가 형성되고 어드레스 전극(A) 및 유지 전극(X)에 (+) 벽 전하가 형성되어 어드레싱에 적절한 벽전하 상태가 형성된다. Next, in the rising period, the voltage gradually rising from the Vs voltage to the Vset voltage is applied to the scan electrode Y while the sustain electrode X and the address electrode A are maintained at the reference voltage (0 V). To apply. Then, a weak discharge occurs between the scan electrode Y and the sustain electrode X and between the scan electrode Y and the address electrode A, and a negative wall charge is formed on the scan electrode Y and the sustain electrode X And a positive wall charge is formed on the address electrode A. FIG. In the falling period, a voltage gradually falling from the Vs voltage to the Vnf voltage is applied to the scan electrode Y while the sustain electrode X is maintained at the Ve voltage. Then, a weak discharge occurs from the scan electrode Y to the address electrode A and the sustain electrode X, respectively, and a negative wall charge is formed on the scan electrode Y, and the address electrode A and the sustain electrode X are formed. The positive wall charges are formed at) to form an appropriate wall charge state for addressing.

어드레스 기간에서는 선택되지 않는 주사 전극(Y)은 Vsch 전압으로 바이어스한 상태에서 선택되는 주사 전극(Y)에 VscL 전압을 인가하며, 유지 전극(X)은 Ve 전압으로 계속 유지한다. The scan electrode Y, which is not selected in the address period, applies the VscL voltage to the selected scan electrode Y while being biased with the Vsch voltage, and the sustain electrode X is kept at the Ve voltage.

이때, 본 발명의 실시예에서는, 선택된 주사 전극(Y)에 형성된 방전 셀 중 켜질 방전 셀을 통과하는 어드레스 전극(A)에 어드레스 전압인 양(+)의 Va2 전압을 인가하기 전에 음(-)의 Va1 전압을 먼저 인가한다. 즉, VscL 전압을 가지는 주사 펄스가 인가되는 동안에, 켜질 방전 방전셀을 선택하기 위해 해당 어드레스 전극(A)에 Va1 전압까지 하강시킨 후 Va2 전압까지 상승하는 펄스를 인가한다At this time, in the embodiment of the present invention, before applying the positive (+) Va2 voltage, which is the address voltage, to the address electrode A passing through the discharge cell to be turned on among the discharge cells formed in the selected scan electrode Y Apply Va1 voltage first. That is, while the scan pulse having the VscL voltage is applied, the pulse is lowered to the Va1 voltage and then applied to the Va2 voltage to the corresponding address electrode A to select the discharge discharge cell to be turned on.

그러면 Va2 전압이 인가된 어드레스 전극(A)과 VscL 전압이 인가된 주사 전극(Y) 사이에서 먼저 방전이 일어나고, 이 방전을 시작으로 주사 전극(Y)과 유지 전극(X) 사이에서 방전이 일어나서 유지 기간에서 유지방전을 할 수 있는 벽 전하 상태가 형성된다. Then, discharge occurs first between the address electrode A to which the Va2 voltage is applied and the scan electrode Y to which the VscL voltage is applied, and then discharge occurs between the scan electrode Y and the sustain electrode X at the beginning of the discharge. In the sustain period, a wall charge state capable of sustain discharge is formed.

어드레스 전극에 음의 전압인 Va1을 먼저 인가시키고 Va2 전압을 인가시킴으로써 Va2 와 Va1 의 차이(|Va2-Va1|) 만큼을 주사 전극(Y)의 입장에서는 느끼게 되므로, 종래의 어드레스 전압(Va)의 크기와 동일한 Va2 전압을 인가하지 않더라도 동일한 결과를 낼 수 있다. By first applying the negative voltage Va1 to the address electrode and then applying the voltage Va2, the difference between the Va2 and Va1 (| Va2-Va1 |) is sensed from the position of the scan electrode Y, so that the conventional address voltage Va The same result can be achieved without applying the same Va2 voltage as the magnitude.

즉, 어드레스 전압(Va)이 높은 경우, 어드레스 방전 마진을 확보할 수 있다는 장점은 있으나, 고전압으로 인해 구동회로 자체에서 발생하는 열 때문에 온도가 상승하여 COF가 파손될 위험이 있어 플라즈마 표시 장치가 오작동할 소지가 있다.In other words, when the address voltage Va is high, the address discharge margin can be secured. However, the plasma display device may malfunction due to the risk of COF being damaged due to a high temperature due to the heat generated by the driving circuit. Have possession.

다음, 유지 기간에서는 유지 전극(X)에 0V를 인가한 상태에서 주사 전극에 Vs 전압을 가지는 펄스를 인가하여 주사 전극(Y)과 유지 전극(X) 사이에서 유지방전을 일으킨다. 이어서 주사 전극(Y)에 0V를 인가한 상태에서 유지 전극(X)에 Vs 전압을 가지는 펄스를 인가하여 주사 전극(Y)과 유지 전극(X) 사이에서 유지방전을 일으킨다. 그리고 이 동작을 계속 반복하여 유지방전을 원하는 횟수만큼 일으킨다. Next, in the sustain period, a sustain discharge is generated between the scan electrode Y and the sustain electrode X by applying a pulse having a Vs voltage to the scan electrode while 0 V is applied to the sustain electrode X. Subsequently, in the state where 0 V is applied to the scan electrode Y, a pulse having a Vs voltage is applied to the sustain electrode X to generate a sustain discharge between the scan electrode Y and the sustain electrode X. This operation is repeated repeatedly to generate the desired number of discharge discharges.

이상, 도 4에서 설명한 바와 같이 본 발명의 실시예에서는 음의 전극인 Va1을 먼저 어드레스 전극(A)에 인가함으로써 어드레스 전압을 낮출 수 있으며, 이에 따라 방전 효과는 그대로 유지하면서도 발열 문제는 해결할 수 있도록 하였다. As described above with reference to FIG. 4, in the embodiment of the present invention, the address voltage can be lowered by first applying the negative electrode Va1 to the address electrode A. Accordingly, the heat generation problem can be solved while maintaining the discharge effect. It was.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 5 is a diagram illustrating driving waveforms of a plasma display device according to a second exemplary embodiment of the present invention.

도 5에 나타낸 바와 같이 본 발명의 제2 실시예에 따른 구동 파형도는 본 발명의 제1 실시예와 거의 동일하나 복수의 서브필드 중 첫번째 서브 필드에서만 어드레스 기간에서 어드레스 전극(A)에 음의 전압인 Va1 전압을 인가한 후, 바로 양의 전압인 Va2 전압을 인가하는 단계를 포함하며, 두번째 서브필드 이후는 어드레스 기간에서 상기 어드레스 전극(A)에 Va3 전압을 인가하는 단계가 반복된다는 점에서 차이가 있다.As shown in Fig. 5, the driving waveform diagram according to the second embodiment of the present invention is almost the same as the first embodiment of the present invention, but negative to the address electrode A in the address period only in the first subfield of the plurality of subfields. Applying the voltage Va2 immediately after applying the voltage Va1, wherein applying the voltage Va3 to the address electrode A in the address period is repeated after the second subfield. There is a difference.

이때 Va3 전압 레벨은 종래의 Va전압과 거의 동일한 전압에 해당하며, 따라서 Va2 전압 레벨보다 커야한다. 제2 실시예에서와 같이 첫번째 서브필드에서만 어드레스 전극(A)에 음의 전압인 Va1 전압을 인가한 것은 모든 서브필드에 음의 전극을 인가하는 경우 어드레싱을 하는 시간이 길어지는 문제가 발생하기 때문이다.At this time, the voltage level of Va3 corresponds to a voltage almost equal to that of the conventional Va voltage, and therefore must be greater than the voltage of Va2. As in the second embodiment, when the negative voltage Va1 is applied to the address electrode A only in the first subfield, when the negative electrode is applied to all the subfields, the addressing time becomes long. to be.

도 6은 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 도 6에 나타낸 바와 같이, 본 발명의 제3 실시예에 따른 구동 파형은 각 서브필드에서 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. 그리 고, 도 6에서는 설명의 편의상 하나의 서브필드만을 나타내었다.6 illustrates a driving waveform of the plasma display device according to the third exemplary embodiment of the present invention. As shown in Fig. 6, the driving waveform according to the third embodiment of the present invention includes a reset period, an address period, and a sustain period in each subfield. In FIG. 6, only one subfield is shown for convenience of description.

도 6에 나타낸 바와 같이 본 발명의 제3 실시예에 따른 구동 파형도는 본 발명의 제1 실시예와 거의 동일하나 리셋 기간과 어드레스 기간에서 유지전극(X)에 인가하는 Ve1 전압 레벨이 Va3 전압 레벨보다 높다는 점에서 차이가 있다. As shown in FIG. 6, the driving waveform diagram according to the third embodiment of the present invention is almost the same as the first embodiment of the present invention, but the voltage Ve3 applied to the sustain electrode X in the reset period and the address period is equal to the Va3 voltage. The difference is that it is higher than the level.

도 7은 본 발명의 제3 실시예에 따른, 어드레싱을 통한 방전시 Ve의 전압의 크기를 변화시키면서 최대 전자 밀도의 시간적인 변화를 측정한 결과를 나타낸 도면이다. 그리고 도 8은 제3 실시예에 따른 어드레싱 방전이 끝난 직후의 상판의 유지 전극(X)과 주사 전극(Y) 위에 형성된 벽전하 분포를 나타낸 도면이며, 도 9는 제3 실시예에 따른 어드레싱 방전이 끝난 직후의 하판의 어드레스 전극(A) 위에 형성된 벽전하 분포를 나타낸 도면이다.FIG. 7 is a diagram illustrating a result of measuring a temporal change of the maximum electron density while varying the magnitude of the voltage of Ve during discharge through addressing according to the third embodiment of the present invention. 8 is a diagram showing a wall charge distribution formed on the sustain electrode X and the scan electrode Y of the upper plate immediately after the addressing discharge according to the third embodiment, and FIG. 9 is an addressing discharge according to the third embodiment. It is a figure which shows the wall charge distribution formed on the address electrode A of the lower board immediately after completion | finish.

도 7, 도 8, 도 9 의 경우, 실선은 어드레싱 구동시 Ve를 30V로 한 경우이며, 일점쇄선은 Ve를 50V로 한 경우이며, 점선은 Ve를 80V로 한 경우이다.7, 8 and 9, the solid line is a case where Ve is 30V during addressing driving, the dashed-dotted line is a case where Ve is 50V, and the dotted line is a case where Ve is 80V.

도 7은 Va 의 크기를 70V로, 펄스폭은 3㎲ 로 설정하여 실험한 결과이다. 도 7에서 보듯이 어드레싱 구동시에 유지 전극(X)의 전위를 높게 할수록 방전이 더욱 강하게 일어나 벽전하도 더 많이 생성되었음을 알 수 있다. 이는 방전이 처음 시작될 때 어드레스 전극(A)과 주사 전극(X) 사이의 전압차에 의해서 일어나지만 방전이 일어난 직후 방전이 유지되는 것은 유지 전극(X)과 주사 전극(Y) 사이의 전압차에 의하기 때문에, 유지 전극(X)의 전압이 클수록 방전이 더 잘 일어나 벽전하가 많이 형성이 되기 때문이다. 7 shows the results of experiments in which the size of Va is 70V and the pulse width is 3 kHz. As shown in FIG. 7, it can be seen that as the potential of the sustain electrode X is increased during addressing driving, the discharge is stronger and more wall charges are generated. This is caused by the voltage difference between the address electrode A and the scan electrode X when the discharge is first started, but the discharge is maintained immediately after the discharge is caused by the voltage difference between the sustain electrode X and the scan electrode Y. This is because the larger the voltage of the sustain electrode X is, the better the discharge occurs and more wall charges are formed.

도 8의 경우 상판의 유지 전극(X)과 주사 전극(Y)에 형성된 벽전하의 양을 비교하면 Ve가 클수록 더 크다는 것을 확인할 수 있는데 이는 도 7과 마찬가지로 유지 전극(X)의 전압이 클수록 방전이 더 잘 일어나 벽전하가 많이 형성되기 때문이다.In the case of FIG. 8, when the amount of the wall charges formed on the sustain electrode X and the scan electrode Y of the upper plate is large, it can be confirmed that the larger the Ve is, the larger the discharge is. This is better because a lot of wall charges are formed.

그러나 도 9의 경우 하판의 어드레스 전극(A)에 형성된 벽전하의 양을 비교하여 보면 Ve가 클수록 오히려 작아진다는 것을 알 수 있다. 이는 방전중에 생성되는 전자들이 하판의 어드레스 전극(A)으로 이동하지 않고 상판의 유지 전극(X) 위쪽으로 이동해 갔기 때문이다.However, in the case of FIG. 9, when the amount of wall charges formed on the address electrode A of the lower plate is compared, it can be seen that the larger the Ve, the smaller. This is because the electrons generated during the discharge move to the upper side of the sustain electrode X without moving to the address electrode A of the lower plate.

즉, 유지 전극(X)이 크면 클수록 전자들이 받는 힘의 방향이 하판의 어드레스 전극(A)보다 상판의 유지 전극(X) 쪽으로 이동하게 된다.That is, the larger the sustain electrode X, the more the direction of the force received by the electrons moves toward the sustain electrode X of the upper plate than the address electrode A of the lower plate.

유지 전극(X)과 주사 전극(Y)의 위쪽에 전하들이 많이 쌓일수록 방전이 일어나기 유리하며, 이는 유지방전에도 매우 유리하게 작용한다.The more charges accumulate on the sustain electrode X and the scan electrode Y, the more advantageous it is that discharge occurs, which also works very advantageously for sustain discharge.

또한 도 8의 A 부분과 같이 Ve가 클수록 유지 전극(X)에 쌓이는 벽전하의 분포가 약간 유지 전극(X) 쪽으로 편이되어 유지방전을 더 잘 형성하게 된다.As shown in part A of FIG. 8, the larger the Ve, the more the distribution of the wall charges accumulated on the sustain electrode X is shifted slightly toward the sustain electrode X, thereby forming a sustain discharge better.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 살펴본 바와 같이, 본 발명에 따르면 어드레스 펄스 인가시에 어드레스전극(A)에 음의 전압을 인가한 후 어드레스 전압을 인가하여, 어드레스 전압을 낮출 수 있다. 이를 통해 COF의 파손을 방지할 수 있다. 어드레스 기간에서 유지 전극의 전위를 어드레스 전극의 전위보다 높게 인가하여 구동 마진을 향상시킬 수 있다.As described above, according to the present invention, when the address pulse is applied, a negative voltage is applied to the address electrode A, and then the address voltage is applied to reduce the address voltage. This can prevent damage to the COF. In the address period, the driving margin can be improved by applying a potential higher than that of the address electrode.

Claims (6)

복수의 제1 전극 및 제2 전극, 상기 제1 및 제2 전극과 교차하여 형성되는 복수의 제3 전극을 포함하며, 인접한 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 장치를 구동하는 방법에 있어서,And a plurality of third electrodes formed to intersect the plurality of first and second electrodes, the first and second electrodes, and discharge cells are formed by the adjacent first, second and third electrodes. In the method of driving a plasma display device, 하나의 필드를 리셋 기간, 어드레스 기간 및 유지 기간을 각각 포함하는 복수의 서브필드로 나누어 구동하며, One field is driven by being divided into a plurality of subfields each including a reset period, an address period, and a sustain period, 상기 복수의 서브필드 중 적어도 하나의 제1 서브필드의 어드레스 기간에서, In an address period of at least one first subfield of the plurality of subfields, 상기 제1 전극에 스캔 펄스를 인가하는 단계 및Applying a scan pulse to the first electrode; and 상기 스캔 펄스가 인가될 시에 상기 복수의 방전 셀 중 선택하고자 하는 방전 셀에 대응하는 상기 제3 전극에 음의 제1 전압까지 하강한 후 양의 제2 전압으로 상승하는 어드레스 펄스를 인가하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법. When the scan pulse is applied, applying an address pulse that is lowered to a negative first voltage and then rises to a positive second voltage to the third electrode corresponding to the discharge cell to be selected among the plurality of discharge cells; Method of driving a plasma display device comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드를 제외한 나머지 서브필드의 어드레스 기간에서,In the address period of the remaining subfields except the first subfield, 상기 제3 전극에 상기 제2 전압보다 더 높은 레벨의 제3 전압을 가지는 어드레스 펄스를 인가하는 플라즈마 표시 장치의 구동 방법.And applying an address pulse having a third voltage having a level higher than that of the second voltage to the third electrode. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 어드레스 기간에 상기 제2 전극에 상기 제3 전압보다 높은 전압 레벨을 인가하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법. And applying a voltage level higher than the third voltage to the second electrode in the address period. 복수의 제1 전극 및 제2 전극, 상기 제1 및 제2 전극과 교차하여 형성되는 복수의 제3 전극을 포함하며, 인접한 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널; And a plurality of third electrodes formed to intersect the plurality of first and second electrodes, the first and second electrodes, and discharge cells are formed by the adjacent first, second and third electrodes. A plasma display panel; 하나의 필드를 리셋 기간, 어드레스 기간 및 유지 기간을 각각 포함하는 복수의 서브필드로 나누어 구동하는 제어부; 및 A controller for driving one field into a plurality of subfields each including a reset period, an address period, and a sustain period; And 상기 복수의 서브필드 중 적어도 하나의 제1 서브필드의 어드레스 기간에서, 상기 제1 전극에 스캔 펄스를 인가하고, 상기 스캔 펄스가 인가될 시에 상기 복수의 방전 셀 중 선택하고자 하는 방전 셀에 대응하는 상기 제3 전극에 음의 제1 전압까지 하강한 후 양의 제2 전압으로 상승하는 어드레스 펄스를 인가하는 구동회로를 포함하는 플라즈마 표시 장치. In the address period of at least one first subfield of the plurality of subfields, a scan pulse is applied to the first electrode and corresponds to a discharge cell to be selected among the plurality of discharge cells when the scan pulse is applied. And a driving circuit for applying an address pulse that is lowered to a negative first voltage and then raised to a positive second voltage to the third electrode. 제4항에 있어서,The method of claim 4, wherein 상기 제1 서브필드를 제외한 나머지 서브필드의 어드레스 기간에서,In the address period of the remaining subfields except the first subfield, 상기 제3 전극에 상기 제2 전압보다 더 높은 레벨의 제3 전압을 가지는 어드레스 펄스를 인가하는 구동회로를 포함하는 플라즈마 표시 장치.And a driving circuit for applying an address pulse having a third voltage having a level higher than that of the second voltage to the third electrode. 제4항 또는 제5항에 있어서, The method according to claim 4 or 5, 상기 어드레스 기간에 상기 제2 전극에 상기 제3 전압보다 높은 전압 레벨을 인가하는 구동회로를 포함하는 플라즈마 표시 장치. And a driving circuit for applying a voltage level higher than the third voltage to the second electrode in the address period.
KR1020050031873A 2005-04-18 2005-04-18 Plasma display device and driving method thereof KR100599763B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050031873A KR100599763B1 (en) 2005-04-18 2005-04-18 Plasma display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050031873A KR100599763B1 (en) 2005-04-18 2005-04-18 Plasma display device and driving method thereof

Publications (1)

Publication Number Publication Date
KR100599763B1 true KR100599763B1 (en) 2006-07-12

Family

ID=37183934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031873A KR100599763B1 (en) 2005-04-18 2005-04-18 Plasma display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100599763B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992271A (en) * 1995-09-27 1997-04-04 Aisin Seiki Co Ltd Hydrogen storage alloy electrode
JP2000066636A (en) * 1998-08-19 2000-03-03 Nec Corp Driving method of plasma display panel
JP2000293136A (en) * 1999-04-07 2000-10-20 Nec Corp Method for driving plasma display panel and its device
KR20030089237A (en) * 2002-05-17 2003-11-21 주식회사옌트 Driving method for fast addressing technique in an ac-pdp

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992271A (en) * 1995-09-27 1997-04-04 Aisin Seiki Co Ltd Hydrogen storage alloy electrode
JP2000066636A (en) * 1998-08-19 2000-03-03 Nec Corp Driving method of plasma display panel
JP2000293136A (en) * 1999-04-07 2000-10-20 Nec Corp Method for driving plasma display panel and its device
KR20030089237A (en) * 2002-05-17 2003-11-21 주식회사옌트 Driving method for fast addressing technique in an ac-pdp

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
특개2000-293136
특개2000-66636
특개평9-92271

Similar Documents

Publication Publication Date Title
KR100627412B1 (en) Plasma display device and driving method thereof
JP4813150B2 (en) Plasma display device and driving method thereof
JP4257313B2 (en) Plasma display panel and driving method thereof
KR100739052B1 (en) Plasma display device and driving method thereof
KR100560517B1 (en) Plasma display device and driving method thereof
KR100515322B1 (en) Driving method of plasma display panel and plasma display device
KR100637512B1 (en) Driving method of plasma display panel and plasma display device
KR100599763B1 (en) Plasma display device and driving method thereof
KR100536206B1 (en) A plasma display device and a driving method of the same
KR100627295B1 (en) Plasma display device and driving method thereof
KR100599645B1 (en) Driving method of plasma display panel and plasma display device
KR100739642B1 (en) Plasma display device and driving method thereof
KR100536224B1 (en) Plasma display panel and driving method thereof
KR100728782B1 (en) Plasma display device and driving method thereof
KR20060019859A (en) Plasma display device and driving method of plasma display panel
KR100684790B1 (en) Plasma display and driving method thereof
KR20060053345A (en) Plasma display device and driving method thereof
KR100805110B1 (en) Plasma display device and driving method thereof
KR100551017B1 (en) Driving method of plasma display panel and plasma display device
KR20060019860A (en) Plasma display device and driving method of plasma display panel
KR100560476B1 (en) Driving apparatus of plasma display panel and plasma display device
KR20060019857A (en) Plasma display device and driving method of plasma display panel
KR100521483B1 (en) Driving method of plasma display panel
KR20060053365A (en) Plasma display device and driving method thereof
KR100778448B1 (en) Plasma display and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee