KR100490621B1 - Driving method for plasma display panel - Google Patents
Driving method for plasma display panel Download PDFInfo
- Publication number
- KR100490621B1 KR100490621B1 KR10-2002-0074659A KR20020074659A KR100490621B1 KR 100490621 B1 KR100490621 B1 KR 100490621B1 KR 20020074659 A KR20020074659 A KR 20020074659A KR 100490621 B1 KR100490621 B1 KR 100490621B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- address
- voltage
- discharge
- pulse
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법은, 어드레스 구간에서, 제1 전압을 가지는 제1 펄스 및 상기 제1 펄스에 시간적으로 연속되는 상기 제1 전압과는 다른 제2 전압을 가지는 제2 펄스를 포함하는 어드레스 펄스를 복수의 방전 셀 중 켜질 방전 셀의 어드레스 전극에 인가한다. 이렇게 하면, 방전 셀의 아래 셀의 어드레스 전극까지 퍼지는 (-) 전하량이 감소되어 안정적으로 어드레스 방전을 구동할 수 있게 된다.According to an exemplary embodiment of the present invention, a method of driving a plasma display panel includes a first pulse having a first voltage and a second pulse having a second voltage different from the first voltage that is successively temporal to the first pulse in an address period. The containing address pulse is applied to the address electrodes of the discharge cells to be turned on among the plurality of discharge cells. This reduces the amount of negative charge that spreads to the address electrodes of the cells below the discharge cells, thereby making it possible to stably drive the address discharges.
Description
본 발명은 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로, 보다 상세하게는 유지 방전의 안정화를 위한 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.The present invention relates to a method for driving a plasma display panel, and more particularly, to a method for driving a plasma display panel for stabilization of sustain discharge.
플라즈마 디스플레이 패널(PDP)은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀이 매트릭스 형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.A plasma display panel (PDP) is a flat display device that displays characters or images by using a plasma generated by gas discharge. The plasma display panel (PDP) is arranged in a matrix form from tens to millions of pixels according to its size. Such PDPs are classified into a direct current type (DC type) and an alternating current type (AC type) according to the shape of the driving voltage waveform applied and the structure of the discharge cell.
직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면, 교류형 PDP는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.In the DC-type PDP, since the electrode is exposed to the discharge space as it is, current flows in the discharge space while voltage is applied, and there is a disadvantage in that a resistance for current limitation must be made for this purpose. On the other hand, AC type PDP has an advantage that the current is limited by the formation of a natural capacitance component because the dielectric layer covers the electrode, and the life is longer than the direct current type because the electrode is protected from the impact of ions during discharge.
도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.1 is a partial perspective view of an AC plasma display panel.
도 1에 도시된 바와 같이, 제1 유리기판(1)위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2 유리기판(6)위에는 절연체층(7)으로 덮인 복수의 어드레스전극(8)이 설치된다. 어드레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다.As shown in FIG. 1, a scan electrode 4 and a sustain electrode 5 covered with a dielectric layer 2 and a protective film 3 are arranged in parallel on the first glass substrate 1. A plurality of address electrodes 8 covered with the insulator layer 7 are provided on the second glass substrate 6. A partition 9 is formed on the insulator layer 7 between the address electrodes 8 in parallel with the address electrode 8. In addition, the phosphor 10 is formed on the surface of the insulator layer 7 and on both side surfaces of the partition wall 9.
제1 유리기판(1)과 제2 유리기판(6)은 주사전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부에 있는 방전공간이 방전셀(12)을 형성한다. The first glass substrate 1 and the second glass substrate 6 have a discharge space 11 therebetween so that the scan electrode 4 and the address electrode 8 and the sustain electrode 5 and the address electrode 8 are orthogonal to each other. They are arranged to face each other. The discharge space at the intersection of the address electrode 8 and the pair of the scanning electrode 4 and the sustain electrode 5 forms a discharge cell 12.
도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.2 shows an electrode arrangement diagram of the plasma display panel.
도 2에 도시된 바와 같이, PDP 전극은 m ×n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고, 행 방향으로는 n 행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 지그재그로 배열되어 있다. 이하에서는 주사전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다.As shown in FIG. 2, the PDP electrode has a matrix structure of m × n. Specifically, the address electrodes A1 to Am are arranged in the column direction, and the scan electrodes Y1 of n rows in the row direction. Yn) and sustain electrodes X1 to Xn are arranged in a zigzag pattern. Hereinafter, the scanning electrode will be referred to as "Y electrode" and the sustain electrode as "X electrode".
도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.The discharge cell 12 shown in FIG. 2 corresponds to the discharge cell 12 shown in FIG.
도 3은 종래 기술에 의한 플라즈마 디스플레이 패널의 구동파형도를 나타낸 것이다.3 illustrates a driving waveform diagram of a plasma display panel according to the related art.
도 3에 나타나 있듯이, 종래 PDP의 구동 방법에 따르면 각 서브필드는 리셋구간, 어드레스 구간, 유지 구간으로 구성된다.As shown in FIG. 3, according to the conventional method of driving a PDP, each subfield includes a reset section, an address section, and a sustain section.
이러한 PDP는 서브 필드를 기본 단위로 하여 통상 8~12개의 서브 필드가 1개의 프레임을 이루며 1개의 화상을 구현한다.In such a PDP, a subfield is used as a basic unit, and 8 to 12 subfields form one frame and implement one image.
리셋 구간은 이전의 유지 방전의 벽전하 상태를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup)하는 역할을 한다. The reset section serves to erase the wall charge state of the previous sustain discharge and to set up wall charge in order to stably perform the next address discharge.
어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(즉, 어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.,The address period is a period during which the wall charges are accumulated in the cells (that is, addressed cells) that are turned on by selecting cells that are turned on and cells that are not turned on in the panel. The sustain period is a period in which a discharge for actually displaying an image on the addressed cell is performed.
이하에서는, 도 4를 참조하여 종래 리셋 구간의 동작을 보다 상세히 설명하는데, 리셋 구간은 소거구간, Y 램프 상승 구간, Y 램프 하강 구간으로 이루어진다.Hereinafter, the operation of the conventional reset section will be described in more detail with reference to FIG. 4, wherein the reset section includes an erase section, a Y ramp up section, and a Y ramp down section.
(1) 소거 구간(1) erasure interval
마지막 유지 방전이 끝나고 나면, X 전극에는 (+)전하, Y 전극에는 (-)전하가 쌓이게 된다. 그리고, 유지 기간 동안에 어드레스 전압은 0V를 유지하고 있지만, 내부적으로는 항상 유지 방전의 중간 전압을 유지하려 하기 때문에 어드레스 전극에는 많은 양의 (+)전하가 쌓여 있게 된다.After the last sustain discharge, positive charges are accumulated on the X electrode and negative charges are accumulated on the Y electrode. While the address voltage is maintained at 0 V during the sustain period, a large amount of positive charge is accumulated in the address electrode because the internal voltage is always maintained at the intermediate voltage of the sustain discharge.
유지 방전이 끝나면, X 전극에 0(V)으로부터 +Ve(V)를 향하여 완만하게 상승하는 소거 램프 전압을 인가한다. 그러면, X 전극과 Y 전극에 형성된 벽전하는 점점 소거된다.After the sustain discharge is completed, the erase ramp voltage is gently applied to the X electrode from 0 (V) to + Ve (V). Then, the wall charges formed on the X electrode and the Y electrode are gradually erased.
(2)Y 램프 상승 구간(2) Y ramp up section
이 구간 동안에는 어드레스 전극 및 X 전극을 0V로 유지하고, Y 전극에는 X 전극에 대해 방전개시 전압 이하인 전압 Vs로부터 방전 개시 전압을 넘는 전압인 Vset을 향하여 완만하게 상승하는 램프 전압을 인가한다. 이 램프전압이 상승하는 동안 모든 방전셀에서는 Y 전극으로부터 어드레스전극 및 X 전극으로 각각 1회째의 미약한 리셋 방전이 일어난다. 그 결과, Y 전극에 (-) 벽전하가 축적되고, 그와 동시에 어드레스전극 및 X 전극에는 (+) 벽전하가 축적된다. During this period, the address electrode and the X electrode are held at 0 V, and a ramp voltage that rises slowly from the voltage Vs below the discharge start voltage to the V electrode that is above the discharge start voltage is applied to the Y electrode. While this ramp voltage is rising, the first weak reset discharge occurs from the Y electrode to the address electrode and the X electrode in every discharge cell. As a result, negative wall charges are accumulated at the Y electrode, and positive wall charges are accumulated at the address electrode and the X electrode.
(3)Y 램프 하강 구간(3) Y ramp descending section
이어서, 리셋 구간의 후반에는 X 전극을 정전압 Ve로 유지한 상태에서, Y 전극에는 X 전극에 대해 방전개시 전압 이하인 전압 Vs로부터 방전개시 전압을 넘는 0(V)을 향해 완만하게 하강하는 램프전압을 인가한다. 이 램프전압이 하강하는 동안 다시 모든 방전셀에서는 2회째의 미약한 리셋 방전이 일어난다. 그 결과, Y 전극의 (-) 벽전하가 감소하고, X 전극은 극성이 반전되어 미약한 (-)전하가 축적된다. 또한, 어드레스전극의 (+) 벽전하는 어드레스 동작에 적당한 값으로 조정된다. 이때, 이상적으로 리셋 동작을 수행한 경우 방전 셀 내에서는 다음의 수학식 1과 같이, 항상 방전개시 전압(Vf)에 해당하는 전압 차를 유지하게 된다.Subsequently, in the second half of the reset section, while the X electrode is maintained at the constant voltage Ve, the Y electrode receives a ramp voltage that gradually falls from the voltage Vs below the discharge start voltage with respect to the X electrode toward 0 (V) over the discharge start voltage. Is authorized. While this ramp voltage falls, the second weak reset discharge occurs again in all the discharge cells. As a result, the negative wall charges of the Y electrode are reduced, and the polarity of the X electrode is inverted so that weak negative charges are accumulated. In addition, the positive wall charge of the address electrode is adjusted to a value suitable for the address operation. In this case, when the reset operation is ideally performed, the voltage difference corresponding to the discharge start voltage Vf is always maintained in the discharge cell as shown in Equation 1 below.
Vf,ay = Vw,ayVf, ay = Vw, ay
여기서, Vf,xy는 X 전극과 Y 전극간의 방전개시(firing) 전압, Vf,ay는 어드레스 전극과 Y 전극간의 방전개시 전압을 나타내며, Vw,xy는 X 전극과 Y전극에 쌓인 벽전하에 의한 전압, Vw,ay는 어드레스 전극과 Y 전극에 쌓인 벽전하에 의한 전압, Ve는 외부에서 인가된 X 전극과 Y 전극 사이의 전압을 나타낸다. Here, Vf, xy denotes a discharge firing voltage between the X electrode and the Y electrode, Vf, ay denotes the discharge start voltage between the address electrode and the Y electrode, and Vw, xy denotes a wall charge accumulated on the X electrode and the Y electrode. The voltage, Vw, ay is the voltage due to the wall charge accumulated on the address electrode and the Y electrode, and Ve represents the voltage between the X electrode and the Y electrode applied from the outside.
위의 식에서 알 수 있는 바와 같이 X 전극과 Y 전극 사이에는 외부에 Ve(대략 200V에 해당함)의 전압이 인가되어 있으므로 약간의 벽전압만 있으면 방전 개시전압을 유지할 수 있지만, 어드레스와 Y 전극은 외부 인가전압이 없으므로 벽전압에 의해서만 방전개시 전압을 유지해야 한다. As can be seen from the above equation, since the voltage of Ve (approximately 200V) is applied to the outside between the X electrode and the Y electrode, the discharge start voltage can be maintained with only a little wall voltage. Since there is no applied voltage, the discharge start voltage must be maintained only by the wall voltage.
도4D를 보면, X 전극과 Y 전극 위에 원으로 표시한 전하들은 X 전극과 Y 전극간의 전압차를 유지하는 데는 전혀 도움이 되지 않음을 알 수 있다. 그럼에도 불구하고, 이러한 전하들이 생성되는 이유는 어드레스 쪽에 많은 양의 (+) 전하를 축적하고 Y 전극에 (-) 전하를 축적하여 어드레스 전극과 Y 전극 사이의 벽전하만으로 방전개시 전압만큼의 전압차를 만들어 주기 위함이다. 4D, it can be seen that the charges circled on the X and Y electrodes do not help to maintain the voltage difference between the X and Y electrodes. Nevertheless, the reason why these charges are generated is that a large amount of positive charges are accumulated on the address side and negative charges are accumulated on the Y electrode, so that only the wall charge between the address electrode and the Y electrode discharges the voltage difference as much as the discharge start voltage. To make
어드레스 구간에서는 특정한 방전 셀이 온 상태일때 이 방전 셀의 아래 셀은 방전 셀로부터 공간전하를 받게 되어 어드레스 방전이 안정적으로 수행되어야 한다. In the address period, when a specific discharge cell is in an ON state, the cell below the discharge cell receives space charge from the discharge cell, so that address discharge must be stably performed.
그런데, 리셋 구간에 인가되는 램프 파형에서 어드레스 방전을 하게 되면, 어드레스 전극에 (-) 벽전하가 쌓이고, 이 (-) 벽전하가 방전 셀의 바로 아래 셀의 전극에까지 퍼지게 되어 방전 셀의 아래 셀의 어드레스 방전이 좋지 않게 되는 문제점이 있다. However, when the address discharge is performed in the ramp waveform applied to the reset section, negative wall charges are accumulated on the address electrode, and the negative wall charges are spread to the electrode of the cell immediately below the discharge cell, and thus the cell below the discharge cell. There is a problem in that the address discharge becomes poor.
도 5는 어드레스 방전시 나타나는 프라이밍 효과의 감소 현상을 나타낸 그래프이다.5 is a graph illustrating a phenomenon of decreasing priming effect during address discharge.
도 5에 나타나 있듯이, 어드레스 구간에서는 실제 어드레스 펄스 폭이 증가할때, 어드레스 전극으로 더 많은 (-) 벽전하가 퍼져서 나타는 프라이밍 효과가 감소함을 알 수 있다. As shown in FIG. 5, it can be seen that in the address period, when the actual address pulse width increases, the priming effect of spreading more negative wall charges to the address electrode is reduced.
본 발명은 위의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 어드레스 구간에서 안정적인 어드레스 방전 구동을 하기 위한 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of driving a plasma display panel for stable address discharge driving in an address period.
상기한 바와 같은 목적을 실현하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법의 특징은,복수의 주사 전극, 복수의 유지 전극 및 상기 주사 전극과 유지 전극에 교차하는 방향으로 형성되는 복수의 어드레스 전극을 포함하며, 상기 주사 전극, 유지 전극 및 어드레스 전극에 의해 복수의 방전 셀이 형성되는 플라즈마 디스플레이 패널에서 하나의 프레임을 복수의 서브필드로 나누어 구동하는 방법으로서,상기 각 서브필드는 리셋 구간, 어드레스 구간 및 유지 구간으로 나누어 구동되며, 상기 어드레스 구간에서, 제1 전압을 가지는 제1 펄스 및 상기 제1 펄스에 시간적으로 연속되는 상기 제1 전압과는 다른 제2 전압을 가지는 제2 펄스를 포함하는 어드레스 펄스를 상기 복수의 방전 셀 중 켜질 방전 셀의 어드레스 전극에 인가한다.A driving method of the plasma display panel according to the present invention for achieving the above object is a plurality of scan electrodes, a plurality of sustain electrodes and a plurality of address electrodes formed in a direction crossing the scan electrode and the sustain electrode. A method of driving a frame into a plurality of subfields in a plasma display panel in which a plurality of discharge cells are formed by the scan electrode, the sustain electrode, and the address electrode, wherein each subfield includes a reset period and an address. A driving period divided into a period and a sustain period, wherein the address period includes a first pulse having a first voltage and a second pulse having a second voltage different from the first voltage that is continuously connected to the first pulse in time. An address pulse is applied to the address electrodes of the discharge cells to be turned on among the plurality of discharge cells.
이 때, 상기 제1 전압이 상기 제2 전압보다 높은 전압이다.At this time, the first voltage is higher than the second voltage.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
이와 같은 목적을 달성하기 위한 본 발명의 구동 파형은 이하에서 설명하는 바와 같이, 어드레스 전극과 X 전극, X 전극과 Y 전극 사이의 상대 전압차를 고려하여 파형을 설계한다. In order to achieve the above object, the driving waveform of the present invention designs the waveform in consideration of the relative voltage difference between the address electrode and the X electrode, and the X electrode and the Y electrode as described below.
한편 종래의 구동 파형에 의하면, 앞에서도 설명한 바와 같이 도4D에서 동그라미를 친 벽전하들이 X 전극과 Y 전극 사이의 전압차를 형성하는데 아무런 기여를 하지 않음을 알 수 있다. 즉, X 전극과 Y전극에 4개의 전자들이 없더라도 X 전극과 Y 전극간의 전압차에 영향을 주지 않는다. Meanwhile, according to the conventional driving waveform, it can be seen that the wall charges circled in FIG. 4D do not contribute to forming the voltage difference between the X electrode and the Y electrode as described above. That is, even if there are not four electrons in the X electrode and the Y electrode, it does not affect the voltage difference between the X electrode and the Y electrode.
본 발명은 이러한 점에 착안한 것으로서, X 전극과 Y 전극 위에 쌓인 불필요한 (-) 전하를 없애면서도 어드레스 전극과 Y 전극 사이에 방전 개시 전압이 걸리도록 내부전압 차를 갖도록 하는 방법을 제공한다. 이와 같이 하면, 전하를 적게 생성해도 되기 때문에, 그 만큼 리셋전압을 낮출 수 있다. SUMMARY OF THE INVENTION The present invention has been made in view of this point, and provides a method of having an internal voltage difference such that a discharge start voltage is applied between an address electrode and a Y electrode while eliminating unnecessary negative charges accumulated on the X and Y electrodes. In this case, since less electric charge may be generated, the reset voltage can be lowered by that amount.
이를 위해 본 발명은 기존 파형에서 리셋이 끝났을 때에 어드레스 전극과 Y 전극 사이에 전압차를 주는 방법을 사용하였다. 즉, Y 전극의 전압을 어드레스 전극의 전압(0V) 보다 더 낮은 전압(-Vs)으로 인가하였다.To this end, the present invention uses a method of giving a voltage difference between the address electrode and the Y electrode when the reset is completed in the conventional waveform. That is, the voltage of the Y electrode was applied at a voltage (-Vs) lower than the voltage (0V) of the address electrode.
도 6은 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동파형도를 도시한 것이다. 6 shows a driving waveform diagram of the plasma display panel according to the embodiment of the present invention.
도 6에 도시된 바와 같이, 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동 파형은 리셋 구간, 어드레스 구간, 유지 구간으로 구분된다.As shown in FIG. 6, the driving waveform of the plasma display panel according to the embodiment is divided into a reset period, an address period, and a sustain period.
리셋 구간은 이전의 유지 방전의 벽전하 상태를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup)하는 역할을 하며, 소거구간, Y 램프 상승 구간, Y 램프 하강 구간으로 이루어진다. The reset section erases the wall charge state of the previous sustain discharge and stably sets up the wall charge in order to stably perform the next address discharge. The reset section includes an erase section, a Y ramp rising section, and a Y ramp falling section. .
이때. 하강 램프 구간에서 Y 전극의 전압을 어드레스 전압(그라운드 전압)보다 낮춤으로써, X 전극과 Y전극의 외부인가 전압의 차이(즉, V'e+ Vn)는 종래의 전압차(Ve)와 유사하게 유지하고 어드레스 전극과 Y 전극에는 외부인가 전압의 차이(즉, Vn)를 주어서 어드레스 전극과 Y 전극사이의 부족한 벽전하를 보상하였다.At this time. By lowering the voltage of the Y electrode to the address voltage (ground voltage) in the falling ramp section, the difference between the externally applied voltage of the X electrode and the Y electrode (that is, V'e + Vn) is maintained similar to the conventional voltage difference Ve. In addition, the difference between the externally applied voltage (that is, Vn) was applied to the address electrode and the Y electrode to compensate for the insufficient wall charge between the address electrode and the Y electrode.
어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(즉, 어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다The address period is a period during which the wall charges are accumulated in the cells (that is, addressed cells) that are turned on by selecting cells that are turned on and cells that are not turned on in the panel. The sustain period is a period in which discharge for actually displaying an image on the addressed cell is performed.
도 6에서, 리셋 구간은 Y 하강 램프의 전압(-Vn)을 -Vs/2보다 크거나 같게 설정하고, Y 상승 램프 구간에서 X 전극의 음의 바이어스 전압(-Vm)을 -Vs보다 크거나 같게 설정한다. 그리고, 유지방전 구간은 X 전극과 Y 전극에 ±Vs/2의 전압을 교번으로 인가한다. In FIG. 6, the reset period sets the voltage of the Y falling ramp (-Vn) to be greater than or equal to -Vs / 2, and the negative bias voltage (-Vm) of the X electrode is greater than or equal to -Vs in the Y rising ramp period. Set the same. In the sustain discharge section, a voltage of ± Vs / 2 is alternately applied to the X electrode and the Y electrode.
도 7은 도 6의 'A' 부분을 확대 도시한 것으로서, 도 7에 나타나 있듯이, 어드레스 구간에 인가되는 어드레스 펄스는 그 폭이 가변된다.FIG. 7 is an enlarged view of a portion 'A' of FIG. 6, and as shown in FIG. 7, the width of an address pulse applied to an address section is variable.
기존에는 어드레스 펄스 폭이 주사 펄스와 동일한 폭으로 인가되었으나, 본 발명에 따른 실시예에서는 어드레스 펄스에 2중으로 전압을 인가한다.Conventionally, the address pulse width is applied to the same width as the scan pulse, but in the embodiment according to the present invention, the voltage is applied to the address pulse in duplicate.
즉, 어드레스 펄스는 스캔 펄스가 인가되는 시점에 제1 전위를 갖는 제1 펄스가 인가되고, 제1 펄스와 연결하여 제2 전위를 갖는 제2 펄스를 인가한다.That is, as the address pulse, a first pulse having a first potential is applied at a time when a scan pulse is applied, and a second pulse having a second potential is applied in connection with the first pulse.
제1 펄스의 폭과 제2 펄스 폭은 어드레스 전극이 잡아주는 (-) 전하량을 감소시키는 수준에서 알맞게 결정한다. 이때, 제1 전위는 제2 전위보다 높은 것이 바람직하고, 제2 전위는 (-)으로 인가하여 어드레스 방전 후 Y 전극에 (-) 벽전하가 쌓여 유지방전에 유리하도록 한다.The width of the first pulse and the width of the second pulse are appropriately determined at the level of reducing the amount of negative charge held by the address electrode. In this case, it is preferable that the first potential is higher than the second potential, and the second potential is applied as negative (-) so that negative wall charges are accumulated on the Y electrode after the address discharge to favor the sustain discharge.
이와 같이, 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동 방법은 어드레스 펄스를 스캔 펄스와 동일한 폭으로 인가하지 않고 도 7의 'A'에 도시된 바와 같이 어드레스 펄스를 가변시킨다.As described above, the driving method of the plasma display panel according to the embodiment of the present invention varies the address pulse as shown in 'A' of FIG. 7 without applying the address pulse to the same width as the scan pulse.
이렇게 하여, 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동 방법은 어드레스 방전 후 방전 셀의 (-) 전하가 아래 셀의 어드레스 전극까지 퍼지는 현상을 감소시켜 어드레스 방전을 안정적으로 구동시킨다. In this way, the driving method of the plasma display panel according to the embodiment of the present invention reduces the phenomenon of spreading the negative charge of the discharge cell to the address electrode of the lower cell after the address discharge, thereby stably driving the address discharge.
또한, 스캔 펄스의 폭은 줄지 않고 일정하므로 방전 셀의 아래 셀로 퍼지는 공간 전하량을 줄지 않게 된다. In addition, since the width of the scan pulse is constant without decreasing, the amount of space charge spread to the cells below the discharge cell is not reduced.
한편, 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동 방법은 도 3에 도시된 기존의 구동 파형에도 적용될 수 있다. Meanwhile, the driving method of the plasma display panel according to the embodiment of the present invention may be applied to the conventional driving waveform shown in FIG. 3.
상기 도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The drawings and detailed description of the invention are merely exemplary of the invention, which are used for the purpose of illustrating the invention only and are not intended to limit the scope of the invention as defined in the appended claims or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
본 발명에 의한 플라즈마 디스플레이 패널의 구동 방법은 방전셀의 아래 셀로 (-) 전하가 퍼지는 현상을 감소시켜 안정적으로 어드레스 방전을 구동하고, 그로 인해 저계조, 저온, 고온시 방전 불량을 개선하여 제품의 신뢰성을 향상시키는 효과가 있다.The driving method of the plasma display panel according to the present invention reduces the phenomenon of spreading negative charge to the cell below the discharge cell, thereby driving the address discharge stably, thereby improving the discharge failure at low gradation, low temperature, and high temperature. There is an effect of improving the reliability.
도1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다. 1 is a partial perspective view of an AC plasma display panel.
도2는 플라즈마 디스플레이 패널의 전극 배열도이다. 2 is an electrode array diagram of a plasma display panel.
도3은 종래 플라즈마 디스플레이 패널의 구동파형도이다. 3 is a driving waveform diagram of a conventional plasma display panel.
도4는 도3에 도시한 구동 파형에서의 각 단계별 벽전하 분포도이다. FIG. 4 is a wall charge distribution diagram for each stage in the driving waveform shown in FIG.
도 5는 어드레스 방전시 나타나는 프라이밍 효과의 감소 현상을 나타낸 그래프이다.5 is a graph illustrating a phenomenon of decreasing priming effect during address discharge.
도 6는 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동파형도를 도시한 것이다.6 shows a driving waveform diagram of the plasma display panel of the embodiment according to the present invention.
도 7은 도 6의 'A' 부분을 확대 도시한 것이다.FIG. 7 is an enlarged view of a portion 'A' of FIG. 6.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0074659A KR100490621B1 (en) | 2002-11-28 | 2002-11-28 | Driving method for plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0074659A KR100490621B1 (en) | 2002-11-28 | 2002-11-28 | Driving method for plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040046669A KR20040046669A (en) | 2004-06-05 |
| KR100490621B1 true KR100490621B1 (en) | 2005-05-17 |
Family
ID=37342187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0074659A KR100490621B1 (en) | 2002-11-28 | 2002-11-28 | Driving method for plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100490621B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980087502A (en) * | 1997-05-30 | 1998-12-05 | 가네꼬 하사시 | Driving Method of Plasma Display Panel |
| KR19990015224A (en) * | 1997-08-04 | 1999-03-05 | 손욱 | Driving method of gas discharge display device |
| JP2000148083A (en) * | 1998-01-22 | 2000-05-26 | Matsushita Electric Ind Co Ltd | Driving method of plasma display panel |
| KR20000041553A (en) * | 1998-12-23 | 2000-07-15 | 김영환 | Method for driving a plasma display device |
| KR20010064067A (en) * | 1999-12-24 | 2001-07-09 | 박종섭 | Device and method of driving of AC plasma display panel |
-
2002
- 2002-11-28 KR KR10-2002-0074659A patent/KR100490621B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980087502A (en) * | 1997-05-30 | 1998-12-05 | 가네꼬 하사시 | Driving Method of Plasma Display Panel |
| KR19990015224A (en) * | 1997-08-04 | 1999-03-05 | 손욱 | Driving method of gas discharge display device |
| JP2000148083A (en) * | 1998-01-22 | 2000-05-26 | Matsushita Electric Ind Co Ltd | Driving method of plasma display panel |
| KR20000041553A (en) * | 1998-12-23 | 2000-07-15 | 김영환 | Method for driving a plasma display device |
| KR20010064067A (en) * | 1999-12-24 | 2001-07-09 | 박종섭 | Device and method of driving of AC plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040046669A (en) | 2004-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100458569B1 (en) | A driving method of plasma display panel | |
| KR100484647B1 (en) | A driving apparatus and a method of plasma display panel | |
| KR100490620B1 (en) | Driving method for plasma display panel | |
| KR100467432B1 (en) | Driving circuit for plasma display panel and method thereof | |
| KR100536249B1 (en) | A plasma display panel, a driving apparatus and a driving method of the same | |
| KR100570679B1 (en) | Method for driving plasma display panel | |
| KR100578960B1 (en) | Plasma display panel and driving method thereof | |
| KR100490621B1 (en) | Driving method for plasma display panel | |
| KR100502928B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100477989B1 (en) | Driving method for plasma display panel | |
| KR100560477B1 (en) | Driving method of plasma display panel | |
| KR100458573B1 (en) | Method for driving plasma display panel | |
| KR100612383B1 (en) | Plasma display panel and driving method thereof | |
| KR100490618B1 (en) | Dirving method for plasma display panel | |
| KR100589315B1 (en) | Plasma display panel and driving method thereof | |
| KR100599645B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100570659B1 (en) | Driving method of plasma display panel and plasma display device | |
| KR100627256B1 (en) | Method for driving plasma display apparatus | |
| KR100484674B1 (en) | Dirving method for plasma display panel | |
| KR20040058633A (en) | Driving method for plasma display panel | |
| KR100561341B1 (en) | Plasma display panel and driving method thereof | |
| KR100553207B1 (en) | Plasma display panel and Method for driving the same | |
| KR100560476B1 (en) | Driving apparatus of plasma display panel and plasma display device | |
| KR100560473B1 (en) | A plasma display device and a driving method of the same | |
| KR100521483B1 (en) | Driving method of plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |