KR20040060189A - 텅스텐 플러그 형성 방법 - Google Patents

텅스텐 플러그 형성 방법 Download PDF

Info

Publication number
KR20040060189A
KR20040060189A KR1020020086728A KR20020086728A KR20040060189A KR 20040060189 A KR20040060189 A KR 20040060189A KR 1020020086728 A KR1020020086728 A KR 1020020086728A KR 20020086728 A KR20020086728 A KR 20020086728A KR 20040060189 A KR20040060189 A KR 20040060189A
Authority
KR
South Korea
Prior art keywords
layer
etch stop
tungsten
stop layer
forming
Prior art date
Application number
KR1020020086728A
Other languages
English (en)
Inventor
고관주
김형석
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR1020020086728A priority Critical patent/KR20040060189A/ko
Publication of KR20040060189A publication Critical patent/KR20040060189A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 텅스텐 플러그 형성 방법은 하부 배선층이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계와, 층간 절연막의 상부에 식각 정지막을 형성하는 단계와, 하부 배선층이 드러나도록 층간 절연막과 식각 정지막을 패터닝하여 비이홀을 형성하는 단계와, 패터닝된 층간 절연막과 식각 정지막을 덮은 배리어층을 형성하는 단계와, 배리어층 상부에 텅스텐층을 증착하여 상기 비아홀을 매립하는 단계와, 패터닝된 식각 정지막을 엔드포인트로 하여 식각 정지막이 드러나도록 상기 텅스텐층을 식각하는 단계와, 층간 절연막이 완전히 드러나도록 상기 패터닝된 식각 정지막을 제거하는 단계를 포함한다.
이상 설명한 바와 같이, 본 발명에서는 층간 절연막의 상부에 식각 정지막을 형성하여 텅스텐 씨엠피 공정 시에 식각 정지막을 하드 마스크로하여 텅스텐을 식각함으로써, 텅스텐층이 평탄하게 되어 접촉 저항의 증가를 방지할 수 있기 때문에 반도체 소자의 불량이 발생하는 것을 막을 수 있다.
또한, 본 발명은 텅스텐 씨엠피 공정 시에 식각 정지막을 엔드포인트로하여 텡스턴층 식각함으로써, 식각 정지막의 두께에 따라 씨엠피 공정에 대한 폭 넓은 마진을 확보할 수 있다.

Description

텅스텐 플러그 형성 방법{METHOD FOR FABRICATING TUNGSTEN PLUG}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 텅스텐 플러그 형성 시 텅스텐층이 평탄하게 하여 접촉 저항의 증가를 방지할 수 있는 텅스텐 플러그 형성 방법에 관한 것이다.
최근, 반도체 집적 회로에서는 그 크기가 더욱 감소됨에 따라, 집적 회로에서의 배선을 다층화하고 이 배선들을 연결하는 다층 배선 방법이 주로 사용되고 있다. 일반적으로 배선들을 연결하기 위해 하부 배선층 상부에 접촉구나 비아(via)홀을 형성하고 스퍼터링과 같은 방법으로 알루미늄과 같은 금속을 증착하여 상부 배선층을 형성함으로써 배선을 완성한다. 그러나, 이러한 스퍼터링 방법에 의해 알루미늄과 같은 금속을 증착할 경우 접촉구 내부에 금속이 완전히 메워지지 않아 배선 연결이 제대로 이루어지지 않을 뿐만 아니라 접촉구나 비아 홀 내에서 스텝 커버리지(step coverage)가 불량하게 되어 소자의 수율이 감소하게 된다.
이러한 이유로 인하여 반도체 소자의 고집적화에 따른 반도체 소자의 배선 연결을 위한 물질로서 접촉구나 비아 홀에서 양호한 스텝 커버리지를 갖는 텅스텐을 이용하여 금속 플러그를 이용하게 되었다.
그러면, 첨부한 도면을 참조하여 종래의 텅스텐 플러그 형성 방법에 대해 설명한다. 도 1a 내지 도 1c는 종래 기술에 의한 텅스텐 플러그 형성 과정을 도시한 공정 단면도이다.
먼저, 도 1a에 도시한 바와 같이 반도체 소자(도시하지 않음)를 포함하는 반도체 기판(1) 위에 하부 배선층(2)을 형성한 후, 그 위에 층간 절연막(inter-metal dielectric)(3)을 증착하고 패터닝하여 하부 배선층(2)을 드러내는 비아 홀(4)을 형성한다.
다음, 도 1b에 도시한 바와 같이 배리어층(5)을 스퍼터링(sputtering) 방법으로 적층한 후, 텅스텐층(6)을 증착한다. 여기서, 텅스텐층(6)은 비아 홀(4)이 형성되어 있는 부분에서 아래쪽으로 들어간 골 형태를 이루고 있다.
다음, 도 1c에 도시한 바와 같이, 화학 기계적 연마 공정(CMP : Chemical Mechanical Polishing, 이하 “씨엠피라고 함”)을 진행하여 층간 절연막(3)이 완전히 드러나도록 텅스텐층(6) 완전히 제거한 후에 폴리싱(polishing)한다. 이러한 씨엠피 공정을 통해 텅스텐 플러그(7)를 형성한다.
이와 같은 방법에서는 텅스텐층(6)을 화학 기계적 연마 공정으로 제거할 때 텅스텐층(6)의 하부막인 배리어층(5)을 드러내기 위해 오버 씨엠피(over CMP)를 하게 된다. 따라서, 비아 홀(4)에 채워진 텅스텐층(6)은 비아 홀(4) 부분이 우묵하게 들어가 플러그 리세스(plug recess)가 발생하게 되고 그 상부에 형성되는 상부 배선층(도시 생략됨)을 적층하였을 때, 상부 배선층도 비아 홀(4) 부분에서 우묵하게 된다. 이는 상부 배선층과 그 위의 금속막 사이의 접촉 저항 증가시키는 원인이 되는데, 이에 따라 직류 파라미터(DC parameter) 측정 시 저항이 기준치에서 벗어나므로 칩(chip)이 작동하지 않게 된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 층간 절연막의 상부에 식각 정지막을 형성하여 텅스텐 씨엠피 공정 시에 식각 정지막을 하드 마스크로하여 텅스텐을 식각함으로써, 텅스텐층이 평탄하게 되어 접촉 저항의 증가를 방지할 수 있는 텅스텐 플러그 형성 방법을 제공하고자 한다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 하부 배선층이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막의 상부에 식각 정지막을 형성하는 단계와, 상기 하부 배선층이 드러나도록 상기 층간 절연막과 식각 정지막을 패터닝하여 비이홀을 형성하는 단계와, 상기 패터닝된 층간 절연막과 식각 정지막을 덮은 배리어층을 형성하는 단계와, 상기 배리어층 상부에 텅스텐층을증착하여 상기 비아홀을 매립하는 단계와, 상기 패터닝된 식각 정지막을 엔드포인트로 하여 상기 식각 정지막이 드러나도록 상기 텅스텐층을 식각하는 단계와, 상기 층간 절연막이 완전히 드러나도록 상기 패터닝된 식각 정지막을 제거하는 단계를 포함한다.
도 1a 내지 도 1c는 종래 기술에 의한 텅스텐 플러그 형성 과정을 도시한 공정 단면도이고,
도 2a 내지 도 2e는 본 발명에 따른 텅스텐 플러그 형성 과정을 도시한 공정 단면도이다.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 입력부 200 : 처리부
300 : 제어부
이하, 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 따른 텅스텐 플러그 형성 과정을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 소자(도시하지 않음)를 포함하는 반도체 기판(100) 위에 하부 배선층(102)을 형성한 후, 그 위에 층간 절연막(inter-metal dielectric)(104)과 식각 정지막(106)을 순차적으로 증착하고, 식각 정지막(106)의 상부에 비아홀을 정의하기 위한 포토레지스트 패턴(108)을 형성한다. 이대 식각 정지막(106)은 실리콘 질화막으로 이루어져 있다.
이후, 도 2b에 도시된 바와 같이, 포토레지스트 패턴(108)에 맞춰서 식각 정지막(106) 및 층간 절연막(104)을 하부 배선층(102)이 드러나도록 패터닝하여 비아홀(110)을 형성한 후에 포토레지스트 패턴(104)을 제거한다.
도 2c에 도시된 바와 같이, 배리어층(112)을 스퍼터링(sputtering) 방법으로 적층한 후에 텅스텐층(114)을 증착한다. 여기서, 텅스텐층(114)은 비아홀(110)이 형성되어 있는 부분에서 아래쪽으로 들어간 골 형태를 이루고 있다.
그 다음으로, 도 2d에 도시된 바와 같이, 식각 정지막(106)을엔드포인트(endpoint)로 하는 오버(over) 씨엠피를 진행하여 식각 정지막(106)이 완전히 드러나도록 텅스텐층(114) 완전히 제거한다. 여기서, 오버 화학 기계적 연마 공정을 진행할 때 오버 씨엠피되는 두께는 식각 정지막(106)의 두께에 따라 달라질 수 있다. 오버 씨엠피 공정을 진행한 후에 결과물을 폴리싱(polishing)하여 텅스텐 플러그(114??)를 형성한다.
이와 같이, 실리콘 질화막으로 이루어진 식각 정지막(106)을 엔드포인트로 하여 텅스턴층(114)을 씨엠피 공정으로 제거함으로써, 씨엠피 공정 마진을 확보할 수 있다.
도 2e에 도시된 바와 같이, 전면 식각 또는 습식 식각 공정을 이용하여 층간 절연막(104)의 상부에 증착되어 있는 식각 정지막(106)을 제거한다.
이상 설명한 바와 같이, 본 발명에서는 층간 절연막의 상부에 식각 정지막을 형성하여 텅스텐 씨엠피 공정 시에 식각 정지막을 하드 마스크로하여 텅스텐을 식각함으로써, 텅스텐층이 평탄하게 되어 접촉 저항의 증가를 방지할 수 있기 때문에 반도체 소자의 불량이 발생하는 것을 막을 수 있다.
또한, 본 발명은 텅스텐 씨엠피 공정 시에 식각 정지막을 엔드포인트로하여 텡스턴층 식각함으로써, 식각 정지막의 두께에 따라 씨엠피 공정에 대한 폭 넓은 마진을 확보할 수 있다.

Claims (4)

  1. 하부 배선층이 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계와,
    상기 층간 절연막의 상부에 식각 정지막을 형성하는 단계와,
    상기 하부 배선층이 드러나도록 상기 층간 절연막과 식각 정지막을 패터닝하여 비이홀을 형성하는 단계와,
    상기 패터닝된 층간 절연막과 식각 정지막을 덮은 배리어층을 형성하는 단계와,
    상기 배리어층 상부에 텅스텐층을 증착하여 상기 비아홀을 매립하는 단계와,
    상기 패터닝된 식각 정지막을 엔드포인트로 하여 상기 식각 정지막이 드러나도록 상기 텅스텐층을 식각하는 단계와,
    상기 층간 절연막이 완전히 드러나도록 상기 패터닝된 식각 정지막을 제거하는 단계를 포함하는 텅스텐 플러스 형성 방법.
  2. 제 1 항에 있어서,
    상기 식각 정지막은,
    실리콘 질화막인 것을 특징으로 하는 텅스텐 플러스 형성 방법.
  3. 제 1 항에 있어서,
    상기 식각 정지막을 제거하는 단계는,
    습식 또는 전면 식각으로 상기 식각 정지막을 제거하는 것을 특징으로 하는 텅스텐 플러스 형성 방법.
  4. 제 1 항에 있어서,
    상기 텅스텐층을 식각하는 단계는,
    씨엠피 공정을 이용하여 상기 식각 정지막이 완전히 드러나도록 텅스텐층을 식각하는 것을 특징으로 하는 텅스텐 플러그 형성 방법.
KR1020020086728A 2002-12-30 2002-12-30 텅스텐 플러그 형성 방법 KR20040060189A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086728A KR20040060189A (ko) 2002-12-30 2002-12-30 텅스텐 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086728A KR20040060189A (ko) 2002-12-30 2002-12-30 텅스텐 플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20040060189A true KR20040060189A (ko) 2004-07-06

Family

ID=37352118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086728A KR20040060189A (ko) 2002-12-30 2002-12-30 텅스텐 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR20040060189A (ko)

Similar Documents

Publication Publication Date Title
KR100457044B1 (ko) 반도체 소자의 제조 방법
KR20040060189A (ko) 텅스텐 플러그 형성 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100812298B1 (ko) 엠아이엠 캐패시터 형성방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR100613384B1 (ko) 반도체 소자의 배선 형성방법
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
KR100607748B1 (ko) 반도체소자의 연결배선 제조 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100846993B1 (ko) 반도체 소자의 배선 형성 방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR100315849B1 (ko) 다층 배선의 콘택 형성 방법
KR100532749B1 (ko) 반도체 소자의 다층 금속 배선의 제조 방법
KR100198653B1 (ko) 반도체 소자의 금속배선방법
KR100579858B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
KR20020086098A (ko) 다층 배선의 콘택 구조 및 그 형성 방법
KR20040001459A (ko) 하드마스크를 이용한 비아홀 형성방법
KR20020058429A (ko) 반도체소자의 배선 및 그 형성방법
KR20010057681A (ko) 반도체 소자의 비아 홀 형성 방법
KR20010008605A (ko) 반도체장치의 다층 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application