KR20040060115A - 반도체 소자 제조시 금속간 인터커넥션 형성방법 - Google Patents
반도체 소자 제조시 금속간 인터커넥션 형성방법 Download PDFInfo
- Publication number
- KR20040060115A KR20040060115A KR1020020086644A KR20020086644A KR20040060115A KR 20040060115 A KR20040060115 A KR 20040060115A KR 1020020086644 A KR1020020086644 A KR 1020020086644A KR 20020086644 A KR20020086644 A KR 20020086644A KR 20040060115 A KR20040060115 A KR 20040060115A
- Authority
- KR
- South Korea
- Prior art keywords
- interconnection
- metal wiring
- forming
- interconnect
- wiring
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000005389 semiconductor device fabrication Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims abstract 4
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- BLOIXGFLXPCOGW-UHFFFAOYSA-N [Ti].[Sn] Chemical compound [Ti].[Sn] BLOIXGFLXPCOGW-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자 제조시 금속 배선 형성 공정에 관한 것이다. 즉, 본 발명은 반도체 소자 제조공정 중 금속 인터커넥션 형성방법에 있어서, 하부 금속 배선과 상부 금속 배선을 먼저 형성하고 인터커넥션을 그 이후에 형성함으로써, 인터커넥션과 하부 오버랩이 "0"이하여도 가능하며, 인터커넥션용 콘텍 플러그와 상부 금속 배선과 오버랩이 불정렬 마진만큼만 되어도 된다.
Description
본 발명은 반도체 소자 금속 배선 방법에 관한 것으로, 특히 반도체 소자 제조시 금속간 인터커넥션(Interconnection) 형성 방법에 관한 것이다.
반도체 소자 제조시의 금속 배선은 하부 배선을 완료하고 상부 배선과 연결하기 위한 인터커넥션용 콘텍 플러그(Contact plug)를 형성한 다음 상부 배선을 완성하는 것이 지금까지의 일반적인 방법이었으며, 콘텍과 하부 배선 혹은 콘텍 플러그와 상부 배선의 오버랩(Overlap)에 대한 디자인 룰(Design rule)은 제로(zero) 이상이었다.
그러나 상기한 바와 같은 종래 하부 금속 배선과 상부 금속 배선간 인터커넥션 형성 디자인 룰 하에서의 콘텍 플러그와 하부 배선 혹은 콘텍 플러그와 상부 배선의 금속 배선 형성방법은 나노기술(Nano-technology) 실현에 있어 많은 제약을 일으키게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 반도체 소자 제조시 하부 금속 배선과 상부 금속 배선간 인터커넥션의 불정렬을 최소화시키는 금속간 인터커넥션 형성 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 소자 제조시 금속간 인터커넥션 형성 방법에 있어서, (a)반도체 소자 기판에 하부 금속 배선을 형성하는 단계와; (b)상기 하부 금속 배선위에 평탄화 절연막을 적층시킨 후 평탄화 시키는 단계와; (c)상기 평탄화 절연막을 패터닝한 후 상부 배선 두께만큼 소정의 깊이까지 건식 식각시키는 단계와; (d)상기 식각된 위치에 상부 금속 배선을 형성시키는 단계와; (e)상기 하부 금속 배선과 상부 금속 배선을 인터커넥션 시키는 인터커넥션용 콘텍 플러그가 형성될 위치의 상기 평탄화 절연막을 상기 하부 금속 배선이 노출될 때까지 건식식각시키는 단계와; (f)상기 식각된 위치에 인터커넥션용 콘텍 물질을 충진(Gap fill)하여 상기 하부 금속 배선과 상부 금속 배선을 인터커넥션시키는 단계;를 포함하는 것을 특징으로 한다.
도 1a 내지 도 1c는 본 발명의 실시 예에 따른 반도체 소자 제조시 금속간 인터커넥션 형성 방법을 도시한 공정 수순도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 1a 내지 도 1c는 본 발명의 실시 예에 따른 금속 인터커넥션 형성 방법을도시한 공정 수순도이다. 이하 상기 도 1a 내지 도 1c를 참조하여 본 발명의 금속 인터커넥션 형성 방법을 상세히 설명한다.
먼저 도 1a에서와 같이 하부 금속 배선(1)을 형성하고 평탄화 절연막(2)을 두껍게 적층시킨다. 이어 CMP(Chemical Mechanical Polishing)를 수행하여 평탄화를 수행하고, 상부 금속 배선용 감광막(Photoresist)을 패터닝(Patterning)시킨 후, 노출된 평탄화 절연막을 상부 배선 두께만큼 소정의 깊이까지 건식 식각으로 제거시킨다.
이어 도 1b에서와 같이 종래 일반적인 방식과는 달리 하부 금속배선(1)과 상부 금속 배선(4)을 먼저 형성하고 그 이후에 인터커넥션을 하기 위하여 인터커넥션용 감광막 패터닝(5)을 수행한 후, 하부 금속 배선이 노출될 때까지 건식식각시킨다.
그런 후, 도 1c에서와 같이 인터커넥션용 감광막 패턴(5)을 제거시킨다. 그리고 그 상부에 CVD(Chemical Vapor Deposition) 타이타늄(TiN) 또는 탄탈륨(TaN)을 콘텍 홀내에 매립하고 에치백(Etch-back) 혹은 CMP하여 인터커넥션용 플러그(Plug)(6)를 완성하여 하부 금속 배선(1)과 상부 금속 배선(2)을 인터커넥션시키게 된다.
즉, 상술한 바와 같이 본 발명은 하부 금속 배선과 상부 금속 배선을 먼저 형성하고 인터커넥션을 그 이후에 형성하여 인터커넥션과 하부 오버랩이 "0"이하여도 가능하며, 인터커넥션용 콘텍 플러그와 상부 금속 배선과 오버랩이 불정렬 마진만큼만 되어도 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명은 반도체 소자 제조공정 중 금속 인터커넥션 형성방법에 있어서, 하부 금속 배선과 상부 금속 배선을 먼저 형성하고 인터커넥션을 그 이후에 형성함으로써, 인터커넥션과 하부 오버랩이 "0"이하여도 가능하며, 인터커넥션용 콘텍 플러그와 상부 금속 배선과 오버랩이 불정렬 마진만큼만 되어도 되는 이점이 있다.
Claims (4)
- 반도체 소자 제조시 금속간 인터커넥션 형성 방법에 있어서,(a)반도체 소자 기판에 하부 금속 배선을 형성하는 단계와;(b)상기 하부 금속 배선위에 평탄화 절연막을 적층시킨 후 평탄화 시키는 단계와;(c)상기 평탄화 절연막을 패터닝한 후 상부 배선 두께만큼 소정의 깊이까지 건식 식각시키는 단계와;(d)상기 식각된 위치에 상부 금속 배선을 형성시키는 단계와;(e)상기 하부 금속 배선과 상부 금속 배선을 인터커넥션 시키는 인터커넥션용 콘텍 플러그가 형성될 위치의 상기 평탄화 절연막을 상기 하부 금속 배선이 노출될 때까지 건식식각시키는 단계와;(f)상기 식각된 위치에 인터커넥션용 콘텍 물질을 충진(Gap fill)하여 상기 하부 금속 배선과 상부 금속 배선을 인터커넥션시키는 단계;를 포함하는 것을 특징으로 하는 금속간 인터커넥션 형성 방법.
- 제1항에 있어서,상기 (f)단계는, (f1)상기 인터커넥션용 식각홀내 인터커넥션용 물질을 매립시키는 단계와;(f2)상기 매립된 인터커넥션용 물질을 에치백 또는 CMP수행하여 상기 하부금속 배선과 상부 금속 배선간 인터커넥션용 플러그를 형성시키는 단계;를 포함하는 것을 특징으로 하는 금속간 인터커넥션 형성방법.
- 제2항에 있어서,상기 인터커넥션용 물질은, CVD TiN 또는 TaN 중 어느 하나의 금속 물질이 사용되는 것을 특징으로 하는 금속간 인터커넥션 형성방법.
- 제3항에 있어서,상기 인터커넥션용 물질은, 블랭킷 텅스텐이나 구리를 합성하여 사용하는 것을 특징으로 하는 금속간 인터커넥션 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020086644A KR100620159B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자 제조시 금속간 인터커넥션 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020086644A KR100620159B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자 제조시 금속간 인터커넥션 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040060115A true KR20040060115A (ko) | 2004-07-06 |
KR100620159B1 KR100620159B1 (ko) | 2006-09-01 |
Family
ID=37352055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020086644A KR100620159B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자 제조시 금속간 인터커넥션 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100620159B1 (ko) |
-
2002
- 2002-12-30 KR KR1020020086644A patent/KR100620159B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100620159B1 (ko) | 2006-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004179659A (ja) | 集積回路におけるダマシン金属導体のためのビア形成 | |
JP2006100571A (ja) | 半導体装置およびその製造方法 | |
KR20030002037A (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
KR100620159B1 (ko) | 반도체 소자 제조시 금속간 인터커넥션 형성방법 | |
KR20040061817A (ko) | 반도체소자의 금속배선 형성방법 | |
KR100914450B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
US7504334B2 (en) | Semiconductor device and method for manufacturing same | |
KR100579856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR20030000118A (ko) | 반도체소자의 금속배선 형성방법 | |
KR100688761B1 (ko) | 반도체의 금속배선 형성방법 | |
KR101106049B1 (ko) | 반도체 소자의 제조방법 및 이에 의한 반도체 소자 | |
KR20010065145A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
KR100364808B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법 | |
KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100548527B1 (ko) | 금속배선 형성방법 | |
US20060205212A1 (en) | Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer | |
KR100265972B1 (ko) | 반도체장치의다층배선형성방법 | |
KR20030054782A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100358569B1 (ko) | 반도체소자의 금속배선 형성방법 | |
KR100731061B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR20020086098A (ko) | 다층 배선의 콘택 구조 및 그 형성 방법 | |
KR20040059736A (ko) | 반도체 소자의 배선 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |