KR20040050903A

KR20040050903A - 스택가능한 반도체 테스트 시스템 및 이를 동작시키기위한 방법

Info

Publication number: KR20040050903A
Application number: KR10-2004-7005004A
Authority: KR
Inventors: 폴 매글리오코; 레이 웨이크필드; 폴 지. 트루디우
Original assignee: 넥스테스트 시스템즈 코포레이션
Priority date: 2001-10-03
Filing date: 2002-10-03
Publication date: 2004-06-17
Also published as: WO2003029833A3; JP4365213B2; TWI227784B; US7385385B2; WO2003029833A2; JP2005504970A; US20030062888A1

Abstract

본 발명은 다른 테스터들상의 다수의 장치들을 병렬로 동시에 테스트하거나 또는 단일 테스터에 의하여 수용될 수 있는 것보다 더 많은 핀들을 가진 장치를 테스트하기 위하여 적어도 하나의 다른 테스터와 스택되도록 구성된 테스터에 관한 것이다. 테스터는 다수의 핀 전자 채널들을 가진 테스트 사이트, 상기 장치와 인터페이싱하는 인터페이스, 상기 테스트 시스템에서 호스트 컴퓨터와 인터페이싱하는 인터페이스를 포함한다. 바람직하게, 인터페이스는 단일 장치 보드가 다수의 테스터들상의 인터페이스들와 동시에 맞물리도록 한다. 특히, 인터페이스는 상기 장치 보드와 맞물리도록 상기 테스터의 상부면으로부터 연장된다. 밀폐부들이 상부면 및 정면의 통기공들은 밀폐부의 측면 또는 백플레인상의 테스터들로부터의 간섭없이 테스터의 소자들을 냉각시키기 위하여 공기가 흐르도록 한다.

Description

스택가능한 반도체 테스트 시스템 및 이를 동작시키기 위한 방법{STACKABLE SEMICONDUCTOR TEST SYSTEM AND METHOD FOR OPERATING SAME}

자동화 또는 자동 테스트 시스템들은 다양한 장치들(전자소자들 및 IC들을 포함함)이 제품들에 통합되기전에 결함장치들을 추출하기 위하여 상기 다양한 장치들을 테스트하기 위하여 전자산업계의 제조업자들에 의하여 폭넓게 사용되고 있다. 자동화된 테스트 시스템들을 사용하여 공동으로 테스트되는 3가지 타입의 디지털 장치가 널리 사용되고 있으며, 3가지 타입중 한 디지털 장치는 플래시 메모리 또는 랜덤 액세스 메모리들(RAM)과 같은 메모리 어레이들 또는 회로들을 포함하고, 다른 디지털 장치는 매크로 제어기들, 주문형 IC(ASIC) 및 프로그램가능 논리장치들(PLD)과 같은 논리회로들을 포함하며, 또 다른 디지털 장치는 메모리 회로들 및 논리 회로들 둘다를 포함한다. 일반적으로, 디지털 장치들이 웨이퍼 또는기판의 일부를 유지하는 경우의 제조공정동안, 상기 디지털 장치들을 패키징한 후 그러나 장치들이 모듈들, 카드들 또는 보드들상에 장착 또는 어셈블링되기전에 여러 지점에서 상기 디지털 장치들을 테스트하는 것이 바람직하다. 이러한 반복 테스팅은 자동화된 테스트 시스템들로 하여금 고속 및 고정밀도로 테스트할 것을 요구한다. 더욱이, 전자산업계의 추세는 전자장치 및 회로들의 소형화를 증가시키는 것이며, 이에 따라 장치들의 복잡성이 증가한다. 장치들이 복잡해짐에 따라, 테스트 시스템들의 복잡성 및 비용이 상응하게 증가한다.

테스트 시스템들은 통상적으로 고정된 크기의 섀시들내에 패키징되며, 각 섀시 크기에 대하여 한정된 최대 핀 카운트가 사용된다. 주어진 섀시의 용량보다 더 많은 핀 카운트들로 신장시키기 위하여, 통상적인 방법은 더 큰 전원들, 더 많은 PC 보드 슬롯들 및 큰 테스트 대상 장치(DUT) 인터페이스 장치를 포함하는 새롭고 큰 섀시를 사용한다. 주어진(전형적으로 큰) 섀시에서 최대로 이용가능한 것보다 작은 핀 카운트들을 실현하기 위하여, 통상적인 방법은 PC 보드들을 제거함으로서 섀시를 줄이고 있다. 이러한 방식으로 테스터의 핀 카운트가 감소되나, 미사용 백플레인들, 전원들, 케이블링, 및 작은 핀 카운트 구조의 소수의 PC 보드들에서 요구되지 않는 메커니즘 구조의 제품에 대해서는 비용이 많이든다.

테스터의 전자 섹션에 대하여 정확하게 동일한 논의가 계속되고 있다. 즉, 다른 크기의 테스트 시스템들에 대하여 다른 전자 하드웨어를 설계하고 디버깅하고 제조하는 것은 비용이 매우 많이 든다는 것이다. 테스터의 전자소자들은 테스터의 기계부분보다 2배 내지 4배 더 비싸며, 이에 따라 개발비용 역시 많이든다. 따라서, 넓은 범위의 테스트 크기들을 설계, 제조 및 지원하는데 있어서 회로 보드 타입의 수를 즐이면 테스트 제어업자의 비용 및 발명비용에 크게 영향을 미친다.

고정된 크기의 섀시를 가진 종래의 테스트 시스템들의 다른 문제점은 크기 및 무게에 의하여 발생한다. IC가 팹(FAB)으로서 공지된 제어제조설비에서 제조, 패킷 및 테스트되기 때문에, 장비를 선택할때 중용한 고려사항은 장비에 의하여 점유된 플로어 공간의 양이다. 이는 종종 장비 풋프린트로서 언급된다. 즉, 일반적으로 테스트 시스템와 같이 청정실에서 사용된 장비가 가능한 풋프린트를 제공하는 것이 바람직하다. 또한, 장비가 설비내에서 대기위치에서부터 테스트 영역으로, 또는 팹내의 다중 테스팅 영역들사이에서 또는 다중 팹들사이에서 빠르고 용이하게 재배치되는 것이 종종 바람직하며, 그러면 테스팅 시스템내의 플로어 공간 및 투자가 절감된다.

다른 핀 카운트들을 가진 DUT를 테스팅하는 다른 테스트 시스템들을 유지하는 종래의 방법의 문제점은 각기 다른 테스트 시스템 또는 다르게 구성된 테스트 시스템의 트레이닝 오퍼레이터들 및 유지기술들과 연관된 비용이다. 대신에, 트레이닝된 오퍼레이터들 및 유지기술들에 대한 필요성이 테스트 시스템의 수명을 위하여 계속되어야 하기때문에, 이러한 비용은 다중 테스트 시스템들의 비용보다 더 중요할 수 있다.

따라서, 임의의 단일 테스터상에서 수행될 수 있는 것보다 많은 핀의 수를 가진 DUT를 테스트하거나 또는 다른 테스트들과 병렬로 다수의 작은 DUT를 동시에 테스트하도록 빠르고 용이하게 스케일링될 수 있는 장비를 동작시키는 테스트 시스템 및 방법에 대한 필요성이 요망된다. 게다가, 큰 용량을 가진 테스트 시스템들의 플로우 공간을 유지하는 테스트 시스템에 대한 필요성이 요망된다. 또한, 테스트 시스템마다 유지된 어셈블리 문서 및 공간부분들의 용량을 감소시킴으로서 제조 효율성을 증가시키는 테스트 시스템에 대한 필요성이 요망된다.

본 발명의 시스템 및 방법은 종래의 기술에 비하여 이들 및 다른 장점들을 제공한다.

본 발명은 각각 2001년 10월 3일에 출원되고 2002년 4월 1일에 출원된 공동 양도된 공동계류중인 미국 가출원번호 60/326,839 및 60/369,419로부터 우선권을 주장하며, 이 출원들은 여기에 참조문헌으로서 통합된다.

본 발명은 일반적으로 테스트 대상장치들(DUT), 특히 반도체 장치들 또는 집적회로들(IC)을 테스트하기 위한 테스트 시스템들에 관한 것이다.

도 1은 본 발명에 따른 테스터 및 방법이 유용한 단일 테스트 사이트를 가진 테스트 시스템에 대한 단순화된 블록도.

도 2는 본 발명의 실시예에 따른 테스터의 부분적으로 절단된 도면.

도 3은 본 발명의 실시예에 따른 기계적으로 결합된 또는 스택된 테스터들의 쌍에 대한 투시도.

도 4는 본 발명의 실시예에 따른 4개의 기계적으로 결합된 또는 스택된 테스터의 대한 투시도.

도 5는 본 발명의 다른 실시예에 따른 기계적으로 결합된 또는 스택된 두쌍의 테스터들에 대한 투시도.

도 6는 본 발명의 실시예에 따른 기계적으로 결합된 또는 스택된 8개이 테스터에 대한 투시도.

도 7은 본 발명의 실시예에 따른 조정기의 공통 홀딩 프레임에 고정된 기계적으로 결합 또는 스택된 테스터들의 측면도.

도 8은 본 발명의 실시예에 따른 하나 이상의 테스트 사이트들을 각각 가진 테 전기적으로 결합된 한쌍의 테스터들을 포함하는 테스트 시스템의 블록도.

도 9는 본 발명의 실시예에 따른 보조 보드들상에 공기를 흐르도록 하기 이위하여 보조 보드들 및 다수의 개구부들을 가진 백플레인을 포함하는 테스터의 측면도.

도 10은 백플레인 위의 상부면에서 통기공들을 가지고, 백플레인 아래의 하나 이상의 표면들에서 통기공을 가지며, 팬이 상기 상부면내의 통기공들에 인접하여 배치된, 도 9의 테스터들의 대안 실시예들에 대한 측면도.

도 11은 본 발명의 실시예에 따른 보조 보드들상의 소자들에 공기가 흐르도록 하기 위하여 에지 케넉터들사이에서 보조 보드들 및 배플들을 가진 에지 커넥터들을 포함하는 테스터의 측면도.

도 12는 회로 보드들이 리본 케이블들을 통해 직접 결합되고 회로 보드들사이 및 소자들위에 공기가 흐르도록 하는, 본 발명에 따른 또 다른 실시예의 측면도.

도 13은 본 발명의 실시예에 따른 다수의 기계적으로 결합된 테스터들을 가진 테스터 시스템을 사용하여 DUT를 테스트하기 위한 흐름도.

본 발명은 다른 테스터상에서 다수의 DUT(테스트 대상 장치)를 병렬로 동시에 테스트하거나 또는 임의의 단일 테스터상에 수용될 수 있는 것보다 많은 다수의 핀을 가진 DUT를 테스트하기 위하여 빠르고 용이하게 접속 또는 스택될 수 있는, 반도체 장치들 또는 DUT(테스트 대상 장치)를 테스트하기 위한 테스트 시스템 모듈 또는 테스트 시스템의 테스터를 제공한다.

일 특징에서, 본 발명은 테스트 대상장치(DUT)를 테스트하기 위한 테스트 장치를 제공하기 위하여 적어도 두개의 다른 거의 동일한 테스터들과 나란히 그리고 등을 맞지도록 기계적으로 결합되는 테스터에 관한 것이다. 일반적으로, 테스터는 테스터의 소자들을 냉각시키는 냉각시스템, 패턴 소스를 가진 적어도 하나의 테스트 사이트, 다수의 핀 전자(PE) 채널들, 및 DUT와 인터페이싱하기 위한 DUT 인터페이스를 포함한다. 테스터의 백플레인 및 측면들의 적어도 일부분은 테스터와 다른 테스터들의 결합을 수행하는 본질적인 테스터들이 거의 없다. 테스터들은 서로에 직접 고착될 수 있거나 또는 공통 홀딩 프레임에 부착될 수 있다.

일 실시예에서, DUT 인터페이서는 DUT 보드를 통해 DUT와 인터페이싱하며, DUT 인터페이스는 단일 DUT 보드가 그에 기계적으로 결합된 적어도 하나의 다른 테스터상의 DUT 인터페이스 및 다른 DUT 인터페이스와 동시에 맞물리도록 한다. 일 버전에서, 테스터는 테스터의 상부면위에 DUT 보드를 로크 또는 위치설정하기 위한 도킹 메커니즘을 추가로 포함한다. 바람직하게, DUT 인터페이스는 테스터의 상부면으로부터 연장가능가며, 테스터는 테스터의 상부면위에 DUT 인터페이스 보드 로크가 맞물리도록 하기 위하여 DUT 인터페이스르 연장하는 연장 메커니즘을 추가로 포함한다. 특히, 연장 메커니즘은 만일 DUT 인터페이스 보드가 테스터의 상부면위에 적절히 배치되지 않으면 DUT 인터페이스가 DUT 인터페이스 보드와 맞물리는 것을 막는 인터록을 포함한다.

다른 실시예에서, 테스터는 상부면에서 제 1통기공들을 가지고 정면에서 제 2통기공들을 가진 밀폐부를 포함하며, 테스터의 내부 소자들은 밀폐부의 정면 또는 백플레인에 기계적으로 접속된 다른 테스터들로부터 간섭없이 통기공들을 통한 공기의 이동에 의하여 냉각된다. 일 버전에서, 테스터는 밀폐부내에서 거기로부터 의존하는 다수의 보조 보드들을 가진 백플레인을 포함하며, 백 플레인은 다수의 보조 보드들상의 소자들위에 직접 공기를 전달하기 위하여 그 내부에 다수의 개구부를 포함한다. 선택적으로, 테스터는 밀폐부내이 에지 케넉터에 접속된 다수의 보조 보드들을 포함하며, 공기는 에지 커넥터들사이에 그리고 보조 보드들의 어느 한 측면에 전달되어 상기 소자들을 냉각시킨다.

또 다른 실시예에서, 테스터는 임의의 단일 테스터상에서 수용될 수 있는 것보다 많은 다수의 핀들을 가진 IC를 테스트할 수 있는 테스트 시스템을 제공하기 위하여 적어도 하나의 다른 테스터와 기계 및 전기적으로 결합된다. 일반적으로, 각각의 테스터는 그의 외부에 있거나 또는 상기 테스터와 적어도 하나의 다른 테스터를 전기적으로 결합하는 전기 케넉터를 가진 밀폐부를 가진다.

다른 특징으로, 본 발명은 전술한 바와같이 호스트 컴퓨터 및 다수의 테스터들을 포함하는 DUT르 테스트하기 위한 테스트 시스템에 관한 것이다. 일반적으로, 각각의 테스터는 다수의 PE를 가진 적어도 하나의 테스트 사이트, DUT와 인터페이싱하는 DUT 인터페이스, 및 선택적으로 호스트 컴퓨터와 인터페이싱하는 테스트 사이트 제어기를 가진다. 전술한 바와같이, 테스터들의 각각은 서로 기계적으로 결합되도록 구성된다. 바람직하게, 테스트 시스템은 테스터들내의 모든 테스트 사이트들을 제어하기 위하여 호스트 컴퓨터상의 단일 소프트웨어 사용자 인터페이스를 포함한다.

일 실시예에서, 테스트 시스템은 테스터들상의 DUT 인터페이스들에 다수의 DUT를 전기적으로 결합하기 위하여 자동 재료 핸들러와 작용하며, 이에 따라 DUT들은 다른 테스터들에서 병렬로 동시에 테스트된다.

다른 실시예에서, 테스터들은 어느 한 테스터의 PE 채널들보다 많은 핀의 수를 가진 DUT를 테스트하기 위하여 전기적으로 결합 및 종속장치로서 동작된다.

또 다른 특징에서, 본 발명은 상부면에 제 1통기공을 가지고 정면에 제 2통기공을 밀폐부 및 제 1통기공에 근접한 밀폐부내에 배치된 백플레인에 관한 것이다. 백플레인은 거기로부터 의존하는 다수의 보조 보드들을 가지며, 백플레인내의다수의 개구부들은 소자들을 냉각시키기 위하여 보조 보드들상의 소자들위로 공기가 전달되도록 한다. 선택적으로, 개구부들은 포커싱된 냉각을 요구하는 미리 선택된 소자들위에 공기가 흐르도록 한다.

선택적으로, 테스터는 그에 결합된 보조 보드들을 가진 제 1통기공에 근접한 밀폐부내에 백플레인 및 다수의 제어 커넥터들을 포함하지 않으며, 공기는 냉각시키기 위하여 소자들을 에지 커넥터들사이에 및 보조 보드들의 어느 한 측면위에 흐른다. 선택적으로, 테스터는 포커싱된 냉각을 필요로하는 미리 선택된 소자들위에 공기를 흐르게 하기 위하여 에지 커넥터들사이에 도관들 또는 배플(baffle)들을 포함한다.

본 발명의 이들 및 다양한 다른 특징들 및 장점들은 첨부한 도면들과 관련하여 이하의 상세한 설명을 검토할때 명백할 것이다.

본 발명은 다른 테스터들과 병렬로 다수의 DUT들(테스트 대상장치들)을 동시에 테스트하기 위하여 적어도 하나의 다른 테스터에 빠르고 용이하게 결합 또는 스택될 수 있으며, 단일 테스터상에 수용될 수 있는 다수의 핀들을 가진 DUT를 테스트하도록 전기적으로 접속될 수 있는 시스템 모듈 또는 테스터에 관한 것이다.

본 발명에 따른 테스터 및 방법이 특별히 사용될 수 있는 테스트 시스템은 도 1을 참조로하여 지금 기술될 것이다. 명확화를 위하여, 공지되어 있고 본 발명과 관련되지 않은 테스트 시스템들의 많은 상세한 설명들이 생략되었다. 테스트 시스템들은 예컨대 공동 양도되고 공동 계류중인 미국특허 출원번호 09/895,439 및 10/039,738에 더 상세히 개시되어 있으며, 이 출원들은 여기에 참조문헌으로서 통합된다.

도 1은 하나 이상의 DUT들(106)을 테스트하기 위한 단일 테스트 사이트(104)를 가진 단일 테스트 시스템 모듈 또는 테스트(102)를 포함하는 테스트 시스템(10)의 단순화된 블록도이다. DUT(106)는 논리회로들, 메모리 어레이들, 아날로그 회로들 또는 이들의 임의의 결합을 가진 임의이 전자 소자, 모듈 또는 집적회로(IC)를 의미한다. DUT(106)는 다이일 수 있으며, 기판(도시안됨)상의 다수의 장치들중 하나 일수 있다. DUT(106)는 기판상의 프로브들(도시안됨) 또는 접촉핀들(도시안됨)을 통해 또는 다수의 핀들(108)을 통해 시스템(100)에 접속될 수 있다.

도 1을 참조하면, 테스트 시스템(100)은 테스트 사이트(104)외에 범용 호스트 컴퓨터(110) 또는 PC를 포함한다. 호스트 컴퓨터(110)는 테스트 사이트(104)내의 테스트 사이트 컴퓨터 또는 테스트 사이트 제어기(112)에 테스트 프로그램을 다운로드하고, 장치의 테스트 결과를 수신하며, 단일 테스트 시스템(100)내의 다중 테스트 사이트들을 랭킹하거나 또는 설비내의 다수의 테스트 시스템들(도시안됨)을 랭킹하는 하우스키핑 기능들을 실행한다. 호스트 컴퓨터(110)는 이하에 기술된 바와같이 네트워크 접속부(114)를 통해 다른 테스트들(도시안됨)에 접속될 수 있다. 호스트 컴퓨터(110)는 테스트 시스템(100)의 동작 및/또는 장치의 테스트 결과들을 추적하기 위하여 이더넷 접속부를 통해 개별 근거리통신망 또는 설비 와이드 엔터프라이즈 네트워크(도시안됨)에 접속될 수 있다.

일반적으로, 테스트 사이트(104)는 테스트 사이트 제어기(112)외에, 클록(116), 패턴 발생기들(118)과 같은 하나 이상의 테스트 신호 또는 패턴 소스들, 다수의 핀 전자(PE) 회로들 또는 채널들(120), 및 패턴 발생기와 PE 채널들사이에 접속된 다수의 타이밍 발생기 및 포맷 회로들(T/Fs 122)을 포함한다. 테스트 사이트 제어기(112)는 그의 동작을 제어하기 위하여 클록(116), 패턴 발생기(118), T/Fs(122) 및 PE 채널들(120)을 포함하는 테스트 사이트(104)내의 모든 소자 또는 엘리먼트에 접속된 특정목적 컴퓨터 또는 제어기이다. 명확화를 위하여, 테스트 사이트(104)내의 소자들에의 테스트 사이트 제어기(112)의 접속은 도 1에 도시되지 않는다. 일 실시예에서, 테스트 사이트 제어기(112)는 테스트를 업그레이드 또는 수정하기 위하여 용이하게 교환될 수 있는 테스터의 개별 회로 보드 또는 보드들상에서 실행되는 상업적으로 이용가능한 표준 제어기이다. 선택적으로, 테스트 사이트 제어기(112)는 호스트 컴퓨터(110)의 부분으로서 실행된다.

각각의 PE 채널(120)은 DUT(106)의 핀(108)에 신호들을 접속할 수 있는 PE 드라이버(124), 예측된 출력신호와 출력신호를 비교하는 비교기(126), 및 테스트 사이트 제어기의 에러 포착 메모리(도시안됨)에 비교결과들을 접속하는 에러 논리회로(128)를 포함한다.

동작시, 테스트 사이트 제어기(112)는 테스트 벡터들로 공지된 테스트 신호들 또는 패턴들을 패턴 발생기(118)에 로드한다. 클록(116)은 패턴 발생기(118), T/Fs(112) 및 PE 채널들(120)에 제공되는 시스템 클록 신호들을 발생한다. 패턴 발생기(118)는 테스트 프로세스동안 사용된 테스트 벡터들을 저장 및 시퀀싱한다. T/Fs(122)는 패턴 발생기(118)로부터 수신된 테스트 벡터들의 다양한 신호들, 즉 데이터, 스트로브와 입력/출력(I/O) 제어신호들의 타이밍 및 포맷팅을 조절한다.

본 발명에 따르면, 테스트 모듈 또는 테스터(102)는 스택가능하다. 즉, 테스터(102)는 적어도 하나의 다른 테스터 또는 공통 홀딩 프레임(도시안됨)에 기계적으로 결합, 부착 또는 고착된다. 스택가능한 테스터들(102)의 장점들은 작은 핀 카운트 장치들(106), 예컨대 64핀 이하의 DUT가 테스트되는 독립 테스트 시스템(100)로서 기능을 하는 능력을 포함한다. 큰 핀 카운트 테스트 시스템(100)은 독립 테스터들(102)를 단순히 스택킹함으로서 달성될 수 있다. 이는 테스터들의 기계 및 전기적 특성들에 대한 테스트 시스템 제조업자의 설계 및 제조비용을 상당히 감소시킨다. 또한, 고객은 낮은 초기비용으로 작은 테스트 시스템(100)을 구매하고 필요에 따라 추가 테스터들(102)을 부가함으로서 미래에 시스템의 핀 카운트를 확대할 수 있다. 스택가능한 테스터의 다른 장점은 고객에 의하여 구매된 예비 부분들이 테스트 시스템들의 모두 동일한 크기 및 구조를 가져서 고객의 예비 부분 비용, 저장공간 및 보수 기술자 훈련을 최소화한다.

테스터가 기계적으로 결합 또는 스택되도록 하는 본 발명의 테스터(102) 및 테스트 시스템(100)의 소자들, 특징들 및 엘리먼트들은 도 2 내지 도 12를 참조로하여 지금 기술될 것이다.

도 2는 독립 테스트 시스템(100)으로서 동작할 수 있는 단일 테스터(102)를 도시한다. 호스트 컴퓨터(110)는 테스터(102)내에서 도시된 바와같이 개별적으로 또는 일체형으로 형성될 수 있다(도시안됨). 도 2를 참조하면, 테스터(102)는 일반적으로 하나의 밀폐부(136)내에서 하나 이상의 전원(138), 하나 이상의 테스트 사이트들 및 종종 테스트 사이트 제어기를 포함한다. 테스트 사이트들(104) 및 테스트 사이트 제어기(112)는 백플레인(142)에 부착된 에지 커넥터들(도시안됨)에 매달려 있는 보조 보드들 또는 다수의 인쇄회로(PC)에 내장된다. 선택적으로, 백플레인(142)상의 전기 커넥터들(143)은 테스터(102)가 이하에 기술된 바와같이 추가 테스터들고 전기적으로 접속되도록 한다.

테스터(102)는 예컨대 테스터의 상부면(145)의 제 1통기공들(144), 테스터의 정면(147)의 제 2통기공들(146), 및 테스터의 내부 소자들을 냉각시키기 위하여 통기공들을 통해 공기가 흐르도록 하는 팬(도시안됨)을 포함하는 냉각 부시스템 또는 메커니즘을 포함한다. DUT 인터페이스(148)는 DUT 보드(106)를 통해 DUT(106)과 인터페이싱한다. 도시된 실시예에서, DUT 인터페이스(148)는 DUT 보드(160)와 매칭되는 다수의 전기 커넥터들(159) 또는 소켓들을 포함하며, 다수의 제 2전기 커넥터들(161)을 DUT들(106)에 접속한다. 선택적으로, DUT 인터페이스(148)는 PE 채널들(120)의 회로 보드들을 DUT 보드(160)에 직접 접속하기 위하여 리본 케이블들, 포고 핀들 또는 에지 커넥터와 같은 다른 형태의 커넥터들을 포함할 수 있다. 다수의 도핑 또는 부착 포인트들(149)을 가진 도킹 메커니즘은 테스터(102)의 상부면(145)위에 DUT 보드를 제위치에 배치하고, 고정 및 로크시키며, DUT 보드와 DUT 인터페이스(148)를 정렬시킨다. 바람직하게, 테스터(102)는 DUT 보드와 맞물리도록 상부 표면(145)를 통해 DUT 인터페이스(148)를 위쪽으로 자동적으로 상승 또는 연장시키고, DUT 보드로부터 분리하고 DUT 보드가 설치될때 DUT 보드 인터페이스의 커넥터들을 보호하기 위하여 DUT 인터페이스를 수축시키는 신장 메커니즘(151)(도 9-12에 도시됨)을 추가로 포함한다. 신장 메커니즘(151)은 DUT 인터페이스(148)을 연장 및 수축시키는 임의의 적절한 메커니즘을 포함할 수 있다. 예를 들면, 신장 메커니즘(151)은 압축 실린더, 전기 모터 또는 솔레노이드들과 같은 다른 작동장치들들 포함할 수 있다. 더 바람직하게, 신장 메커니즘(151)은 DUT 보드가 테스터(102)의 상부면(145)상에 적절히 위치되지 않는 경우에 DUT 인터페이스(148)가 신장되는 것을 방지하는 인터록(interlock)(비도시)을 더 포함한다. 부적당한 위치의 DUT 보드는 임의의 DUT 인터페이스들(148) 또는 그들의 위치들이 다른것들 이전에 DUT 보드를 사용하도록 할 것이다. 이는 사용되지 않은 DUT 인터페이스들의 잘못된 정렬 또는 부적당한 배치가 DUT 보드, DUT 인터페이스들(148) 및 신장 메커니즘에서의 손상을 야기하도록 할 수 있다.

선택적인 실시예에서, 도킹 메커니즘은 부착 포인트들(149)에 연결된 테스터들(102)내의 도킹 드라이브(비도시)를 더 포함한다. 상기 실시예에서, DUT 인터페이스들(148)은 상부면(145)에 걸쳐서 신장하는 양각의 위치에 고정되며, DUT 보드는 도킹 드라이브에 의해 상부면들 위로 끌어내려진다. 도킹 드라이브는 예를 들어 DUT 보드에 부착된 부착 포인트들(149)과 연결되는 유도 스크루들을 회전시키기 위한 체인 및 톱니바퀴를 가지는 전기 모터를 포함할 수 있다. 바람직하게, 도킹 드라이브는 DUT 보드로의 힘의 불균일한 저하 또는 애플리케이션을 방지하는 동기화 메커니즘을 더 포함하며, 따라서 전술된 바와 같은 DUT 보드, DUT 인터페이스들(148) 및 도킹 메커니즘에 대한 손상을 방지한다.

본 발명의 테스터(102)는 스택되거나 테스터의 동작을 방해하지 않고 측면(150,152) 또는 후면(154)중 한면을 따라 적어도 하나의 실질적으로 동일한 테스터와 기계적으로 연결되도록 변경된다. 테스터들(102)은 예를 들면 평판들과 테스터의 측면(150,152) 또는 후면(154) 중 한 면을 따라 나선형 볼트 구멍들에 삽입되는 볼트들(비도시)에 의해 서로 직접 연결될 수 있다. 선택적으로, 테스터들(1020은 예를 들면, 테스터들의 상부면(145)상의 나선형의 볼트 구멍들(158)을 통해 공통 홀딩 프레임에 연결될 수 있다.

도 3은 한 측면을 따라 기계적으로 연결되거나 스택되며, 전술된 바와 같은 단일 DUT 보드(160)와 함께 사용하기 위해 변경되는 한쌍의 테스터들(102)의 투시도이다. 상기 실시예는 특히 독립형의 테스트 시스템(100)으로서 사용하기 위해 이전에 구입된 단일 테스터(102)를 가지는 제작자가 동시에 테스트될 수 있는 DUT들(106)의 부피를 증가시키거나 단일 테스터에서 수용될 수 있는 그이상의 핀들(108)을 가지는 DUT들을 테스트하기 위한 제 2 테스터를 실제로 추가해야하는 상황들에서 특히 적합하다. 테스터들(102)의 스택 또는 기계적인 연결은 DUT(106)를 이동 및 배치시키고 DUT들을 DUT 보드에 자동 연결하기 위한 공통 또는 공유 DUT 재료 핸들러(비도시)의 사용을 보장한다. 재료 핸들러는 예를 들어, 탐침기들, 스트립 또는 패널 핸들러들, 및 수직 평판 또는 중력 공급 핸들러들을 포함하는 테스트 시스템(100)을 사용하여 DUT(106)를 고정시키고 전기적으로 연결하기 위한 수단들을 가지는 임의의 적합한 재료 핸들러를 의미한다.

또한, 테스터들(102)에서 신장가능한 DUT 인터페이스(148)는 모든 테스터들상의 DUT 인터페이스들을 동시에 사용하는 단일 DUT 보드(160)를 사용할 수 있다. 단일 또는 공통 DUT 보드(160)의 사용은 공유된 DUT 재료 핸들러의 사용을 용이하게 하고 단일 테스터(102)에 수용될 수 있는 것 이상의 다수의 핀들(108)을 가지는 DUT들(106)의 테스트를 보장하는 것이 바람직하다. 본 발명의 테스터(102)와는 대조적으로, 종래의 테스터들은 일반적으로 리지드 또는 고정된 DUT 인터페이스(148)상에 DUT 보드(160)를 내리 누르는 전기 또는 기압 도킹 메커니즘을 사용한다. 상기 테스터가 단일 테스터(102)의 DUT 인터페이스(148)와 함께 DUT 보드(160)를 사용하지만, DUT 보드를 두개의 개별 DUT 인터페이스들로 매칭시키는 경우 절절한 정렬을 유지하기는 어렵다. 또한, 수행될 접속들의 횟수와 DUT 인터페이스와 DUT 보드를 사용하기 위해 요구되는 합력으로 인해, 인터페이스들 중 하나를 사용하는 것은 DUT 보드, 테스터(102) 또는 두가지 모두에 대한 손상을 유발할 수 있는 잘못된정렬로 인해 다른 인터페이스들보다 더 신속하게 진행할 수 있다. 따라서, 테스터들간에 기계적인 동기화가 요구될 것이다.

도 3의 테스트 시스템(100)의 더 자세한 설명이 도 4에 도시된다. 도 4는 본 발명의 또다른 실시예에 따른 4개의 기계적으로 연결되거나 스택된 테스터들(102)의 투시도이다. 상기 실시예에서, 4개의 개별 테스터들의 각각의 상부면(145)은 공통 상부면의 두개의 부분들 또는 영역들에서 인접하는 테스터들의 DUT 인터페이스(148)들과 단일의 더 큰 DUT 인터페이스를 결합하거나 그룹화시키는 단일의 공통 상부면(162)과 교체된다. 이는 단일 DUT 보드(160) 및/또는 재료 핸들러의 사용을 용이하도록하기에 바람직하다. 일반적으로, 상부면(145)은 백플레인(142)을 덮는 금속과 같은 평면 재료 시트이다. 또한, 신장 메커니즘(151) 및 DUT 인터페이스(148)는 유연한 커넥터들 또는 케이블들(164)을 통해 회로 부드(140)상의 테스트 사이트들(104)에 전지적으로 접속되고 백플레인(142)상의 몇개의 미리결정된 고정 포인트들 또는 위치들에 신속하고 용이하게 재배치될 수 있다. 따라서, DUT 인터페이스들(148)을 그룹화시키거나 결합하고 상부면들(145)을 공통 상부면(162)으로 교체하는 것은 오퍼레이터들 또는 보수 기술자들에 의해 원위치에서 용이하게 수행될 수 있다. 이는 특히 제작자가 테스터(102)를 현존하는 테스트 시스템(100)에 추가시키는 것을 원하는 것과 같은 상황들에 대해 유리하다.

상기 실시예에서, 급작스런 전원 오프 또는 EPO 스위치(166) 및 회로(비도시)가 공통 상부면(162)에 추가되어 긴급시에 오퍼레이터가 모두 4개의 테스터들(102)을 신속히 전원 오프할수 있도록 한다. 일 실시예에서, EPO 회로는모든 테스터들(102)로 출력이 라우팅되는 추가의 회로 브레이커를 포함한다. 선택적으로, EPO 스위치(166)는 각각의 테스터(102)의 전원스위치와 직렬인 두개의 터미널들을 통해 접속될 수 있으며, EPO 스위치(166) 및 회로가 불필요한 경우에, 점퍼에 의해 단락되거나 차단된다. 상기 접근의 장점은 EPO 회로 및 EPO 스위치(166)의 설치를 단순화시킴으로써 오퍼레이터들 또는 보수 기술자들에 의해 원위치에서에서 설치가 수행되도록 하는 것이다.

도 5는 기계적으로 연결되거나 스택된 두 쌍의 테스터들(102)의 투시도이며, 한쌍의 테스터들의 각각의 멤버는 단일면을 따라 스택되고, 각 쌍은 등을 맞지게 스택된다. 상기 실시예는 예를 들면, 테스터들(102)이 하기에서 설명되는 것과 같은 조종장치의 공통 홀딩 프레임에 부착되는 경우에 도4의 실시예에 대하여 바람직할 수 있다. 상기와 같이, 4개의 개별 테스터들(102)의 각각의 상부면(145)은 공통 상부면(162)과 교체되어 상기 공통 상부면의 DUT 인터페이스들(148)을 결합 또는 그룹화시킨다. 상기 실시예의 한 설명에서, 공통 상부면(162)은 DUT 인터페이스들(148)을 원하는 공통 상부면(162)의 부분에 배치시키도록 회전되고 뒤집힐 수 있는 평면 재료 시트로부터 구성된다.

도 6은 도 5에 도시된 것과 유사한 8개의 기계적으로 연결되고 스택된 테스터들(170)의 투시도이다. 다시 말해서, 각각의 개별 테스터(102)의 상부면(145)은 공통 상부면(162)과 교체되고 DUT 인터페이스들(148)은 공통 상부면의 두 부분으로 그룹화된다. 두개의 부분들은 웨이퍼 탐침기상의 짧은 신호 라우팅 경로들 또는 패키지 핸들러상의 접촉 세트를 고려한다.

도 7은 본 발명의 일 실시예에 따라 8개의 기계적으로 연결되거나 스택된 테스터들(102)이 부착되는 공통 홀딩 프레임(170)을 가지는 조종장치(168)의 측면도이다. 일반적으로 조종장치(168)는 (i)플랫폼(174) 및 그로부터 신장하는 두개의 수평 다리들(176)(도면에는 하나만 도시)을 가지는 기본 어셈블리(172) 및 (ii)플랫폼(174)으로부터 수직으로 신장하며 공통 홀딩 프레임(170)이 이동가능하게 연결되는 컬럼 어셈블리(178)을 포함한다. 컬럼 어셈블리(178)는 공통 홀딩 프레임(170)이 부착되는 캐리어(180), 캐리어를 지원하기 위한 수직의 또는 지지 멤버(182), 및 지지멤버를 따라 캐리어를 수직으로 들어올리고 배치시키는 드라이브 메커니즘(비도시)을 포함한다. 지지 멤버(182)는 또한 공통 홀딩 프레임(170)상의 테스트 시스템(100)의 바람직하지 않은 요잉(yawing) 운동을 유발할 수 있는 트위스팅을 방지하기 위해 다각의 크로스-섹션을 갖는다. 드라이브 메커니즘은 전기, 수압, 또는 기압 모터(비도시) 또는 지지 멤버(182)와 관련된 캐리어를 높이거나 낮추기 위한 유도 스크류(188)를 사용하는 캐리어(180)내의 수동 크랭크를 포함할 수 있다. 도시된 실시예에서, 캐리어(180)는 지지 멤버(182)를 따라 캐리어를 재배치 시키고 테스팅 동안 캐리어의 위치를 고정시키는 제어휠(190)을 더 포함한다. 바람직하게, 컬럼 어셈블리(178)는 캐리어(180)와 공통 홀딩 프레임(170)에 회전가능하게 연결되어 스택된 테스터들(102)이 컬럼 어셈블리(178)에 관련하여 회전되도록 하는 회전 멤버(192)를 더 포함한다. 상기 실시예는 DUT 재료 핸들러와 관련하여 그위에 고정된 DUT 보드(160)을 사용하여 테스트 시스템(100)을 정확히 배치시키는 것을 용이하게 한다.

더 바람직하게, 플랫폼과 다리들(176)내의 휠들(194)은 테스트 시스템(100)이 설비 또는 팹(fab)내에서 스탠바이 위치로부터 테스팅 영역으로 또는 팹내 또는 다수의 팹들 사이의 다수의 테스팅 영역들 사이에서 신속하고 용이하게 다시 위치결정되도록 하며, 따라서, 테스팅 시스템들 내의 바닥 공간 및 피복 모두가 절약된다.

본 발명의 또다른 측면에서, 테스터들(102)은 기계적 및 전기적으로 연결되어 단일 테스터에서 수용될 수 있는 것 이상의 다수의 핀들(108)을 가지는 DUT들(106)의 테스팅을 보장한다. 도 8은 본 발명의 일 실시예에 따라 그 각각이 두개의 전기적으로 연결된 테스트 사이트들(104)을 가지는 한쌍의 전기 연결 테스터들(102, 102A)을 가지는 테스트 시스템(100)의 블록 다이어그램이다. 도 8을 참조로하여, 테스터들(102,102A) 및 각각의 테스터내의 테스트 사이트들(104)간의 전기적인 연결은 테스트 사이트 제어기들(112), 클럭들(116), 및 패턴 발생기(118)간의 시그널링 및 통신 경로들을 포함한다. 각각의 테스터(102)내의 테스트 사이트들(104)의 전기적 연결은 테스터 내에서 수행된다. 기계적으로 연결되거나 스택된 테스터들(102)의 전기적인 연결을 용이하게 하기 위해, 전지 커넥터들이 제공되어 테스터들의 엔클로저(enclosure)들을 통해 액세스할 수 있다. 상기 실시예의 설명에서, 커넥터들(143)(도 2에 도시)은 백플레인(142)에 배치되어 전면의 통풍구들(14)상의 공기 필터를 제거함으로써 액세스된다. 케이블들은 문을 열거나 플러그를 제거함으로써 엔클로져들의 측면들(150,152)내의 미리 제작된 개구부들을 통해 하나의 백플레인(142)으로부터 또다른 백플레인으로 통과한다. 케이블들 또는 컨덕터들은 리본 케이블들, 광 파이버, 동축 케이블들, 꼬임쌍들 또는 다른 컨덕터들을 포함할 수 있다. 일반적으로, 하나 또는 그이상의 케이블들은 백플레인들(142)사이에서 약 50개의 신호들을 점핑 또는 연결한다.

본 발명의 테스터(102)는 또다른 테스터, 바람직하게 측면(150, 152)을 따라, 또는 테스터의 동작을 간섭하지 않고 실질적으로 후면(154)에서 실질적으로 동일한 섀시 또는 엔클로저를 가지는 테스터와 연결되도록 하는 몇가지 특징들 또는 적응성들을 통합한다. 전술된 바와 같이, 도킹 메커니즘, 신장가능한 DUT 인터페이스들(148) 및 공통 상부면(162)은 스택된 테스터들(102)에서 DUT 인터페이스들을 동시에 사용하는 단일의 공통 재료 핸들러와 단일 DUT 보드(160)를 사용 할 수 있도록 한다.

마찬가지로, 테스터들(102)의 밀폐부들(136)을 통해 액세스가능한 전기 커넥터들(143)는 스택된 테스터들의 전기적인 연결을 가능하게 한다. 본 발명에 따라 기계적으로 스택되고 및/또는 전기적으로 연결된 테스터들(102)은 실질적으로는 전기적으로 동일할 필요가 없다는 것을 알 것이다. 일부 실시예에서, 단일 테스트 시스템을 형성하는 스택된 테스터들(102) 각각은 상이한 수의 테스트 사이트들(104)이나 또는 각각의 스택된 테스터의 상이한 성능 레벨 또는 특징을 포함할 수 있다. 일예로, 단일 사이트(104)를 가진 테스터(102)를 이미 구입한 디바이스 제작자는 다중 테스트 사이트들을 가진 제 2 테스터를 구입하여 상기 테스터에 연결할 수 있다. 한 버전의 본 실시예에서, 상이한 수의 테스트 사이트들(104)을 가진 테스터들(102)은 실질적으로 동일한 섀시나 밀폐부를 가질 수 있다. 선택적으로, 위에서 제공된 바와 같이, 테스터들(102)은 실질적으로 동일한 섀시들이나 밀폐부들을 가질 필요가 없다. 그러나, 측면(150, 152)의 크기들 중 일부 및/또는 테스터들이 스택되는 후면(154)이 실질적으로 동일한 것이 바람직하다.

스택을 용이하게 하는 본 발명의 테스터(102)의 다른 특징들은 스택되어 있는 회로 보드들(140) 및 다른 내부 성분들과 냉각 서브시스템 또는 메커니즘을 액세스하는 능력을 포함한다.

스택되어 있는 회로 보드들(140) 및 다른 내부 성분들을 액세스하는 능력에 있어서, 실질적으로 볼트 구멍들(156) 및 전면 통풍구들(144)의 아래에 있는 부분인 밀폐부(136)의 하부는 테스터(102)에 밀폐부를 부착하는 하나 이상의 패스너들(미도시)을 제거하고 밀폐부(136)의 하부를 아래쪽으로 드롭시킴으로써 제거될 수 있다. 이러한 배치는 회로 보드들(140), 전원부(138) 및 모든 또는 실질적으로 백플레인(142) 모두가 테스터가 스택된 동안에도 액세스가능하게 한다는 것을 알 것이다. 바람직한 한 버전의 그러한 실시예에서, 밀폐부(136)의 하부는 테스터의 하부 또는 바닥면에 하나의 나사나 패스너(미도시)를 통해 고정된다.

냉각 서브시스템에 있어서는, 종래 저가의 테스터들은 통상적으로 테스터의 내부 성분들을 냉각시킬 목적으로 공기가 가로질러 흐르도록 하기 위해서 테스터의 전면 및 후면 또는 측면에 있는 팬과 통풍구에 의존한다. 그러한 해결책은 본 발명의 테스터(102)와 호환적이지 않을 것이고, 상기 테스터는 후면(154), 측면 중 어느 하나(150, 152), 또는 그 세개의 면들 모두를 따라 추가적인 테스터를 기계적으로 연결하거나 스택시킬 수 있어야 한다는 것을 알 것이다. 도 9에 도시된 바람직한 실시예에서는, 테스터(102)는 팬(196), 테스터의 상단면(145)에 있는 통풍구들(144) 및 전면(147)에 있는 통풍구들(146), 및 백플레인(142)에 있는 통풍구나 구멍들(198)을 구비하고 있는 냉각 서브시스템을 포함한다. 백플레인(142)에 있는 구멍들(198)은 팬(196)에 의해서 유도되는 공기가 백플레인(142)을 통해 상단부(145)의 통풍구(144)로부터 회로 보드들(140) 상의 성분들에 전달되거나 그것들을 지나서 전면(147)에 있는 통풍구(146)를 통해 밖으로 나오도록 한다. 도 9에 도시된 바와 같이, 테스터(102)의 상단면(145), 즉 통풍구들(144)을 구비하고 있는 부분은 상단면(148)에 대해 각을 이룰 수 있고, 그로 인해서 테스터가 테스터(102)의 상단면(148)에 인접하거나 접해있는 넓은 표면을 가진 재료 핸들러에 도킹될 때 비제한적인 통풍 개구부를 제공한다.

백플레인(142)을 관통하는 구멍들(198)의 수와 크기 또는 단면 영역은 테스터(102)의 성분들에 충분한 냉각 효과를 제공하도록 선택된다. 바람직하게는, 구멍들(198)의 결합된 단면 영역은 상단면(145)에 있는 통풍구(144)의 단면 영역 보다 작다.

선택적으로, 구멍들(198) 자체는 PE 구동기(124)와 같은 회로 보드들(140)의 미리 선택된 성분들에 냉각 공기를 집중시키거나 보내도록 위치가 정해지거나 방향이 정해질 수 있다. DUT(106)를 구동시키기 위해 필요한 신호들의 빠른 속도로 인해서, PE 구동기(124)는 통상적으로 상당한 양의 열을 발생시키고, 이는 적절한 동작 및 연속적인 동작을 보장하기 위해서 방산되어야 한다. 따라서, 한 버전의 이러한 실시예에서, 구멍들(198)은 냉각 공기를 PE 구동기(124)에 보내도록 적응된다. 또한, PE 구동기(124)는 테스트 벡터들의 전송 및 수신 지연으로 인한 에러들을 제거하기 위해 가능한 한 DUT(106)에 근접하여 위치되어야 하기 때문에, 그것들은 일반적으로 에지 커넥터(200) 근처의 회로 보드(140) 위에 일직선으로 위치된다. 따라서, 본 발명의 냉각 서브시스템은 종래 기술에 비해 상당한 향상되어 테스터의 전면 및 후면에 있는 통풍구들로부터의 냉각 공기가 PE 구동기들의 라인에 평행하게 회로 보드를 가로질러 흐른다. 그러한 평행한 흐름으로 인해서, 종래의 공기 냉각 테스터들에서는 PE 구동기 라인의 마지막 PE 구동기가 앞서 가열된 공기를 수용하고 그 결과 감소된 냉각 및 더 높은 가동 온도를 유도한다. PE 구동기의 더 높은 가동 온도는 PE 구동기(124)가 열 방지부를 갖는 경우에는 PE 구동기의 나쁜 신뢰도나 열 차단을 유도할 수 있다.

도 10에 도시된 또다른 실시예에서는, 팬(196)이 상단면(145)의 통풍구(144)에 인접하여 위치됨으로써 통풍구(144)와 백플레인(142) 사이의 공간에는 일정 기압이 유지되고, 그로 인해서 구멍들(198) 각각으로부터 공기가 더욱 균일하게 흐르도록 한다. 또한, 하부의 통풍구들(146)은 후면 아래쪽에 있는 밀폐부(135)의 하부의 하나 이상의 표면들에 걸쳐 확산될 수 있다. 하부 통풍구(146)의 이러한 배치는 특정 스택된 구성들이나 테스터(102)가 스택되지 않은 곳에서 증가된 더 많은 공기가 흐르도록 하는 것이 바람직할 수 있다. 위에서 설명한 것처럼 밀폐부(136)의 하부가 쉽게 제거될 수 있다는 것은 스택되고 스택되지 않은 사용을 위해 테스터(102)를 재구성하는 것을 용이하게 한다.

도 11에 도시된 또 다른 실시예에서, 백플레인(142)은 완전하게 또는 거의제거되고, 회로 보드(140)는 테스터(102)의 구조 프레임(202)에 고정되거나 직접 밀폐부(136)에 고정된 에지 커넥터들(200)에 매달린다. 본 실시예에서, 공기 흐름은 상단 통풍구(144)로부터 다중 층의 회로 보드(140)의 에지 커넥터들(200) 사이를 지나 회로 보드의 성분들에 걸쳐 보내진다. 선택적으로, 냉각 서브시스템은, 상술된 구멍들(198)을 가진 백플레인(142)과 유사한 방식으로 회로 보드들(140) 상의 미리 선택된 성분들 상에 냉각 공기를 집중시키거나 보내도록 지향된 에지 커넥터들(200) 사이에 조절기나 차폐 장치(204)를 또한 구비할 수 있다.

도 12에 도시된 다른 실시예에서, 에지 커넥터들(200)은 완전히 제거되었으며, 회로 보드들(140)은 리본 케이블들(164)이나 포고 핀들을 통해서 DUT 인터페이스(148)나 DUT 보드(160)에 직접 연결된다. 이러한 배치에서, 회로 보드들(140)은 밀폐부(136)에 부착된 가이드(208)나 테스터(102)의 프레임 부재(미도시)에 의해서 적소에 고정되며, 그로 인해서 공기가 회로 보드들 사이로 보내지고 그 위의 성분들에 보내지도록 한다.

스택가능한 테스터들(102)을 가진 테스트 시스템(100)을 사용하여 DUT(106)를 테스트하기 위한 방법 또는 처리가 도 13을 참조하여 이제 설명될 것이다. 도 13은 본 발명의 실시예에 따른 다수의 기계적으로 연결된 테스터들(102)을 가진 테스트 시스템(100)을 사용하여 DUT(106)를 테스트하기 위한 처리를 나타내는 흐름도이다. 도 13을 참조하면, 처리는 테스터들을 스택하거나 서로 기계적으로 연결하는 초기 단계에서 시작한다(단계(210)). 그 단계에서 테스터들(102)은 또한 전기적으로 연결되도록 적응되는데, 그 테스터들 중 적어도 두 개는 임의의 각도 테스터에서 가용적인 PE 채널들(120)의 수 보다 많은 핀들의 수를 갖는 DUT(106)의 테스트를 가능하도록 하기 위해 전기적으로 연결될 수 있다(단계 212)). 다음으로, 다수의 DUT(106)는 DUT 보드(160) 및 자동 재료 핸들러를 사용하여 스택된 테스터들(102) 상의 DUT 인터페이스(148)에 전기적으로 연결된다(단계(214)). 테스트 패턴은 상이한 테스터들(102) 상에서 병렬로 동시에 다수의 DUT를 테스트하기 위하여 DUT에 제공된다. 선택적으로, 테스트 하에 있는 DUT(106)가 임의의 한 테스터(120) 상에서 가용적인 PE 채널들(120) 보다 더 큰 수의 핀들(108)을 갖는 경우에는, DUT에 테스트 패턴을 제공하는 단계, 즉 단계(216)는 임의의 한 테스터 상에서 복수의 PE 채널들(120) 보다는 적어도 더 많은 다수의 핀들 갖는 적어도 하나의 DUT에 테스트 패턴을 제공하는 단계를 포함한다.

본 발명의 스택된 테스터들(102)을 가진 테스트 시스템(100) 및 그러한 시스템을 사용하는 방법은 다음과 같은 것들 중 일부나 또는 전부를 포함한다:

(ⅰ) 임의의 단일 테스트 시스템 모듈 상의 PE 채널들(120)의 수 보다 많은 다수의 핀들(108)을 가진 DUT(106)를 수용하기 위해 다중 이산 테스트 시스템 모듈들(102)이 링크될 수 있게 함으로서 테스트 시스템(100) 자원들의 효율성 및 활용을 증가시킴.

(ⅱ) 본 발명에 따른 테스트 시스템 모듈(102)을 가진 기존의 테스트 시스템이 새롭고 더 큰 DUT(106)를 수용하도록 빠르고 쉽게 확장될 수 있도록 함으로써, 테스트 시스템(100)의 자원들의 효율성 및 활용을 증가시킴.

(ⅲ) 많은 수의 동일하거나 유사한 DUT(106)의 동시 테스팅을 가능하게 함으로써, 시스템(100)의 지원들의 효율성 및 활용도를 증가시킴.

(ⅳ) 더 큰 용량을 가진 테스트 시스템(100)을 위한 시스템 푸트프린트를 감소시키거나 최소화함으로써 제작 설비의 바닥 공간을 보존함;

(ⅴ) 테스트 시스템(100)마다 유지되는 예비 부품들 및 어셈블리 문헌의 부피를 감소시킴으로써 제작 효율을 증가시킴.

(ⅵ) 테스트 시스템(100)마다 필요한 제작 및 서비스 트레이닝을 감소시킴으로써 제작 효율을 증가시킴.

비록 본 발명의 일부 실시예에 대한 많은 특징들 및 장점들이 앞의 설명에서 본 발명의 여러 실시예의 구조 및 기능에 대한 상세사항과 함께 설명되었지만, 본 개시는 첨부된 청구항들이 표현되는 용어의 넓은 일반적인 의미로 제시된다는 점에서 본 발명의 원리들 내에 있는 부품들의 구조 및 배치 문제와 특별히 관련해서 변경이 이루어질 수 있다.

Claims

테스터마다 적어도 하나의 테스트 대상장치(DUT)를 테스트하는 테스트 시스템을 제공하기 위하여 적어도 하나의 다른 테스터와 기계적으로 결합되도록 구성된 테스터로서,

상기 테스터의 소자들을 냉각시키는 냉각 시스템, 상기 DUT를 테스트하기 위하여 신호들을 출력할 수 있는 패턴 소스를 가진 적어도 하나의 테스트 사이트, 상기 테스트 사이트의 동작을 제어할 수 있는 테스트 사이트 제어기, 및 상기 패턴 소스로부터 DUT 인터페이스를 통해 상기 적어도 하나의 DUT상의 다수의 핀들에 신호들을 접속할 수 있는 다수의 핀 전자(PE) 채널들을 포함하는 테스터.
제 1항에 있어서, 상기 테스터는 적어도 하나의 다른 테스터와 나란히 기계적으로 결합되도록 구성되며, 상기 테스터의 측면들의 적어도 일부는 상기 테스터와 적어도 하나의 다른 테스터를 나란히 기계적으로 결합하는 것을 지연시키는 필수 커넥터들이 없는 것을 특징으로 하는 테스터.
제 1항에 있어서, 상기 테스터는 적어도 하나의 다른 테스터와 연속적으로 기계적으로 결합되도록 구성되며, 상기 테스터의 백플레인들의 적어도 일부는 상기 테스터와 적어도 하나의 다른 테스터를 연속적으로 기계적으로 결합하는 것을 지연시키는 필수 커넥터들이 없는 것을 특징으로 하는 테스터.
제 1항에 있어서, 상기 테스터는 적어도 두개의 다른 테스터와 나란히 그리고 연속적으로 기계적으로 결합되도록 구성되며, 상기 테스터의 백플레인 및 측면들의 적어도 일부는 상기 테스터와 적어도 두개의 다른 테스터를 나란히 그리고 연속적으로 기계적으로 결합하는 것을 지연시키는 필수 커넥터들이 없는 것을 특징으로 하는 테스터.
제 1항에 있어서, 상기 테스터의 상부면위에 상기 DUT 보드를 배치하기 위하여 도킹 메커니즘을 더 포함하는 것을 특징으로 하는 테스터.
제 5항에 있어서, 상기 DUT 인터페이스는 DUT 보드를 통해 DUT와 인터페이싱하며, 상기 DUT 인터페이스는 그 위에 배치된 상기 DUT 인터페이스 보드와 맞물리도록 연장가능하며, 상기 DUT 인터페이스는 단일 DUT 보드가 그에 기계적으로 결합된 적어도 하나의 다른 테스터상의 상기 DUT 인터페이스 및 적어도 하나의 다른 DUT 인터페이스와 동시에 맞물리도록 하는 것을 특징으로 하는 테스터.
제 6항에 있어서, 상기 DUT 인터페이스는 모든 테스터들위에 배치된 DUT 인터페이스 보드와 동시에 맞물리도록 적어도 하나의 다른 테스터상의 DUT 인터페이스와 일치되는 것을 특징으로 하는 테스터.
제 6항에 있어서, 상기 연장 메커니즘은 상기 DUT 인터페이스 보드가 상기 테스터의 상부면위에 적절하게 배치되지 않는 경우에 상기 DUT 인터페이스가 상기 DUT 인터페이스 보드와 맞물리게 연장되는 것을 막기 위한 인터록을 포함하는 것을 특징으로 하는 테스터.
제 5항에 있어서, 상기 도킹 메커니즘은 상기 DUT 인터페이스를 맞물리게 하기 위하여 상기 테스터의 상부면쪽으로 상기 DUT 보드를 당기기 위하여 도킹 드라이브를 포함하는 것을 특징으로 하는 테스터.
제 9항에 있어서, 상기 도킹 드라이브는 상기 DUT 보드와 상기 양 보드들상의 DUT 인터페이스들이 동시에 맞물리게 하기 위하여 적어도 하나의 다른 테스터상의 다른 도킹 드라이브와 일치하는 것을 특징으로 하는 테스터.
제 9항에 있어서, 상기 도킹 드라이브는 상기 DUT 인터페이스 보드가 상기 테스터의 상부면위에 적절하게 배치되지 않는 경우에 상기 DUT 보드가 상기 DUT 인터페이스들과 맞물리게 하기 위하여 상기 테스터의 상부면쪽으로 당겨지는 것을 막는 인터록을 포함하는 것을 특징으로 하는 테스터.
제 1항에 있어서, 상기 테스터는 상부면에서 제 1 통기공들을 가지고 정면에서 제 2통기공들을 가진 밀폐부를 포함하며,

상기 테스터의 내부 소자들은 상기 밀폐부의 측면 또는 백플레인에 기계적으로 결합된 적어도 하나의 다른 테스터로부터의 간섭없이 상기 제 1 및 제 2 통기공들을 통한 공기의 이동에 의하여 냉각될 수 있는 것을 특징으로 하는 테스터.
제 12항에 있어서, 상기 테스터는 상기 밀폐부에 매달리는 다수의 보조 보드들을 가진 백플레인을 포함하며, 상기 백플레인은 상기 보조 보드들상의 소자들위에 공기를 전달하기 위하여 다수의 개구부들을 포함하는 것을 특징으로 하는 테스터.
제 12항에 있어서, 상기 테스터는 상기 밀폐부내의 에지 커넥터들에 결합된 다수의 보조 보드들을 포함하며, 상기 공기는 상기 보조 보드들상의 소자들을 냉각시키기 위하여 상기 에지 커넥터들 사이 그리고 상기 보조 보드들의 측면상에 전달되는 것을 특징으로 하는 테스터.
제 1항에 있어서, 상기 테스터들을 서로 고착시키기 위한 패스너들을 더 포함하는 것을 특징으로 하는 테스터.
제 1항에 있어서, 상기 테스터들이 공통 홀딩 프레임에 부착되도록 하는 패스너들을 더 포함하는 것을 특징으로 하는 테스터.
제 1항에 있어서, 상기 테스터 전자소자들에 전력을 공급하기 위하여 적어도 하나의 직류전원을 더 포함하는 것을 특징으로 하는 테스터.
제 1항에 있어서, 상기 PE 채널들에 접속된 타이밍 및 포맷팅 회로들을 더 포함하는 것을 특징으로 하는 테스터.
적어도 하나의 테스트 대상장치(DUT)를 테스트하는 테스트 시스템을 제공하기 위하여 적어도 하나의 다른 테스터와 기계 및 전기적으로 결합되도록 구성된 테스터로서,

테스터의 소자들을 냉각시키는 냉각 부시스템, 패턴 소스, 다수의 핀 전자(PE) 채널들, 상기 DUT와 인터페이싱하는 DUT 인터페이스, 밀폐부, 및 적어도 하나의 다른 테스터와 전기적으로 접속하기 위하여 상기 밀폐부의 개구부를 통해 액세스가능한 적어도 하나의 전기 케넉터를 포함하는 테스터.
제 19항에 있어서, 상기 테스터는 적어도 하나의 다른 테스터와 나란이 기계적으로 결합되도록 구성되는 것을 특징으로 하는 테스터.
제 19항에 있어서, 상기 테스터는 다른 테스터와 연속적으로 기계적으로 결합되도록 구성된 것을 특징으로 하는 테스터.
제 19항에 있어서, 상기 테스터는 적어도 두개의 다른 테스터들과 나란히 그리고 연속적으로 기계적으로 결합되도록 구성되는 것을 특징으로 하는 테스터.
적어도 하나의 테스트 대상장치(DUT)를 테스트하기 위한 테스트 시스템으로서,

호스트 컴퓨터; 및

다수의 테스터들을 포함하며, 상기 각각의 테스터는 상기 테스터의 소자들을 냉각시키는 냉각 부시스템, 적어도 하나의 테스트 사이트, 상기 DUT를 테스트하기 위하여 신호들을 출력할 수 있는 패턴 소스, 상기 테스트 사이트의 동작을 제어할 수 있는 테스트 사이트 제어기, 및 상기 패턴 소스로부터 DUT 인터페이스를 통해 상기 적어도 하나의 DUT상의 다수의 핀들에 신호들을 접속할 수 있는 다수의 핀 전자(PE) 채널들을 포함하며;

상기 다수의 테스터들은 서로 기계적으로 결합되는 테스터.
제 23항에 있어서, 상기 다수의 테스터들상의 적어도 하나의 DUT 인터페이스에 다수의 DUT를 전기적으로 접속하기 위한 자동 재료 핸들러를 더 포함하는 것을 특징으로 하는 테스터.
제 23항에 있어서, 상기 테스터들은 적어도 임의의 한 테스터상의 상기 다수의 PE 채널들 보다 많은 다수의 핀들을 가진 DUT를 테스트하도록 종속장치로서 함께 동작되는 것을 특징으로 하는 테스터.
제 23항에 있어서, 상기 다수의 테스터들의 모든 테스트 사이트들을 제어하기 위하여 상기 호스트 컴퓨터상의 단일 소프트웨어 사용자 인터페이스를 더 포함하는 것을 특징으로 하는 테스터.
제 23항에 있어서, 오퍼레이터가 모든 다수의 테스터에 대한 전력을 동시에 스위치 오프시킬 수 있도록 하는 단일 긴급 전력오프(EPO) 스위치를 더 포함하는 것을 특징으로 하는 테스터.
제 23항에 있어서, 상기 다수의 테스터들의 각각은 거의 동일한 섀시들을 가지는 것을 특징으로 하는 테스터.
제 23항에 있어서, 상기 다수의 테스터들의 각각은 거의 동일한 밀폐부를 가지는 것을 특징으로 하는 테스터.
테스터의 소자들을 냉각시키기 위한 냉각 부시스템, 패턴 소스, 다수의 핀 전자(PE) 채널들, 및 테스트 대상장치(DUT)와 인터페이싱하기 위한 DUT 인터페이스를 각각 가지는 다수의 테스터들을 가진 테스트 시스템을 사용하여 적어도 하나의 테스트 대상장치(DUT)를 테스트하기 위한 방법으로서,

상기 다수의 테스터들을 서로 기계적으로 결합하는 단계;

재료 핸들러를 사용하여 상기 다수의 테스터들상의 DUT 인터페이스들에 다수의 DUT를 전기적으로 결합하는 단계; 및

다른 테스터들과 병렬로 상기 다수의 DUT를 동시에 테스트하기 위하여 테스터 패턴을 상기 다수의 DUT에 제공하는 단계를 포함하는 테스트 방법.
제 30항에 있어서, 상기 테스터들은 전기적으로 함께 접속되도록 구성되며,

상기 방법은 임의의 하나의 테스터상에서 이용가능한 다수의 PE 채널들보다 많은 다수의 핀을 가진 상기 DUT를 테스트하도록 상기 다수의 테스터중 적어도 두개를 전기적으로 결합하는 단계를 더 포함하는 것을 특징으로 하는 테스트 방법.
제 30항에 있어서, 상기 다수의 DUT에 테스트 패턴을 제공하는 상기 단계는 적어도 임의의 하나의 테스터상의 다수의 PE 채널들보다 많은 다수의 핀들을 가진 적어도 하나의 DUT에 테스트 패턴을 제공하는 단계를 포함하는 것을 특징으로 하는 테스트 방법.
테스트 대상장치(DUT)를 테스트하기 위한 테스터로서,

상기 테스터는 밀폐부 및 상기 밀폐부내에서 다수의 보조 보드들을 가진 백플레인을 포함하며, 상기 다수의 보조 보드들은 상기 백플레인에 매달려 있으며, 상기 밀폐부는 상기 백플레인위의 그의 표면에서 통기공 세트를 가지며, 상기 밀폐부에 인접한 백플레인은 상기 통기공 세트로부터 상기 백플레이를 통해 상기 보조 보드들상의 소자들위에 공기를 전달하여 상기 소자들을 냉각시키는 테스터.
제 33항에 있어서, 상기 다수의 개구부는 포커싱된 냉각을 요구하는 미리 선택된 소자들위에 공기가 흐르게 하도록 형성된 개구부들을 포함하는 것을 특징으로 하는 테스터.
제 33항에 있어서, 상기 백플레인의 모든 개구부들을 통해 공기가 흐르도록 상기 통기공 세트 및 상기 백플레인사이의 공간의 기압을 일정하게 유지하는 송풍기를 더 포함하는 것을 특징으로 하는 테스터.
제 35항에 있어서, 상기 백플레인 아래의 밀폐부의 다른 면에서 다른 통기공 세트를 더 포함하는 것을 특징으로 하는 테스터.
테스트 대상장치(DUT)를 테스트하기 위한 테스터로서,

밀폐부 및 상기 밀폐부내에서 다수의 회로 보드들을 가진 에지 커넥터들을 포함하며, 상기 상기 다수의 회로 보드들은 상기 커넥터에 결합되며, 상기 밀폐부는 상기 에지 커넥터들위 그리고 상기 에너 커넥터들에 인접한 그의 면에서 통기공들을 가지며, 상기 공기는 상기 에지 커넥터들사이 그리고 상기 보조 보드들의 어느 한 측면위에 흐르게 하여 상기 보조 보드들의 소자들을 냉각시키는 테스터.
제 37항에 있어서, 포커싱된 냉각을 요구한 미리 선택된 소자들위에 공기가 흐르도록 하기 위하여 상기 에지 커넥터들사이에서 배플들을 더 포함하는 것을 특징으로 하는 테스터.
제 37항에 있어서, 상기 공기가 상기 에지 커넥터들사이의 모든 개구부들을 통해 흐르도록 상기 통기공 세트 및 상기 에지 커넥터들사이의 공간의 압력을 일정하기 유지하기 위하여 송풍기를 더 포함하는 것을 특징으로 하는 테스터.
제 39항에 있어서, 상기 에지 커넥터들 아래의 밀폐부의 다른 면에서 다른 통기공 세트를 더 포함하는 것을 특징으로 하는 테스터.
테스터마다 적어도 하나의 테스트 대상장치(DUT)를 테스트하기 위한 테스트 시스템을 제공하기 위하여 적어도 두개의 다른 테스트들과 나란히 그리고 연속적으로 기계적으로 결합되도록 구성된 테스터로서,

상기 테스터의 소자들을 냉각시키기 위한 냉각 시스템, 패턴 소스를 가진 적어도 하나의 테스트 사이트, 다수의 핀 전자(PE) 채널들, 및 상기 DUT와 인터페이싱하는 DUT 인터페이스를 포함하며;

상기 테스터의 백플레인 및 측면의 적어도 일부분은 상기 테스터를 적어도 두개의 다른 테스터들과 나란히 그리고 연속적으로 기계적으로 결합되는 것을 지연시키는 필수 커넥터들이 없는 테스터.
제 41항에 있어서, 상기 테스터의 상부면위에 상기 DUT 보드를 배치하기 위한 도킹 메커니즘을 더 포함하는 것을 특징으로 하는 테스터.
제 42항에 있어서, 상기 DUT 인터페이스는 상기 DUT 보드를 통해 상기 DUT와 인터페이싱되며, 상기 DUT 인터페이스는 그 위에 배치된 상기 DUT 인터페이스 보드와 맞물리도록 연장가능하며, 상기 DUT 인터페이스는 상기 단일 DUT 보드가 그에 기계적으로 결합된 적어도 하나의 테스터상의 상기 DUT 인터페이스 및 적어도 하나의 다른 DUT 인터페이스와 동시에 맞물리도록 하는 것을 특징으로 하는 테스터.