KR20040050843A - 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법 - Google Patents

레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20040050843A
KR20040050843A KR1020030085950A KR20030085950A KR20040050843A KR 20040050843 A KR20040050843 A KR 20040050843A KR 1020030085950 A KR1020030085950 A KR 1020030085950A KR 20030085950 A KR20030085950 A KR 20030085950A KR 20040050843 A KR20040050843 A KR 20040050843A
Authority
KR
South Korea
Prior art keywords
resist pattern
surfactant
resist
film
thickening material
Prior art date
Application number
KR1020030085950A
Other languages
English (en)
Other versions
KR100941040B1 (ko
Inventor
고자와미와
노자키고지
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20040050843A publication Critical patent/KR20040050843A/ko
Application granted granted Critical
Publication of KR100941040B1 publication Critical patent/KR100941040B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/17—Construction or disposition of windings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G11B5/3116—Shaping of layers, poles or gaps for improving the form of the electrical signal transduced, e.g. for shielding, contour effect, equalizing, side flux fringing, cross talk reduction between heads or between heads and information tracks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G11B5/313—Disposition of layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

레지스트 패턴을 후육화(厚肉化)하여, 기존의 노광 장치의 광원에 있어서의 노광 한계를 넘어 미세한 레지스트 제거 패턴을 간편하게 형성할 수 있는 레지스트 패턴의 형성 방법, 그 방법에 의해 형성한 미세한 레지스트 제거 패턴을 이용하여 형성한 미세 패턴을 갖는 고성능의 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
하지층(下地層)상에 레지스트 패턴을 형성한 후, 상기 레지스트 패턴의 표면을 덮도록 하여, 적어도 계면 활성제를 함유하는 계면 활성제 함유액을 도포한 후, 적어도 수지 및 계면 활성제를 함유하는 레지스트 패턴 후육화 재료를 도포하는 레지스트 패턴의 형성 방법. 상기 방법에 의해 하지층상에 형성한 레지스트 패턴을 후육화하는 레지스트 패턴 형성 공정과, 상기 후육화한 레지스트 패턴을 마스크로서 에칭에 의해 상기 하지층을 패터닝하는 패터닝 공정을 포함하는 반도체 장치의 제조 방법. 상기 방법에 의해 제조되는 반도체 장치.

Description

레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법{PROCESS FOR FORMING RESIST PATTERN, SEMICONDUCTOR DEVICE AND FABRICATION THEREOF}
본 발명은 ArF 레지스트 등으로 형성된 레지스트 패턴을 후육화하고, 기존의 노광 장치의 광원에 있어서의 노광 한계를 넘어 미세한 레지스트 제거 패턴을 간편하게 형성할 수 있는 레지스트 패턴의 형성 방법 및 그 레지스트 패턴의 형성 방법에 의해 형성한 미세한 레지스트 제거 패턴을 이용하여 형성한 미세 패턴을 가지며 이루어지는 고성능의 반도체 장치 및 그것을 효율적으로 제조 가능한 반도체 장치의 제조 방법에 관한 것이다.
현재, 반도체 집적 회로는 고집적화가 진행되고, LSI나 VLSI가 실용화되어 있으며, 그것에 따라 배선 패턴은 0.2 ㎛ 이하, 최소 패턴은 0.1 ㎛ 이하의 영역에 미치고 있다. 미세한 배선 패턴의 형성에는, 박막을 형성한 피처리 기판상을 레지스트막으로 피복하고, 선택 노광을 행한 후에 현상하여 레지스트 패턴을 만들어, 이것을 마스크로서 드라이 에칭을 행하며, 그 후에 그 레지스트 패턴을 제거함으로써 원하는 패턴을 얻는 리소그래피 기술이 매우 중요하다.
미세한 배선 패턴의 형성에는 노광 장치에 있어서의 광원의 단파장화와, 그 광원의 특성에 따른 고해상도를 갖는 레지스트 재료 개발의 양방이 필요로 된다. 그러나, 상기 노광 장치에 있어서의 광원의 단파장화를 위해서는, 막대한 비용이필요한 노광 장치의 갱신이 필요하게 된다. 한편, 단파장의 광원을 이용한 노광에 대응하기 위한 레지스트 재료의 개발도 용이하지 않다.
또한, 반도체 장치의 제조 프로세스에 있어서는, 레지스트 패턴에 의한 미세한 레지스트 제거 패턴을 형성한 후에, 그 레지스트 패턴을 마스크로서 이용하여 미세한 패터닝을 행하기 때문에, 그 레지스트 패턴은 에칭 내성이 우수한 것이 요구된다. 그런데, 최신 기술인 ArF(불화아르곤) 엑시머 레이저 노광 기술에 있어서는, 사용하는 레지스트 재료의 에칭 내성이 충분하지 않다고 하는 문제가 있다. 그래서, 에칭 내성이 우수한 KrF(불화크립톤) 레지스트를 사용하는 것도 생각할 수 있지만, 에칭 조건이 엄격한 경우, 피가공층이 두꺼운 경우, 미세 패턴을 형성하는 경우, 레지스트 두께가 얇은 경우 등에 있어서는 에칭 내성이 부족할 가능성이 있어, 에칭 내성이 우수한 레지스트 패턴을 형성하고, 그 레지스트 패턴에 의한 미세한 레지스트 제거 패턴을 형성할 수 있는 기술의 개발이 요구되고 있다.
또, 레지스트의 상기 노광광으로서 상기 심자외선인 KrF(불화크립톤) 엑시머 레이저광(파장 248 ㎚)을 사용함으로써, 미세한 제거 패턴을 형성할 수 있는 RELACS라 불리는 레지스트 제거 패턴의 미세화 기술이 제안되어 있다(예컨대, 특허 문헌 1 참조). 이 기술은 상기 노광광으로서 KrF(불화크립톤) 엑시머 레이저(파장 248 ㎚)를 사용하여 상기 레지스트(포지티브형 또는 네가티브형)를 노광함으로써 레지스트 패턴을 형성한 후, 수용성 수지 조성물을 이용하여 그 레지스트 패턴을 덮도록 도포막을 설치하고, 그 도포막과 그 레지스트 패턴을 그 계면에 있어서 그 레지스트 패턴의 재료중의 잔류산을 이용하여 상호 작용시켜, 그 레지스트 패턴을후육화(이하 「팽윤」이라고 칭하는 경우가 있음)시킴으로써 그 레지스트 패턴간의 거리를 짧게 하여, 미세한 레지스트 제거 패턴을 형성하는 기술이다.
그러나, 이 경우, 사용하는 KrF(불화크립톤) 레지스트는 노볼락 수지, 나프토퀴논디아지드 등의 방향족계 수지 조성물로서, 그 방향족계 수지 조성물에 포함되는 방향환이 상기 ArF 엑시머 레이저광을 강하게 흡광해 버리기 때문에, 그 ArF(불화아르곤) 엑시머 레이저광이 상기 KrF(불화크립톤) 레지스트를 투과할 수 없고, 상기 노광광으로서 그 ArF(불화아르곤) 엑시머 레이저광을 사용할 수 없다고 하는 문제가 있다.
미세한 배선 패턴을 형성하는 관점에서는, 노광 장치에 있어서의 광원으로서, KrF(불화크립톤) 엑시머 레이저광보다도 단파장인 ArF(불화아르곤) 엑시머 레이저광을 사용 가능한 것이 요구된다.
따라서, 패터닝시에 노광 장치의 광원으로서 ArF(불화아르곤) 엑시머 레이저광도 이용 가능하고, 미세하면서 에칭 내성이 우수한 레지스트 제거 패턴을 저비용으로 간편하게 형성 가능한 기술은 아직 제공되어 있지 않은 것이 현재의 상태이다.
[특허 문헌 1]
일본 특허 공개 평성 제10-73927호 공보
본 발명은 이러한 요망에 따라, 종래에 있어서의 상기 모든 문제를 해결하고, 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은 ArF 레지스트 등으로 형성된 레지스트 패턴을 후육화하고, 기존의 노광 장치의 광원에 있어서의 노광 한계를 넘어 미세한 레지스트 제거 패턴을 간편하게 형성할 수 있는 레지스트 패턴의 형성 방법과 그 레지스트 패턴의 형성 방법에 의해 형성한 미세한 레지스트 제거 패턴을 이용하여 형성한 미세 패턴을 가지며 이루어지는 고성능의 반도체 장치 및 그것을 효율적으로 제조 가능한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 레지스트 패턴의 형성 방법에 있어서의 레지스트 패턴 후육화의 메커니즘을 설명하기 위한 개략도.
도 2는 본 발명의 반도체 장치의 제조 방법에 의해 다층 배선 구조를 갖춘 반도체 장치를 제조하는 프로세스의 일례를 설명하기 위한 개략도(제 1).
도 3은 본 발명의 반도체 장치의 제조 방법에 의해 다층 배선 구조를 갖춘 반도체 장치를 제조하는 프로세스의 일례를 설명하기 위한 개략도(제 2).
도 4는 본 발명의 반도체 장치의 제조 방법에 의해 다층 배선 구조를 갖춘 반도체 장치를 제조하는 프로세스의 일례를 설명하기 위한 개략도(제 3).
도 5는 본 발명의 반도체 장치의 일례인 FLASH EPROM을 설명하기 위한 상면도.
도 6은 본 발명의 반도체 장치의 제조 방법에 관한 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도(제 1).
도 7은 본 발명의 반도체 장치의 제조 방법에 관한 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도(제 2).
도 8은 본 발명의 반도체 장치의 제조 방법에 관한 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도(제 3).
도 9는 본 발명의 반도체 장치의 제조 방법에 관한 다른 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도.
도 10은 본 발명의 반도체 장치의 제조 방법에 관한 다른 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도.
도 11은 본 발명의 레지스트 패턴의 형성 방법에 의해 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 일례를 설명하기 위한 단면 개략도.
도 12는 본 발명의 레지스트 패턴의 형성 방법에 의해 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(제 1)을 설명하기 위한 단면 개략도.
도 13은 본 발명의 레지스트 패턴의 형성 방법에 의해 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(제 2)을 설명하기 위한 단면 개략도.
도 14는 본 발명의 레지스트 패턴의 형성 방법에 의해 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(제 3)을 설명하기 위한 단면 개략도.
도 15는 본 발명의 레지스트 패턴의 형성 방법에 의해 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(제 4)을 설명하기 위한 단면 개략도.
도 16은 본 발명의 레지스트 패턴의 형성 방법에 의해 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(제 5)을 설명하기 위한 단면 개략도.
도 17은 본 발명의 레지스트 패턴의 형성 방법에 의해 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(제 6)을 설명하기 위한 단면 개략도.
도 18은 도 13 내지 도 18의 공정으로 제조된 자기 헤드의 일례를 도시한 평면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1a : 레지스트 패턴
1b : 계면 활성제 함유층
1c : 믹싱층
1d : 처리후 패턴
2 : 계면 활성제 함유액
3 : 레지스트 패턴 후육화 재료
11 : 실리콘 기판
12 : 층간 절연막
13 : 티탄막
14 : 레지스트 패턴
15a, 15b : 개구부
16 : TiN막
17 : Cu막
17a : 제1층의 배선
18 : 층간 절연막
19 : Cu 플러그
20 : 제2층의 배선
21 : 제3층의 배선
22 : Si 기판(반도체 기판)
23 : 필드 산화막
24a : 제1 게이트 절연막
24b : 제2 게이트 절연막
25a : 제1 임계치 제어층
25b : 제2 임계치 제어층
26, 27 : 레지스트막
28 : 제1 폴리실리콘층(제1 도전체막)
28a : 플로우팅 게이트 전극
28b : 게이트 전극(제1 폴리실리콘막)
28c : 플로우팅 게이트 전극
29 : 레지스트막
30a, 30b, 30c : 커패시터 절연막
30d : SiO2막
31 : 제2 폴리실리콘층(제2 도전체막)
31a : 컨트롤 게이트 전극
31b : 제2 폴리실리콘막
32 : 레지스트막
33a : 제1 게이트부
33b : 제2 게이트부
33c : 제2 게이트부
34 : 레지스트막
35a, 35b, 36a, 36b : S/D(소스·드레인) 영역층
37 : 층간 절연막
38a, 38b, 39a, 39b : 컨택트 홀
40a, 40b, 41a, 41b : S/D(소스·드레인) 전극
42, 42a, 42b : 고융점 금속막(제4 도전체막)
44a : 제1 게이트부
44b : 제2 게이트부
45a, 45b, 46a, 46b : S/D(소스·드레인) 영역층
47 : 층간 절연막
48a, 48b, 49a, 49b : 컨택트 홀
50a, 50b, 51a, 51b : S/D(소스·드레인) 전극
52a, 52b : 개구부
53a, 53b : 고융점 금속막(제3 도전체막)
54 : 절연막
100 : 층간 절연층
102 : 레지스트 패턴
104 : 개구부
106 : 도금 하지층
108 : 박막 도체(Cu 도금막)
110 : 박막 자기 코일
112 : 비자성 기판
114 : 갭층
116 : 수지 절연층
118 : 레지스트막
118a : 레지스트 패턴
120 : 제1 스파이럴형 패턴
122 : 도전성 하지층
124 : 레지스트막
126 : 레지스트 패턴
128 : Cu 도체막
130 : 박막 자기 코일
132 : 자성층
상기 과제를 해결하기 위한 수단은 후술하는 (부기 1)∼(부기 21)에 기재한 바와 같다.
본 발명의 레지스트 패턴의 제조 방법은 하지층상에 레지스트 패턴을 형성한 후, 상기 레지스트 패턴의 표면을 덮도록 하여, 적어도 계면 활성제를 함유하는 계면 활성제 함유액을 도포한 후, 적어도 수지 및 계면 활성제를 함유하는 레지스트 패턴 후육화 재료를 도포한다. 본 발명의 레지스트 패턴의 형성 방법에 있어서는, 형성된 레지스트 패턴상에 상기 계면 활성제 함유액이 도포되면, 그 계면 활성제 함유액중에 포함되는 계면 활성제가 상기 레지스트 패턴에 스며든다. 그 결과, 그 레지스트 패턴의 표면은 상기 레지스트 패턴 후육화 재료에 대한 친화성이 개선된다. 그 후, 추가로 상기 레지스트 패턴 후육화 재료가 도포되면, 도포된 그 레지스트 패턴 후육화 재료 중, 그 레지스트 패턴과의 계면 부근에 있는 것이 그 레지스트 패턴에 매우 쉽게 스며들어 믹싱층이 효율적으로 형성된다. 이 때, 상기 레지스트 패턴의 표면은 상기 레지스트 패턴 후육화 재료에 대한 친화성이 양호하게 개선되어 있기 때문에, 그 레지스트 패턴에는 상기 레지스트 패턴 후육화 재료가 균일하게 또한 용이하게 스며들므로, 상기 믹싱층이 용이하게 형성된다. 그 결과, 그 레지스트 패턴의 표면에 있어서, 그 레지스트 패턴 후육화 재료와 그 레지스트 패턴이 효율적으로 일체화되고(믹싱층이 효율적으로 형성되고), 그 레지스트 패턴이 효율적으로 후육화된다. 이렇게 해서 형성된 후육화 레지스트 패턴은 상기 레지스트 패턴 후육화 재료에 의해 후육화되어 있기 때문에, 그 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴은 노광 한계를 넘어 보다 미세한 구조를 갖는다.
본 발명의 반도체 장치의 제조 방법은 본 발명의 레지스트 패턴의 형성 방법에 의해 하지층상에 형성한 레지스트 패턴을 후육화하는 레지스트 패턴 형성 공정과, 상기 후육화한 레지스트 패턴을 마스크로서 에칭에 의해 상기 하지층을 패터닝하는 패터닝 공정을 포함한다. 본 발명의 반도체 장치의 제조 방법에 있어서는, 하지층상에 레지스트 패턴이 형성된 후, 그 레지스트 패턴의 표면을 덮도록 하여, 적어도 계면 활성제를 함유하는 계면 활성제 함유액이 도포된 후, 적어도 수지 및 계면 활성제를 함유하는 레지스트 패턴 후육화 재료가 도포되면, 그 계면 활성제 함유액중에 포함되는 계면 활성제가 상기 레지스트 패턴에 스며든다. 그 결과, 그 레지스트 패턴의 표면은 상기 레지스트 패턴 후육화 재료에 대한 친화성이 개선된다. 그 후, 추가로 상기 레지스트 패턴 후육화 재료가 도포되면, 도포된 그 레지스트 패턴 후육화 재료 중, 그 레지스트 패턴과의 계면 부근에 있는 것이 그 레지스트 패턴에 매우 용이하게 스며들어 믹싱층이 효율적으로 형성된다. 이 때, 상기 레지스트 패턴의 표면은 상기 레지스트 패턴 후육화 재료에 대한 친화성이 양호하게 개선되어 있기 때문에, 그 레지스트 패턴에는 상기 레지스트 패턴 후육화 재료가 균일하게 또한 용이하게 스며들므로, 상기 믹싱층이 용이하게 형성된다. 그 결과, 그 레지스트 패턴의 표면에 있어서, 그 레지스트 패턴 후육화 재료와 그 레지스트 패턴이 효율적으로 일체화되고(믹싱층이 효율적으로 형성되고), 그 레지스트 패턴이 효율적으로 후육화된다. 이렇게 해서 형성된 레지스트 패턴은 상기 레지스트 패턴 후육화 재료에 의해 후육화되어 있기 때문에, 그 후육화된 레지스트 패턴에 의한 패턴의 폭은 후육화되기 전의 레지스트 패턴에 의한 패턴 폭보다도 상기 레지스트 패턴 후육화 재료에 의해 후육화된 분만큼 작아지고 있고(미세화되고 있고), 그 레지스트 패턴에 의해 형성되는 패턴은 광의 노광 한계를 넘어 보다 미세하게 형성된다. 그리고, 이 미세하게 형성된 레지스트 패턴을 마스크로서 에칭을 행함으로써, 상기 하지층이 미세하게 패터닝된다. 그 결과, 매우 미세한 패턴을 갖는 고성능의 반도체 장치가 효율적으로 제조된다.
본 발명의 반도체 장치는 본 발명의 반도체 장치의 제조 방법에 의해 제조된다. 본 발명의 반도체 장치는 미세한 배선 패턴 등을 가지며, 고성능으로서, 각종 용도에 적합하다.
(레지스트 패턴의 형성 방법)
본 발명의 레지스트 패턴의 제조 방법에 있어서는, 하지층상에 레지스트 패턴을 형성한 후, 상기 레지스트 패턴의 표면을 덮도록 하여, 적어도 계면 활성제를 함유하는 계면 활성제 함유액을 도포한 후(계면 활성제 함유액 도포 공정), 적어도 수지 및 계면 활성제를 함유하는 레지스트 패턴 후육화 재료를 도포한다(레지스트패턴 후육화 재료 도포 공정). 본 발명의 레지스트 패턴의 제조 방법에 있어서는, 본 발명의 효과를 해치지 않는 한, 그 밖의 처리 내지 공정 등을 행하여도 좋다.
<계면 활성제 함유액>
상기 계면 활성제 함유액은 적어도 계면 활성제를 함유하여 이루어지고, 더욱이 필요에 따라 적절하게 선택한 용제, 그 밖의 성분을 함유하여 이루어진다.
-계면 활성제-
상기 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 비이온성 계면 활성제, 양이온성 계면 활성제, 음이온성 계면 활성제, 양성 계면 활성제, 실리콘계 계면 활성제 등을 들 수 있다.
상기 비이온성 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 알콕실레이트계 계면 활성제, 지방산에스테르계 계면 활성제, 아미드계 계면 활성제, 알코올계 계면 활성제 및 에틸렌디아민계 계면 활성제로부터 선택되는 것을 적합하게 들 수 있다. 또, 이들의 구체예로서는, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄지방산에스테르 화합물, 글리세린지방산에스테르 화합물, 제1급 알코올에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트계, 옥틸페놀에톡시레이트계, 라우릴알코올에톡시레이트계, 올레일알코올에톡시레이트계, 지방산에스테르계, 아미드계, 천연 알코올계, 에틸렌디아민계, 제2급 알코올에톡시레이트계 등을 들 수 있다.
상기 양이온성 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 알킬양이온계 계면 활성제, 아미드형 4급 양이온계 계면 활성제, 에스테르형 4급 양이온계 계면 활성제 등을 들 수 있다.
상기 양성 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 아민옥사이드계 계면 활성제, 베타인계 계면 활성제 등을 들 수 있다.
이들 계면 활성제는 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다. 이들 중에서도, 금속 이온을 함유하지 않는 점에서 금속 비함유 계면 활성제가 바람직하고, 그 중에서도 비이온성 계면 활성제가 바람직하다.
상기 계면 활성제의 선택은 상기 레지스트 패턴과의 친화성을 고려하여 행하는 것이 바람직하고, 그 레지스트 패턴과의 친화성이 우수한 것을 선택하는 것이 바람직하다.
상기 계면 활성제로서, 상기 레지스트 패턴과의 친화성이 우수한 것을 선택하면, 상기 레지스트 패턴 후육화 재료를 직접 그 레지스트 패턴상에 도포하여도, 그 레지스트 패턴 후육화 재료가 충분히 함침하지 않고, 충분한 후육화 효과를 얻을 수 없는 경우, 즉 그 계면 활성제가 그 레지스트 패턴 후육화 재료중의 수지 성분의 용해성은 우수하지만, 상기 레지스트 패턴 표면에의 함침성(믹싱성)은 뒤떨어지는 경우라도, 그 레지스트 패턴 후육화 재료를 효율적으로 상기 레지스트 패턴 표면에 함침시키는 것이 가능해진다. 즉, 우선, 상기 레지스트 패턴 표면에의 함침성(믹싱성)이 풍부한 계면 활성제를 함유하는 상기 계면 활성제 함유액을 상기 레지스트 패턴상에 도포함으로써, 그 계면 활성제 함유액이 그 레지스트 패턴 표면에 효율적으로 함침(믹싱)된다. 그 결과, 그 레지스트 패턴 표면의 친화성을 상기 레지스트 패턴 후육화 재료와의 친화성이 뒤떨어지는 상태에서 우수한 상태로 변화시킬 수 있다. 그리고, 다음에, 상기 레지스트 패턴 후육화 재료를 상기 레지스트 패턴상에 도포하면, 그 레지스트 패턴의 표면은 상기 레지스트 패턴 후육화 재료와의 친화성이 뒤떨어진 상태에서 풍부한 상태로 변화하고 있기 때문에, 그 레지스트 패턴 후육화 재료가 그 레지스트 패턴 표면에 용이하게 스며들고, 그 레지스트 패턴이 효율적으로 후육화된다. 본 발명에 있어서는, 상기 계면 활성제 함유액중의 계면 활성제가 상기 레지스트 패턴에의 함침(믹싱)제 등으로서 기능하고, 상기 레지스트 패턴 후육화 재료중의 계면 활성제가 그 레지스트 패턴 후육화 재료중의 수지 성분 등의 용제 등으로서 기능하며, 상기 레지스트 패턴상에 복수 회 도포를 행하는 액중의 계면 활성제에 다른 기능을 작용시킴으로써, 상기 레지스트 패턴의 후육화가 효율적으로 행해진다.
상기 계면 활성제의 상기 계면 활성제 함유액에 있어서의 함유량으로서는, 상기 레지스트 패턴의 재료, 상기 레지스트 패턴 후육화 재료의 조성 등에 따라 달라 일률적으로 규정할 수 없고, 목적에 따라 적절하게 선택할 수 있다.
-용제-
상기 용제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 상기 레지스트 패턴을 실질적으로 용해시키지 않는 레지스트 패턴 비용해성 용제가 바람직하고, 물인 것이 특히 바람직하다. 이들 용제는 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 용제의 상기 계면 활성제 함유액에 있어서의 함유량으로서는, 상기 레지스트 패턴의 재료, 상기 레지스트 패턴 후육화 재료의 조성 등에 따라 달라 일률적으로 규정할 수 없고, 목적에 따라 적절하게 선택할 수 있다.
-도포 등-
상기 계면 활성제 함유액의 도포 방법으로서는, 상기 계면 활성제 함유액을 상기 레지스트 패턴의 표면을 덮도록 하여 도포할 수 있는 한 특별히 제한은 없고, 목적에 따라 공지의 도포 방법 중에서 적절하게 선택할 수 있지만, 예컨대, 스핀 코팅법 등을 적합하게 들 수 있다. 그 스핀 코팅법의 경우, 그 조건으로서는 예컨대, 회전수가 100∼10000 rpm 정도로서, 800∼5000 rpm이 바람직하고, 시간이 1초∼10분 정도로서, 1초∼90초가 바람직하다.
상기 도포시의 도포 두께로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
상기 도포의 횟수로서는, 특별히 제한은 없고, 상기 계면 활성제 함유액의 조성, 상기 레지스트 패턴 후육화 재료의 조성 등에 따라 적절하게 선택할 수 있으며, 통상, 1회이지만, 2회 이상이어도 좋다.
본 발명에 있어서는, 상기 계면 활성제 함유액을 도포한 후, 상기 레지스트 패턴을 가열하여도 좋다.
상기 가열의 온도로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 예컨대, 70∼150℃가 바람직하며, 용제의 비점, 상기 레지스트 패턴의내열성(변형의 발생)을 고려하면, 85∼120℃가 보다 바람직하다.
상기 가열 시간으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 예컨대, 30초∼3분간 정도가 바람직하다.
상기 가열 방법으로서는, 특별히 제한은 없고, 공지의 가열 장치 등을 이용하여 행할 수 있다.
<레지스트 패턴 후육화 재료>
상기 레지스트 패턴 후육화 재료는 수용성 내지 알칼리 가용성의 조성물로서, 통상 수용액상이지만, 콜로이드형액, 에멀젼형액 등이어도 좋다.
상기 레지스트 패턴 후육화 재료로서는, 적어도 수지 및 계면 활성제를 함유하여 이루어지고, 더욱이 필요에 따라, 가교제, 유기 용제, 함환상 구조 화합물, 그 밖의 성분을 함유하여 이루어진다. 또, 상기 수지는 환상 구조를 일부에 가지며 이루어지는 수지이어도 좋다.
-수지-
상기 수지로서는, 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 수용성(수지) 내지 알칼리 가용성(수지)인 것이 바람직하며, 가교 반응을 일으킬 수 있다, 혹은 가교제와 혼합 가능한 것이 보다 바람직하다.
상기 수지는, 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 수지가 수용성 수지인 경우, 그 수용성 수지로서는, 25℃의 물에 대하여 0.1 g 이상 용해하는 수용성을 나타내는 것이 바람직하고, 0.3 g 이상 용해하는 수용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해하는 수용성을 나타내는것이 특히 바람직하다.
상기 수용성 수지로서는, 예컨대, 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리아크릴산, 폴리비닐피롤리디논(폴리비닐피롤리돈), 폴리에틸렌이민, 폴리에틸렌옥사이드, 스티렌-말레산 공중합체, 폴리비닐아민, 폴리알릴아민, 옥사졸린기 함유 수용성 수지, 수용성 멜라민수지, 수용성 요소수지, 알키드수지, 술폰아미드수지 등을 들 수 있다.
상기 수지가 알칼리 가용성 수지인 경우, 그 알칼리 가용성 수지로서는, 25℃의 2.38% 테트라메틸암모늄하이드로옥사이드(TMAH) 수용액에 대하여, 0.1 g 이상 용해하는 알칼리 가용성을 나타내는 것이 바람직하고, 0.3 g 이상 용해하는 알칼리 가용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해하는 알칼리 가용성을 나타내는 것이 특히 바람직하다.
상기 알칼리 가용성 수지로서는, 예컨대, 노볼락 수지, 비닐페놀 수지, 폴리아크릴산, 폴리메타크릴산, 폴리p-히드록시페닐아크릴레이트, 폴리p-히드록시페닐메타크릴레이트, 이들의 공중합체 등을 들 수 있다.
이들 수지중에서도, 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리아크릴산, 폴리비닐피롤리디논 등이 바람직하고, 폴리비닐아세탈을 함유하고 있는 것이 보다 바람직하며, 가교에 의해 용이하게 용해성이 변화 가능하다는 점에서 그 폴리비닐아세탈을 5∼40 질량% 함유하고 있는 것이 더욱 바람직하다.
또, 상기 수지로서는, 환상 구조를 적어도 그 일부에 갖는 수지이어도 좋다. 이 경우, 후육화한 레지스트 패턴의 에칭 내성을 후육화전에 비하여 현저히 향상시킬 수 있는 점에서 유리하다.
상기 환상 구조로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 예컨대, 방향족 화합물, 지환족 화합물 및 헤테로 환상 화합물 중 적어도 어느 하나로부터 선택되는 구조를 적합하게 들 수 있다.
상기 방향족 화합물로서는, 예컨대, 다가 페놀 화합물, 폴리페놀 화합물, 방향족 카르복실산 화합물, 나프탈렌 다가 알코올 화합물, 벤조페논 화합물, 플라보노이드 화합물, 포르핀, 수용성 페녹시수지, 방향족 함유 수용성 색소, 이들 유도체, 이들 배당체 등을 들 수 있다. 이들은, 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 다가 페놀 화합물로서는, 예컨대, 레조르시놀, 레조르시놀[4] 아렌, 피로갈롤, 몰식자산, 이들 유도체 또는 배당체 등을 들 수 있다.
상기 폴리페놀 화합물 및 그 유도체로서는, 예컨대, 카테킨, 안토시아니딘(페라르고딘형(4'-히드록시), 시아니딘형(3',4'-디히드록시), 델피니딘형(3',4',5'-트리히드록시)), 플라반-3,4-디올, 프로안토시아니딘, 이들 유도체 또는 배당체 등을 들 수 있다.
상기 방향족 카르복실산 화합물 및 그 유도체로서는, 예컨대, 살리실산, 프탈산, 디히드록시안식향산, 타닌 이들 유도체 또는 배당체 등을 들 수 있다.
상기 나프탈렌 다가 알코올 화합물 및 그 유도체로서는, 예컨대, 나프탈렌디올, 나프탈렌트리올, 이들 유도체 또는 배당체 등을 들 수 있다.
상기 벤조페논 화합물 및 그 유도체로서는, 예컨대, 알리자린 옐로우 A, 이들 유도체 또는 배당체 등을 들 수 있다.
상기 플라보노이드 화합물 및 그 유도체로서는, 예컨대, 플라본, 이소플라본, 플라바놀, 플라보논, 플라보놀, 플라반-3-올, 올론, 카르콘, 디히드로카르콘, 케르세틴, 이들 유도체 또는 배당체 등을 들 수 있다.
상기 지환족 화합물로서는, 예컨대, 폴리시클로알칸류, 시클로알칸류, 축합환, 이들 유도체, 이들 배당체 등을 들 수 있다. 이들은, 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 폴리시클로알칸류로서는, 예컨대, 노르보르난, 아다만탄, 노르피난, 스테란 등을 들 수 있다.
상기 시클로알칸류로서는, 예컨대, 시클로펜탄, 시클로헥산 등을 들 수 있다.
상기 축합환으로서는, 예컨대, 스테로이드 등을 들 수 있다.
상기 헤테로 환상 화합물로서는, 예컨대, 피롤리딘, 피리딘, 이미다졸, 옥사졸, 모르폴린, 피롤리돈 등의 질소 함유 환상 화합물, 푸란, 피란, 오탄당, 육탄당 등을 포함하는 다당류 등의 산소 함유 환상 화합물 등을 적합하게 들 수 있다.
상기 수지 및 환상 구조를 적어도 그 일부에 갖는 수지 중에서도, 수용성 및 알칼리 가용성 중 적어도 어느 하나가 우수하다는 점에서, 극성기를 2이상 갖는 것이 바람직하다.
상기 극성기로서는, 특히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 예컨대, 수산기, 시아노기, 알콕실기, 카르복실기, 카르보닐기, 아미노기,아미드기, 알콕시카르보닐기, 히드록시알킬기, 술포닐기, 산무수물기, 락톤기, 시아네이트기, 이소시아네이트기, 케톤기 등을 들 수 있다. 이들 극성기 중에서도, 수산기, 카르복실기, 카르보닐기, 아미노기, 술포닐기를 적합하게 들 수 있다.
또한, 상기 수지가 상기 환상 구조를 적어도 일부에 갖는 수지인 경우, 상기 환상 구조 이외의 수지 부분에 대해서는, 수지 전체가 수용성 또는 알칼리성이라면 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있고, 예컨대, 전술한 폴리비닐알코올, 폴리비닐아세탈 등의 수용성 수지, 노볼락 수지, 비닐페놀 수지 등의 알칼리 가용성 수지를 적합하게 들 수 있다.
또한, 상기 수지가 상기 환상 구조를 적어도 그 일부에 갖는 수지인 경우, 그 환상 구조의 몰 함유율로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 높은 에칭 내성을 필요로 하는 경우에는 5 mol% 이상인 것이 바람직하고, 10 mol% 이상인 것이 보다 바람직하다.
또, 상기 몰 함유율은 예컨대, NMR 등을 이용하여 측정할 수 있다.
상기 수지의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는, 상기 계면 활성제 함유액의 조성, 상기 레지스트 패턴의 재질 등에 따라 달라 일률적으로 규정할 수 없고, 목적에 따라 적절하게 결정할 수 있다.
-계면 활성제-
상기 계면 활성제는, 상기 레지스트 패턴 후육화 재료와 그 레지스트 패턴 후육화 재료를 도포하는 레지스트 패턴(예컨대, ArF 레지스트 등)과의 친화성이 충분하지 않은 경우에 적합하게 사용할 수 있고, 그 계면 활성제를 상기 레지스트 패턴 후육화 재료에 함유시키면, 상기 레지스트 패턴을 효율적으로 또한 면내 균일성이 우수한 상태로 후육화할 수 있으며, 에칭 내성이 우수한 미세 패턴을 균일하게 효율적으로 형성할 수 있고, 그 레지스트 패턴 후육화 재료가 발포되는 것을 효과적으로 억제할 수 있다.
상기 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 비이온성 계면 활성제, 양이온성 계면 활성제, 음이온성 계면 활성제, 양성 계면 활성제, 실리콘계 계면 활성제 등을 들 수 있다. 이들은, 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다. 이들 중에서도, 금속 비함유 계면 활성제가 바람직하고, 더욱이 그 중에서도 비이온성 계면 활성제가 바람직하다.
상기 비이온성 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 알콕실레이트계 계면 활성제, 지방산에스테르계 계면 활성제, 아미드계 계면 활성제, 알코올계 계면 활성제 및 에틸렌디아민계 계면 활성제로부터 선택되는 것을 적합하게 들 수 있다. 또, 이들의 구체예로서는, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄지방산에스테르 화합물, 글리세린지방산에스테르 화합물, 제1급 알코올에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트계, 옥틸페놀에톡시레이트계, 라우릴알코올에톡시레이트계, 올레일알코올에톡시레이트계, 지방산에스테르계, 아미드계, 천연알코올계, 에틸렌디아민계, 제2급 알코올에톡시레이트계 등을 들 수 있다.
상기 양이온성 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 알킬 양이온계 계면 활성제, 아미드형 4급 양이온계 계면 활성제, 에스테르형 4급 양이온계 계면 활성제 등을 들 수 있다.
상기 양성계면 활성제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 아민옥사이드계 계면 활성제, 베타인계 계면 활성제 등을 들 수 있다.
이상의 계면 활성제의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는, 상기 계면 활성제 함유액의 조성, 상기 레지스트 패턴의 재질 등의 종류·함유량 등에 따라 달라 일률적으로 규정할 수 없고, 목적에 따라 적절하게 선택할 수 있다.
-가교제-
상기 가교제로서는, 특히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 수용성 내지 알칼리 가용성인 것이 바람직하고, 또한, 열 또는 산에 의해 가교 반응을 일으키는 것이 바람직하며, 예컨대, 아미노계 가교제를 적합하게 들 수 있다.
상기 아미노계 가교제로서는, 예컨대, 우레아 유도체, 멜라민 유도체, 우릴 유도체 등을 적합하게 들 수 있다. 이들은 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
상기 우레아 유도체로서는, 예컨대, 요소, 알콕시메틸렌요소, N-알콕시메틸렌요소, 에틸렌요소, 에틸렌요소카르복실산, 이들의 유도체 등을 들 수 있다.
상기 멜라민 유도체로서는, 예컨대, 알콕시메틸멜라민, 이들의 유도체 등을 들 수 있다.
상기 우릴 유도체로서는, 예컨대, 벤조구아나민, 글리콜우릴, 이들의 유도체 등을 들 수 있다.
상기 가교제의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는, 상기 계면 활성제 함유액의 조성, 상기 레지스트 패턴의 재질 등에 따라 달라 일률적으로 규정할 수 없고, 목적에 따라 적절하게 결정할 수 있다.
-유기 용제-
상기 유기 용제는 상기 레지스트 패턴 후육화 재료에 함유시킴으로써, 그 레지스트 패턴 후육화 재료에 있어서의, 상기 수지, 상기 가교제, 상기 함환상 구조 화합물, 상기 환상 구조를 일부에 가지며 이루어지는 수지 등의 용해성을 향상시킬 수 있다.
상기 유기 용제로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 알코올계 유기 용제, 쇄형 에스테르계 유기 용제, 환상 에스테르계 유기 용제, 케톤계 유기 용제, 쇄형 에테르계 유기 용제, 환상 에테르계 유기 용제 등을 들 수 있다.
상기 알코올계 유기 용제로서는, 예컨대, 메탄올, 에탄올, 프로필알코올, 이소프로필알코올, 부틸알코올 등을 들 수 있다.
상기 쇄형 에스테르계 유기 용제로서는, 예컨대, 젖산에틸, 프로필렌글리콜메틸에테르아세테이트(PGMEA) 등을 들 수 있다.
상기 환상 에스테르계 유기 용제로서는, 예컨대, γ-부틸올락톤 등의 락톤계 유기 용제 등을 들 수 있다.
상기 케톤계 유기 용제로서는, 예컨대, 아세톤, 시클로헥사논, 헵타논 등의 케톤계 유기 용제 등을 들 수 있다.
상기 쇄형 에테르계 유기 용제로서는, 예컨대, 에틸렌글리콜디메틸에테르 등을 들 수 있다.
상기 환상 에테르로서는, 예컨대, 테트라히드로푸란, 디옥산 등을 들 수 있다.
이들 유기 용제는 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다. 이들 중에서도, 후육화를 정밀하게 행할 수 있는 점에서, 80∼200℃ 정도의 비점을 갖는 것이 바람직하다.
상기 유기 용제의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는, 상기 수지, 상기 함환상 구조 화합물, 상기 가교제, 상기 계면 활성제 등의 종류·함유량 등에 따라 적절하게 결정할 수 있다.
-함환상 구조 화합물-
상기 함환상 구조 화합물로서는, 상기 환상 구조를 포함하는 것이면 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 화합물이어도 좋고, 수지이어도 좋으며, 수용성 내지 알칼리 가용성인 것이 바람직하다.
상기 레지스트 패턴 후육화 재료가 그 함환상 구조 화합물을 함유하고 있으면, 후육화한 레지스트 패턴의 에칭 내성을 후육화 전에 비하여 현저히 향상시킬수 있는 점에서 유리하다.
상기 함환상 구조 화합물이 수용성인 경우, 그 수용성으로서는, 예컨대, 25℃ 물 100 g에 대하여, 0.1 g 이상 용해하는 수용성을 나타내는 것이 바람직하고, 0.3 g 이상 용해하는 수용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해하는 수용성을 나타내는 것이 특히 바람직하다.
상기 함환상 구조 화합물이 알칼리 가용성인 경우, 그 알칼리 가용성으로서는, 예컨대, 25℃의 2.38% 테트라메틸암모늄하이드로옥사이드(TMAH) 수용액에 대하여, 0.1 g 이상 용해하는 알칼리 가용성을 나타내는 것이 바람직하고, 0.3 g 이상 용해하는 알칼리 가용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해하는 알칼리 가용성을 나타내는 것이 특히 바람직하다.
상기 함환상 구조 화합물로서는, 예컨대, 상기 방향족 화합물, 상기 지환족 화합물, 상기 헤테로 환상 화합물 등을 적합하게 들 수 있다. 이들 구체예는, 상술한 바와 같다.
상기 함환상 구조 화합물 중에서도, 수용성 및 알칼리 가용성 중 적어도 어느 하나가 우수하다는 점에서, 극성기를 2 이상 갖는 것이 바람직하고, 3개 이상 갖는 것이 보다 바람직하며, 4개 이상 갖는 것이 특히 바람직하다.
상기 극성기로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 예컨대, 수산기, 시아노기, 알콕실기, 카르복실기, 카르보닐기, 아미노기, 아미드기, 알콕시카르보닐기, 히드록시알킬기, 술포닐기, 산무수물기, 락톤기, 시아네이트기, 이소시아네이트기, 케톤기 등을 들 수 있다. 이들 극성기 중에서도,수산기, 카르복실기, 카르보닐기, 아미노기, 술포닐기를 적합하게 들 수 있다.
상기 함환상 구조 화합물이 수지인 경우, 그 수지에 대한 상기 환상 구조의 몰 함유율로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 높은 에칭 내성을 필요로 하는 경우에는 5 mol% 이상인 것이 바람직하고, 10 mol% 이상인 것이 보다 바람직하다.
또, 상기 몰 함유율은, 예컨대, NMR 등을 이용하여 측정할 수 있다.
상기 함환상 구조 화합물의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는, 상기 계면 활성제 함유액의 조성, 상기 레지스트 패턴의 재질, 상기 수지, 상기 함환상 구조 화합물, 상기 가교제, 상기 계면 활성제 등의 종류·함유량 등에 따라 적절하게 결정할 수 있다.
-기타 성분-
상기 기타 성분으로서는, 본 발명의 효과를 해치지 않는 한 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 공지의 각종 첨가제, 예컨대, 열산 발생제, 아민계, 아미드계, 암모늄염소 등으로 대표되는 퀴엔쳐 등을 적합하게 들 수 있다.
상기 기타 성분의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는, 상기 수지, 상기 함환상 구조 화합물, 상기 가교제, 상기 계면 활성제 등의 종류·함유량 등에 따라 적절하게 결정할 수 있다.
-도포 등-
상기 레지스트 패턴 후육화 재료의 도포 방법으로서는, 특별히 제한은 없고,목적에 따라 공지의 도포 방법중에서 적절하게 선택할 수 있으며, 예컨대, 스핀 코팅법 등을 적합하게 들 수 있다. 상기 스핀 코팅법의 경우, 그 조건으로서는 예컨대, 회전수가 100∼10000 rpm 정도로서, 800∼5000 rpm이 바람직하고, 시간이 1초∼10분 정도로서, 1초∼90초가 바람직하다.
상기 도포시의 도포 두께로서는, 통상 100∼10000 Å 정도로서, 500∼5000 Å 정도가 바람직하다.
상기 도포시 내지 그 후에, 도포한 상기 레지스트 패턴 후육화 재료를 프리 베이크(가온·건조)하는 것이, 상기 레지스트 패턴과 상기 레지스트 패턴 후육화 재료와의 계면에 있어서 상기 레지스트 패턴 후육화 재료의 상기 레지스트 패턴에의 믹싱(함침)을 효율적으로 발생시킬 수 있는 등의 점에서 바람직하다.
또, 상기 프리 베이크(가온·건조)의 조건, 방법 등으로서는, 레지스트 패턴을 연화시키지 않는 한 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 예컨대, 온도가 40∼120℃ 정도로서, 70∼100℃가 바람직하고, 시간이 10초∼5분 정도로서, 40초∼100초가 바람직하다.
또한, 상기 프리 베이크(가온·건조) 후에, 도포한 상기 레지스트 패턴 후육화 재료의 베이크를 행하는 것이, 상기 레지스트 패턴과 레지스트 패턴 후육화 재료와의 계면에 있어서 상기 믹싱을 효율적으로 진행시킬 수 있는 등의 점에서 바람직하다.
또, 상기 프리 베이크의 조건, 방법 등으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 상기 프리 베이크(가온·건조)보다도 통상 높은 온도 조건이 채용된다. 상기 베이크의 조건으로서는, 예컨대, 온도가 70∼150℃ 정도로서, 90∼130℃가 바람직하고, 시간이 10초∼5분 정도로서, 40초∼100초가 바람직하다.
더욱이, 상기 베이크 후에, 도포한 상기 레지스트 패턴 후육화 재료에 대하여, 현상 처리를 행하는 것이 바람직하다. 이 경우, 도포한 레지스트 패턴 후육화 재료 중, 상기 레지스트 패턴과 믹싱하지 않는 부분을 용해 제거하고, 후육화 레지스트 패턴을 현상할 수 있는(얻을 수 있는) 점에서 바람직하다.
또, 상기 현상 처리는, 수현상이어도 좋고, 알칼리 현상액에 의한 현상이어도 좋지만, 저비용으로 효율적으로 현상 처리를 행할 수 있는 점에서 수현상이 바람직하다.
상기 레지스트 패턴 후육화 재료를 상기 레지스트 패턴상에 도포하면, 그 레지스트 패턴이 후육화되어, 후육화 레지스트 패턴이 형성된다. 이 때, 상기 레지스트 패턴의 표면은 상기 계면 활성제 함유액이 함침되어 있고, 상기 레지스트 패턴 후육화 재료에 대한 친화성이 양호하게 개선되고 있기 때문에, 그 레지스트 패턴에는, 상기 레지스트 패턴 후육화 재료가 균일하게 또한 용이하게 스며들기 때문에, 상기 믹싱층이 용이하게 형성된다. 그 결과, 그 레지스트 패턴의 표면에 있어서, 그 레지스트 패턴 후육화 재료와 그 레지스트 패턴이 효율적으로 일체화되고(믹싱층이 효율적으로 형성되고), 그 레지스트 패턴이 효율적으로 후육화된다.
이렇게 해서 얻어진 상기 후육화 레지스트 패턴에 의해 형성된 레지스트 제거 패턴의 직경 내지 폭(개구 치수)은 상기 레지스트 패턴에 의해 형성되어 있던레지스트 제거 패턴의 직경 내지 폭보다도 작아진다. 상기 레지스트 패턴의 패터닝시에 이용한 노광 장치의 광원의 노광 한계를 넘어, 보다 미세한 레지스트 제거 패턴이 형성된다. 예컨대, 상기 레지스트 패턴의 패터닝시에 ArF 엑시머 레이저광을 이용한 경우, 얻어진 레지스트 패턴에 대하여, 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화를 행하고, 후육화 레지스트 패턴을 형성하면, 그 후육화 레지스트 패턴에 의해 형성된 레지스트 제거 패턴은 전자선을 이용하여 패터닝했을 때와 동일한 미세한 레지스트 제거 패턴을 얻을 수 있다.
이 때, 상기 레지스트 패턴의 후육화 양은 상기 계면 활성제 함유액에 이용하는 계면 활성제의 종류나 양, 상기 레지스트 패턴 후육화 재료에 있어서의 계면 활성제의 종류나 양, 그 레지스트 패턴 후육화 재료의 점도, 도포 두께, 베이크 온도, 베이크 시간 등을 적절하게 조절함으로써, 원하는 범위로 제어할 수 있다.
-레지스트 패턴의 재료-
또, 상기 레지스트 패턴(상기 레지스트 패턴 후육화 재료가 도포되는 레지스트 패턴)의 재료로서는, 특별히 제한은 없고, 공지의 레지스트 재료중에서 목적에 따라 적절하게 선택할 수 있고, 네가티브형, 포지티브형의 어느 하나이어도 좋고, 예컨대, g선, i선, KrF 엑시머 레이저, ArF 엑시머 레이저, F2 엑시머 레이저, 전자선 등으로 패터닝 가능한 g선 레지스트, I선 레지스트, KrF 레지스트, ArF 레지스트, F2 레지스트, 전자선 레지스트 등을 적합하게 들 수 있다. 이들은 화학 증폭형이어도 좋고, 비화학 증폭형이어도 좋다. 이들 중에서도, KrF 레지스트, ArF 레지스트 등이 바람직하며, ArF 레지스트가 보다 바람직하다.
상기 레지스트 패턴의 재료의 구체예로서는, 노볼락계 레지스트, PHS계 레지스트, 아크릴계 레지스트, 시클로올레핀-말레산무수물계(CLMA계) 레지스트, 시클로올레핀계 레지스트, 하이브리드계(지환족 아크릴계-COMA계 공중합체) 레지스트 등을 들 수 있다. 이들은 불소 수식 등이 이루어져 있어도 좋다.
상기 레지스트 패턴의 형성 방법, 크기, 두께 등에 대해서는 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 특히 두께에 대해서는, 가공 대상인 하지, 에칭 조건 등에 따라 적절하게 결정할 수 있지만, 일반적으로 0.2∼200 ㎛ 정도이다.
또, 상기 레지스트 패턴은 하지(기재)상에 형성할 수 있고, 그 하지(기재)로서는, 특별히 제한은 없으며, 목적에 따라 적절하게 선택할 수 있지만, 그 레지스트 패턴이 반도체 장치에 형성되는 경우에는, 그 하지(기재)로서는, 통상 실리콘 웨이퍼 등의 반도체 기판, 각종 산화막 등을 적합하게 들 수 있다.
여기서, 본 발명의 레지스트 패턴의 형성 방법에 있어서의 상기 레지스트 패턴의 후육화에 대해서 이하에 도면을 참조하면서 설명한다.
도 1에 있어서의 (i)에 도시한 바와 같이, 하지층(기재)상에 레지스트 패턴(1a)을 형성한 후, (ii)에 도시한 바와 같이, 레지스트 패턴(1a)의 표면에 계면 활성제 함유액(2)을 도포한다. (iii)에 도시한 바와 같이, 필요에 따라 가열한 후, (iv)에 도시한 바와 같이, 레지스트 패턴 후육화 재료(3)를 도포하고, 레지스트 패턴(1a)과 레지스트 패턴 후육화 재료(3)와의 계면 부근에서 레지스트 패턴 후육화 재료(3)의 레지스트 패턴(1a)에의 믹싱(함침)이 발생한다. 그리고, 프리 베이크(가온·건조) 등을 행함으로써, 믹싱(함침) 부분이 가교하고, (v)에 도시한 바와 같이, 레지스트 패턴(1a)의 표면에 있어서, 레지스트 패턴(1a)과 레지스트 패턴 후육화 재료(3)가 믹싱하여 이루어지는 믹싱층(1c)이 형성된다. 이 후, 도 1에 있어서의 (vi)에 도시한 바와 같이, 현상 처리를 행함으로써, 도포한 레지스트 패턴 후육화 재료(3) 중, 레지스트 패턴(1a)과 믹싱하지 않는 부분이 용해 제거되고, 후육화된 레지스트 패턴(처리후 패턴(1d))이 형성(현상)된다.
후육화된 레지스트 패턴(처리후 패턴(1d))은 레지스트 패턴(1a)의 표면에, 레지스트 패턴 후육화 재료(2)가 믹싱(함침)하여 가교함으로써 형성된 믹싱층(1c; 표층)을 갖게 된다. 후육화된 레지스트 패턴(처리후 패턴(1d))은 레지스트 패턴(1a)에 비하여 표층의 두께 분만큼 후육화되어 있기 때문에, 후육화된 레지스트 패턴(처리후 패턴(1d))에 의해 형성되는 레지스트 제거 패턴의 폭은 레지스트 패턴(처리후 패턴(1d))에 의해 형성되는 레지스트 제거 패턴의 폭보다도 작다. 이 때문에, 레지스트 패턴(1a)을 형성할 때의 노광 장치에 있어서의 광원의 노광 한계를 넘어 레지스트 제거 패턴을 미세하게 형성할 수 있고, 후육화된 레지스트 패턴(처리후 패턴(1d))에 의해 형성되는 레지스트 제거 패턴은 레지스트 패턴(1a)에 의해 형성되는 레지스트 제거 패턴보다도 미세하다.
이렇게 해서 후육화된 레지스트 패턴은, 예컨대, 마스크 패턴, 레티클 패턴, 자기 헤드, LCD(액정 디스플레이), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성 표면파 필터) 등의 기능 부품, 광 배선의 접속에 이용되는 광 부품, 마이크로 액츄에이터 등의 미세 부품, 반도체 장치 등에 적합하게 사용할 수 있고, 후술하는 본발명의 반도체 장치 및 그 제조 방법에 적합하게 사용할 수 있다.
(반도체 장치 및 그 제조 방법)
본 발명의 반도체 장치의 제조 방법은 레지스트 패턴 형성 공정과, 패터닝 공정을 포함하고, 추가로 필요에 따라 적절하게 선택한 기타 공정을 포함한다. 본 발명의 반도체 장치는 본 발명의 반도체 장치의 제조 방법에 의해 제조할 수 있다.
이하, 본 발명의 반도체 장치의 제조 방법에 대한 설명을 통하여 본 발명의 반도체 장치에 대해서도 설명하는 것으로 한다.
상기 레지스트 패턴 형성 공정은 본 발명의 레지스트 패턴의 형성 방법에 의해 하지층상에 형성한 레지스트 패턴을 후육화하는 공정이다.
상기 하지(기초층)로서는, 반도체 장치에 있어서의 각종 부재의 표면층을 들 수 있지만, 실리콘 웨이퍼 등의 반도체 기판 내지 그 표면층을 적합하게 들 수 있다. 상기 레지스트 패턴은 전술한 바와 같다. 상기 도포의 방법은 전술한 바와 같다. 또한, 그 도포의 후에는, 전술한 프리 베이크, 가교 베이크 등을 행하는 것이 바람직하다.
상기 패터닝 공정은 상기 레지스트 패턴 형성 공정에 의해 형성한 후육화 레지스트 패턴을 이용하여(마스크 패턴 등으로서 이용하여) 에칭 등을 행함으로써 상기 하지(기초층)를 패터닝하는 공정이다.
상기 에칭의 방법으로서는, 특별히 제한은 없고, 공지의 방법중에서 목적에 따라 적절하게 선택할 수 있지만, 예컨대, 드라이 에칭을 적합하게 들 수 있다. 그 에칭의 조건으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
상기 기타 공정으로서는, 예컨대, 현상 처리 공정 등을 적합하게 들 수 있다. 상기 현상 처리 공정은 상기 레지스트 패턴 형성 공정 후 그리고 상기 패터닝 공정 전에, 도포한 레지스트 패턴 후육화 재료의 현상 처리를 행하는 공정이다. 또, 상기 현상 처리는 전술한 바와 같다.
이상 설명한 본 발명의 반도체 장치의 제조 방법에 의해 제조된 본 발명의 반도체 장치는 미세한 배선 패턴 등을 가지며, 고성능으로서, 각종 용도에 적합하게 사용할 수 있다. 그 반도체 장치의 구체예로서는, 플래시 메모리, DRAM, FRAM 등을 적합하게 들 수 있다.
이하, 본 발명의 실시예를 구체적으로 설명하지만, 본 발명은 이들 실시예에 전혀 한정되지 않는다.
(실시예 1)
-계면 활성제 함유액 및 레지스트 패턴 후육화 재료의 조제-
표 1에 나타내는 조성을 갖는 계면 활성제 함유액 A∼B를 조제하고, 표 2에 나타내는 조성을 갖는 레지스트 패턴 후육화 재료 1∼3을 조제하였다.
또, 표 1에 있어서, 괄호 안의 수치의 단위는 질량부를 나타낸다. 「계면 활성제」란에 있어서의, 「TN-80」은 비이온성 계면 활성제(아사히덴카사 제조, 폴리옥시에틸렌모노알킬에테르계 계면 활성제)를 나타내고, 「PC-6」은 비이온성 계면 활성제(아사히덴카사 제조, 폴리옥시에틸렌모노알킬에테르계 계면 활성제)를 나타낸다. 「용제」란에 있어서의, 「물」은 순수(탈이온수)를 나타낸다.
또한, 표 2에 있어서, 괄호 안의 수치의 단위는 질량부를 나타낸다. 「수지」란에 있어서의, 「KW-3」은 폴리비닐아세탈수지(세키스이카가꾸사 제조)를 나타내고, 「폴리비닐피롤리디논」은 간토카가꾸에서 제조한 것이다. 「계면 활성제」란에 있어서의, 「TN-80」은 비이온성 계면 활성제(아사히덴카사 제조, 폴리옥시에틸렌모노알킬에테르계 계면 활성제)를 나타내고, 「PC-6」은 비이온성 계면 활성제(아사히덴카사 제조, 폴리옥시에틸렌모노알킬에테르계 계면 활성제)를 나타낸다. 또한, 상기 수지를 제외한 주용제 성분으로서, 순수(탈이온수)와 이소프로필알코올과의 혼합액(질량비가 순수(탈이온수):이소프로필알코올=98.6:0.4)을 사용하였다.
계면 활성제 함유액 계면 활성제 용제
A TN-80(0.5) 물(99.5)
B PC-6(0.5) 물(99.5)
후육화 재료 수지 가교제 계면 활성제
1 KW-3(16) 우릴(1.00) TN-80(0.25)
2 KW-3(16) 우릴(1.00) PC-6(0.25)
3 폴리비닐피롤리디논(8) 우릴(1.00) TN-80(0.25)
-레지스트 패턴의 형성-
이상에 의해 조제한 계면 활성제 함유액을, 지환족계 ArF 레지스트(스미토모카가꾸 가부시키가이샤 제조, PAR700)에 의해 형성한 레지스트 패턴상에, 스핀 코팅법에 의해 3500 rpm ×40 s의 조건으로 도포한 후, 100 ℃/60 s의 조건으로 베이크하였다.
다음에, 이 위에 상기 조성의 레지스트 패턴 후육화 재료를 스핀 코팅법에 의해 3500 rpm ×40 s의 조건으로 도포한 후, 85 ℃/70 s, 추가로 110 ℃/70 s의조건으로 베이크를 행한 후, 순수로 레지스트 패턴 후육화 재료를 60초간 린스하여, 믹싱하지 않는 부분을 제거하고, 레지스트 패턴 후육화 재료에 의해 후육화한 레지스트 패턴을 현상시킴으로써, 본 발명의 레지스트 패턴의 형성 방법을 실시하여, 후육화된 레지스트 패턴을 형성하였다.
(실시예 2)
지환족계 ArF 레지스트로 가공한 200 ㎚의 홀(개구) 사이즈의 홀 패턴에 대하여, 실시예 1과 동일하게 하여 상기 계면 활성제 함유액, 상기 레지스트 패턴 후육화 재료를 도포하고, 그 홀 패턴(레지스트 제거 패턴)을 형성하는 레지스트 패턴을 실시예 1과 동일하게 본 발명의 레지스트 패턴의 형성 방법에 의해 후육화하여, 후육화된 레지스트 패턴을 형성하였다. 처리후의 패턴 사이즈(㎚)를 표 3에 나타내었다.
후육화 재료 계면 활성제 함유액
무(無) A B
1 150.8 140.4 131.9
2 146.8 136.4 133.0
3 156.7 140.4 135.9
또, 실시예 1에 있어서, 계면 활성제 함유액을 도포한 후에 베이크 처리를 행하지 않은 것 이외에는, 실시예 1과 동일하게 하여, 상기 레지스트 패턴 후육화 재료 1을 이용한 결과, 처리후의 패턴 사이즈(㎚)는 상기 계면 활성제 함유액을 이용하지 않은 경우에는 150.8 ㎚이고, 상기 계면 활성제 함유액으로서 계면 활성제 함유액 A를 이용한 경우에는 141.0 ㎚이며, 상기 계면 활성제 함유액으로서 계면활성제 함유액 B를 이용한 경우에는 132.7 ㎚였다.
표 3에 도시하는 결과로부터, 상기 레지스트 패턴상에 상기 레지스트 패턴 후육화 재료를 도포하기 전에, 상기 계면 활성제 함유액을 그 레지스트 패턴상에 도포한 경우, 즉, 본 발명의 레지스트 패턴 형성 방법에 의한 경우, 그 계면 활성제 함유액을 도포하지 않는 경우에 비하여, 상기 레지스트 패턴을 보다 후육화할 수 있고, 그 레지스트 패턴에 의해 형성되는 홀 패턴(레지스트 제거 패턴)의 개구 직경은 보다 작고, 섬세화된 것이 분명하다.
(실시예 3)
도 2(a)에 도시한 바와 같이, 실리콘 기판(11)상에 층간 절연막(12)을 형성하고, 도 2(b)에 도시한 바와 같이, 층간 절연막(12)상에 스퍼터링법에 의해 티탄막(13)을 형성하였다. 다음에, 도 2(c)에 도시한 바와 같이, 공지의 포토리소그래피 기술에 의해 레지스트 패턴(14)을 형성하고, 이것을 마스크로서 이용하여, 반응성 이온 에칭에 의해 티탄막(13)을 패터닝하여 개구부(15a)를 형성하였다. 계속해서, 도 2(d)에 도시한 바와 같이, 반응성 이온 에칭에 의해 레지스트 패턴(14)을 제거하는 동시에, 티탄막(13)을 마스크로 하여 층간 절연막(12)에 개구부(15b)를 형성하였다.
다음에, 티탄막(13)을 웨트 처리에 의해 제거하고, 도 3(a)에 도시한 바와 같이 층간 절연막(12)상에 TiN막(16)을 스퍼터링법에 의해 형성하며, 계속해서, TiN막(16)상에 Cu막(17)을 전해 도금법으로 성막하였다. 계속해서, 도 3(b)에 도시한 바와 같이, CMP로써 개구부(15b; 도 1(d))에 해당하는 홈부에만 배리어 메탈과Cu막(제1 금속막)을 남겨 평탄화하고, 제1층의 배선(17a)을 형성하였다.
계속해서, 도 3(c)에 도시한 바와 같이, 제1층의 배선(17a) 위에 층간 절연막(18)을 형성한 후, 도 2(b) 내지 도 2(d)와 도 3(a) 및 도 3(b)와 마찬가지로 하여, 도 3(d)에 도시한 바와 같이, 제1층의 배선(17a)을, 뒤에 형성하는 상층 배선과 접속하는 Cu 플러그(제2 금속막; 19)를 형성하였다.
전술한 각 공정을 반복함으로써, 도 4에 도시한 바와 같이, 실리콘 기판(11)상에 제1층의 배선(17a), 제2층의 배선(20) 및 제3층의 배선(21)을 포함하는 다층 배선 구조를 갖춘 반도체 장치를 제조하였다. 또, 도 3에 있어서는, 각 층의 배선의 하층에 형성한 배리어 메탈층은 도시를 생략하였다.
이 실시예 3에서는, 레지스트 패턴(14)이 실시예 1에 있어서의 경우와 마찬가지로 본 발명의 레지스트 패턴의 형성 방법에 의해 형성한 후육화된 레지스트 패턴이다.
(실시예 4)
-플래시 메모리 및 그 제조-
실시예 4는 본 발명의 레지스트 패턴의 형성 방법에 의해 형성한 레지스트 패턴을 이용한 본 발명의 반도체 장치 및 그 제조 방법의 일례이다. 또, 이 실시예 4에서는, 이하의 레지스트막(26, 27, 29, 32, 34)이 본 발명의 레지스트 패턴의 형성 방법에 의해 실시예 1 및 2에 있어서와 마찬가지로 후육화된 레지스트 패턴이다.
도 5에 있어서의 (a) 및 (b)는 FLOTOX형 또는 ETOX형이라고 불리는 FLOTOX형또는 ETOX형이라고 불리는 FLASH EPROM의 상면도(평면도)이고, 도 6에 있어서의 (a)∼(c), 도 7에 있어서의 (d)∼(f), 도 8에 있어서의 (g)∼(i)는 그 FLASH EPROM의 제조 방법에 관한 일례를 설명하기 위한 단면 개략도이며, 도 6∼도 8에 있어서의 좌측도는 메모리 셀부(제1 소자 영역)로서, 플로우팅 게이트 전극을 갖는 MOS 트랜지스터가 형성되는 부분의 게이트 폭 방향(도 5에 있어서의 X 방향)의 단면(A 방향 단면) 개략도이고, 중앙도는 상기 좌측도와 같은 부분의 메모리 셀부로서, 상기 X 방향과 직교하는 게이트 길이 방향(도 5에 있어서의 Y 방향)의 단면(B 방향 단면) 개략도이며, 우측도는 주변 회로부(제2 소자 영역)의 MOS 트랜지스터가 형성되는 부분의 단면(도 5에 있어서의 A 방향 단면) 개략도이다.
우선, 도 6(a)에 도시한 바와 같이, p형의 Si 기판(22)상의 소자 분리 영역에 선택적으로 SiO2막에 의한 필드 산화막(23)을 형성하였다. 그 후, 메모리 셀부 (제1 소자 영역)의 MOS 트랜지스터에 있어서의 제1 게이트 절연막(24a)을 두께가 100∼300 Å이 되도록 열 산화로써 SiO2막에 의해 형성하고, 또한 별도의 공정으로, 주변 회로부(제2 소자 영역)의 MOS 트랜지스터에 있어서의 제2 게이트 절연막(24b)을 두께가 100∼500 Å이 되도록 열 산화로써 SiO2막에 의해 형성하였다. 또, 제1 게이트 절연막(24a) 및 제2 게이트 절연막(24b)을 동일 두께로 하는 경우에는, 동일한 공정으로 동시에 산화막을 형성하여도 좋다.
다음에, 상기 메모리 셀부(도 6(a)의 좌측도 및 중앙도)에 n형 디프레션 타입의 채널을 갖는 MOS 트랜지스터를 형성하기 위해서, 임계치 전압을 제어할 목적으로 상기 주변 회로부(도 6(a)의 우측도)를 레지스트막(26)에 의해 마스크하였다. 그리고, 플로우팅 게이트 전극 직하의 채널 영역이 되는 영역에, n형 불순물로서 도우즈량 1 ×1011∼1 ×1014cm-2의 인(P)또는 비소(As)를 이온 주입법에 의해 도입하고, 제1 임계치 제어층(25a)을 형성하였다. 또, 이 때의 도우즈량 및 불순물의 도전형은 디프레션 타입으로 하거나 어큐뮬레이션 타입으로 하는 것에 의해 적절하게 선택할 수 있다.
다음에, 상기 주변 회로부(도 6(b)의 우측도)에 n형 디프레션 타입의 채널을 갖는 MOS 트랜지스터를 형성하기 위해서, 임계치 전압을 제어할 목적으로 메모리 셀부(도 6(b)의 좌측도 및 중앙도)를 레지스트막(27)에 의해 마스크하였다. 그리고, 게이트 전극 직하의 채널 영역이 되는 영역에, n형 불순물로서 도우즈량 1 ×1011∼1 ×1014cm-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하고, 제2 임계치 제어층(25b)을 형성하였다.
다음에, 상기 메모리 셀부(도 6(c)의 좌측도 및 중앙도)의 MOS 트랜지스터의 플로우팅 게이트 전극 및 상기 주변 회로부(도 6(c)의 우측도)의 MOS 트랜지스터의 게이트 전극으로서, 두께가 500∼2000 Å인 제1 폴리실리콘막(제1 도전체막; 28)을 전면에 형성하였다.
그 후, 도 7(d)에 도시한 바와 같이, 마스크로서 형성한 레지스트막(29)에 의해 제1 폴리실리콘막(28)을 패터닝하여 상기 메모리 셀부(도 8(d)의 좌측도 및 중앙도)의 MOS 트랜지스터에 있어서의 플로우팅 게이트 전극(28a)을 형성하였다.이 때, 도 7(d)에 도시한 바와 같이, X 방향은 최종적인 치수 폭이 되도록 패터닝하고, Y 방향은 패터닝하지 않고 S/D 영역층이 되는 영역은 레지스트막(29)에 의해 피복된 채로 하였다.
다음에, 도 7(e)의 좌측도 및 중앙도에 도시한 바와 같이, 레지스트막(29)을 제거한 후, 플로우팅 게이트 전극(28a)을 피복하도록 하여, SiO2막으로 이루어진 커패시터 절연막(30a)을 두께가 약 200∼500 Å이 되도록 열 산화로써 형성하였다. 이 때, 상기 주변 회로부(도 7(e)의 우측도)의 제1 폴리실리콘막(28)상에도 SiO2막으로 이루어진 커패시터 절연막(30b)이 형성된다. 또, 여기서는, 커패시터 절연막(30a, 30b)은 SiO2막만으로 형성되어 있지만, SiO2막 및 Si3N4막이 2∼3 적층된 복합막으로 형성되어 있어도 좋다.
다음에, 도 7(e)에 도시한 바와 같이, 플로우팅 게이트 전극(28a) 및 커패시터 절연막(30a)을 피복하도록 하여, 컨트롤 게이트 전극이 되는 제2 폴리실리콘막(제2 도전체막; 31)을 두께가 500∼2000 Å이 되도록 형성하였다.
다음에, 도 7(f)에 도시한 바와 같이, 상기 메모리 셀부(도 7(f)의 좌측도 및 중앙도)를 레지스트막(32)에 의해 마스크하고, 상기 주변 회로부(도 7(f)의 우측도)의 제2 폴리실리콘막(31) 및 커패시터 절연막(30b)을 순차, 에칭에 의해 제거하여, 제1 폴리실리콘막(28)을 표출시켰다.
다음에, 도 8(g)에 도시한 바와 같이, 상기 메모리 셀부(도 8(g)의 좌측도 및 중앙도)의 제2 폴리실리콘막(31), 커패시터 절연막(30a) 및 X 방향만 패터닝되어 있는 제1 폴리실리콘막(28a)에 대하여, 레지스트막(32)을 마스크로서, 제1 게이트부(33a)의 최종적인 치수가 되도록 Y 방향의 패터닝을 행하고, Y 방향으로 폭 약 1 ㎛의 컨트롤 게이트 전극(31a)/커패시터 절연막(30c)/플로우팅 게이트 전극(28c)에 의한 적층을 형성하는 동시에, 상기 주변 회로부(도 8(g)의 우측도)의 제1 폴리실리콘막(28)에 대하여, 레지스트막(32)을 마스크로서, 제2 게이트부(33b)의 최종적인 치수가 되도록 패터닝을 행하여, 폭 약 1 ㎛의 게이트 전극(28b)을 형성하였다.
다음에, 상기 메모리 셀부(도 8(h)의 좌측도 및 중앙도)의 컨트롤 게이트 전극(31a)/커패시터 절연막(30c)/플로우팅 게이트 전극(28c)에 의한 적층을 마스크로서, 소자 형성 영역의 Si 기판(22)에 도우즈량 1 ×1014∼1 ×1016cm-2의 인(P) 또는 비소(As)을 이온 주입법에 의해 도입하고, n형의 S/D 영역층(35a, 35b)을 형성하는 동시에, 상기 주변 회로부(도 8(h)의 우측도)의 게이트 전극(28b)을 마스크로서, 소자 형성 영역의 Si 기판(22)에 n형 불순물로서 도우즈량 1 ×1014∼1 ×1016cm-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여, S/D 영역층(36a, 및 36b)을 형성하였다.
다음에, 상기 메모리 셀부(도 8(i)의 좌측도 및 중앙도)의 제1 게이트부(33a) 및 상기 주변 회로부(도 8(i)의 우측도)의 제2 게이트부(33b)를, PSG막에 의한 층간 절연막(37)을 두께가 약 5000 Å이 되도록 하여 피복 형성하였다.
그 후, S/D 영역층(35a, 35b) 및 S/D 영역층(36a, 36b)상에 형성한 층간 절연막(37)에, 컨택트 홀(38a, 38b) 및 컨택트 홀(39a, 39b)을 형성한 후, S/D 전극(40a, 40b) 및 S/D 전극(41a, 41b)을 형성하였다.
이상에 의해, 도 8(i)에 도시한 바와 같이, 반도체 장치로서 FLASH EPR0M을 제조하였다.
이 FLASH EPROM에 있어서는, 상기 주변 회로부(도 6(a)∼도 8(f)에 있어서의 우측도)의 제2 게이트 절연막(24b)이 형성 후부터 시종, 제1 폴리실리콘막(28) 또는 게이트 전극(28b)에 의해 피복되어 있기(도 7(c)∼도 8(f)에 있어서의 우측도) 때문에, 제2 게이트 절연막(24b)은 최초로 형성되었을 때의 두께를 유지한 상태이다. 이 때문에, 제2 게이트 절연막(24b)의 두께의 제어를 용이하게 행할 수 있는 동시에, 임게치 전압의 제어를 위한 도전형 불순물 농도의 조정도 용이하게 행할 수 있다.
또, 상기 실시예에서는, 제1 게이트부(33a)를 형성하기 위해, 우선 게이트 폭 방향(도 5에 있어서의 X 방향)으로 소정 폭으로 패터닝한 후, 게이트 길이 방향(도 5에 있어서의 Y 방향)으로 패터닝하여 최종적인 소정 폭으로 하고 있지만, 반대로, 게이트 길이 방향(도 5에 있어서의 Y 방향)으로 소정 폭으로 패터닝한 후, 게이트 폭 방향(도 5에 있어서의 X 방향)으로 패터닝하여 최종적인 소정 폭으로 하여도 좋다.
도 9(a)∼도 9(c)에 도시하는 FLASH EPROM의 제조예는 상기 실시예에 있어서 도 7(f)에서 도시한 공정 후가 도 9(a)∼도 9(c)에 도시한 바와 같이 변경된 것 이외에는 상기 실시예와 동일하다. 즉, 도 9(a)에 도시한 바와 같이, 상기 메모리 셀부(도 9(a)에 있어서의 좌측도 및 중앙도)의 제2 폴리실리콘막(31) 및 상기 주변 회로부(도 9(a)의 우측도)의 제1 폴리실리콘막(28)상에, 텅스텐(W)막 또는 티탄(Ti)막으로 이루어진 고융점 금속막(제4 도전체막; 42)을 두께가 약 2000 Å이 되도록 하여 형성하여 폴리사이드막을 설치한 점에서만 상기 실시예와 다르다. 도 9(a)의 후공정, 즉 도 9(b)∼도 9(c)에 도시하는 공정은 도 8(g)∼도 8(i)과 동일하게 행하였다. 도 8(g)∼도 8(i)과 동일한 공정에 대해서는 설명을 생략하고, 도 9(a)∼도 9(c)에 있어서는 도 8(g)∼도 8(i)와 같은 것은 같은 기호로 표시하였다.
이상에 의해, 도 9(c)에 도시한 바와 같이, 반도체 장치로서 FLASH EPR0M을 제조하였다.
이 FLASH EPROM에 있어서는, 컨트롤 게이트 전극(31a) 및 게이트 전극(28b)상에, 고융점 금속막(제4 도전체막; 42a, 42b)을 갖기 때문에, 전기 저항치를 한층 더 저감할 수 있다.
또, 여기서는, 고융점 금속막(제4 도전체막)으로서 고융점 금속막(제4 도전체막; 42a, 42b)을 이용하고 있지만, 티탄실리사이드(TiSi)막 등의 고융점 금속 실리사이드막을 이용하여도 좋다.
도 10(a)∼도 10(c)에 도시하는 FLASH EPROM의 제조예는, 상기 실시예에 있어서, 상기 주변 회로부(제2 소자 영역; 도 10(a)에 있어서의 우측도)의 제2 게이트부(33c)도, 상기 메모리 셀부(제1 소자 영역(도 10(a)에 있어서의 좌측도 및 중앙도)의 제1 게이트부(33a)와 마찬가지로, 제1 폴리실리콘막(28b; 제1도전체막)/SiO2막(30d; 커패시터 절연막)/제2 폴리실리콘막(31b; 제2 도전체막)이라는 구성으로 하여, 도 10(b) 또는 도 10(c)에 도시한 바와 같이, 제1 폴리실리콘막(28b) 및 제2 폴리실리콘막(31b)을 단락시켜 게이트 전극을 형성하고 있는 점에서 다른 것 이외에는 상기 실시예와 동일하다.
여기서는, 도 10(b)에 도시한 바와 같이, 제1 폴리실리콘막(28b; 제1 도전체막)/SiO2막(30d; 커패시터 절연막)/제2 폴리실리콘막(31b; 제2 도전체막)을 관통하는 개구부(52a)를, 예컨대 도 10(a)에 도시하는 제2 게이트부(33c)와는 다른 지점, 예컨대 절연막(54)상에 형성하고, 개구부(52a)내에 제3 도전체막, 예컨대 W막 또는 Ti막 등의 고융점 금속막(53a)을 매립함으로써, 제1 폴리실리콘막(28b) 및 제2 폴리실리콘막(31b)를 단락시키고 있다. 또한, 도 10(c)에 도시한 바와 같이, 제1 폴리실리콘막(28b; 제1 도전체막)/SiO2막(30d; 커패시터 절연막)을 관통하는 개구부(52b)를 형성하여 개구부(52b)의 바닥부에 하층의 제1 폴리실리콘막(28b)을 표출시킨 후, 개구부(52b)내에 제3 도전체막, 예컨대 W막 또는 Ti막 등의 고융점 금속막(53b)을 매립함으로써, 제1 폴리실리콘막(28b) 및 제2 폴리실리콘막(31b)을 단락시키고 있다.
이 FLASH EPROM에 있어서는, 상기 주변 회로부의 제2 게이트부(33c)는 상기 메모리 셀부의 제1 게이트부(33a)와 같은 구조이기 때문에, 상기 메모리 셀부를 형성할 때에 동시에 상기 주변 회로부를 형성할 수 있고, 제조 공정을 간단히 할 수 있어 효율적이다.
또, 여기서는, 제3 도전체막(53a 또는 53b)과, 고융점 금속막(제4 도전체막; 42)을 각각 따로따로 형성하고 있지만, 공통의 고융점 금속막으로서 동시에 형성하여도 좋다.
(실시예 5)
-자기 헤드의 제조-
실시예 5는 본 발명의 레지스트 패턴의 형성 방법에 의해 형성한 레지스트 패턴을 이용한 자기 헤드의 제조에 관한 것이다. 또, 이 실시예 5에서는, 이하의 레지스트 패턴(102, 126)이 실시예 1에 있어서와 동일하게 하여 본 발명의 레지스트 패턴의 형성 방법에 의해 형성한 후육화된 레지스트 패턴이다.
도 11(A)∼도 11(D)은 자기 헤드의 제조를 설명하기 위한 공정도이다. 우선, 도 11(A)에 도시한 바와 같이, 층간 절연층(100)상에, 두께가 6 ㎛가 되도록 레지스트막을 형성하고, 노광, 현상을 행하여 스파이럴형의 박막 자기 코일 형성용 게그 패턴을 갖는 레지스트 패턴(102)을 형성하였다.
다음에, 도 11(B)에 도시한 바와 같이, 층간 절연층(100)상에 있어서의 레지스트 패턴(102)상 및 레지스트 패턴(102)이 형성되어 있지 않은 부위, 즉 개구부(104)의 노출면상에, 두께가 0.01 ㎛인 Ti 밀착막과 두께가 0.05 ㎛인 Cu 밀착막이 적층되어 이루어지는 도금 하지층(106)을 증착법에 의해 형성하였다.
다음에, 도 11(C)에 도시한 바와 같이, 층간 절연층(100)상에 있어서의 레지스트 패턴(102)이 형성되어 있지 않은 부위, 즉 개구부(104)의 노출면상에 형성된 도금 하지층(106)의 표면에, 두께가 3 ㎛인 Cu 도금막으로 이루어진 박막도체(108)를 형성하였다.
다음에, 도 11(D)에 도시한 바와 같이, 레지스트 패턴(102)을 용해 제거하여 층간 절연층(100)상에서 리프트 오프하면, 박막 도체(108)의 스파이럴형 패턴에 의한 박막 자기 코일(110)이 형성된다.
이상에 의해 자기 헤드를 제조하였다.
여기서 얻어진 자기 헤드는 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화된 레지스트 패턴(102)에 의해 스파이럴형 패턴이 미세하게 형성되어 있기 때문에, 박막 자기 코일(110)은 미세하면서 정밀하고, 또한 양산성이 우수하다.
도 12 내지 도 17은 다른 자기 헤드의 제조를 설명하기 위한 공정도이다.
도 12에 도시한 바와 같이, 세라믹제의 비자성 기판(112)상에 스퍼터링법에 의해 갭층(114)을 피복 형성하였다. 또, 비자성 기판(112)상에는 도시하지 않지만 미리 산화규소에 의한 절연체층 및 Ni-Fe 퍼멀로이로 이루어진 도전성 하지층이 스퍼터링법에 의해 피복 형성되고, 추가로 Ni-Fe 퍼멀로이로 이루어진 하부 자성층이 형성되어 있다. 그리고, 도시하지 않은 상기 하부 자성층의 자성 선단부가 되는 부분을 제외한 갭층(114)상의 소정 영역에 열경화 수지에 의해 수지 절연막(116)을 형성하였다. 다음에, 수지 절연막(116)상에 레지스트재를 도포하여 레지스트막(118)을 형성하였다.
다음에, 도 13에 도시한 바와 같이, 레지스트막(118)에 노광, 현상을 행하여, 스파이럴형 패턴을 형성하였다. 그리고, 도 14에 도시한 바와 같이, 이 스파이럴형 패턴의 레지스트막(118)을 수백 ℃에서 1시간 정도 열경화 처리를 행하고, 돌기형의 제1 스파이럴형 패턴(120)을 형성하였다. 더욱이, 그 표면에 Cu로 이루어진 도전성 하지층(122)을 피복 형성하였다.
다음에, 도 15에 도시한 바와 같이, 도전성 하지층(122)상에 레지스트재를 스핀 코팅법에 의해 도포하여 레지스트막(124)을 형성한 후, 레지스트막(124)을 제1 스파이럴형 패턴(120)상에 패터닝하여 레지스트 패턴(126)을 형성하였다.
다음에, 도 16에 도시한 바와 같이, 도전성 하지층(122)의 노출면상에, 즉 레지스트 패턴(126)이 형성되어 있지 않은 부위상에 Cu 도체층(128)을 도금법에 의해 형성하였다. 그 후, 도 17에 도시한 바와 같이, 레지스트 패턴(126)을 용해 제거함으로써, 도전성 하지층(122)상에서 리프트 오프하여, Cu 도체층(128)에 의한 스파이럴형의 박막 자기 코일(130)을 형성하였다.
이상에 의해, 도 18의 평면도에 도시한 바와 같은, 수지 절연막(116)상에 자성층(132)을 가지며, 표면에 박막 자기 코일(130)이 설치된 자기 헤드를 제조하였다.
여기서 얻어진 자기 헤드는 본 발명의 레지스트 패턴의 형성 방법에 의해 형성하였다, 후육화된 레지스트 패턴(126)에 의해 형성된 스파이럴형 패턴(레지스트 제거 패턴)이 미세하게 형성되어 있기 때문에, 박막 자기 코일(130)은 미세하면서 정밀하고, 또한 양산성이 우수하다.
여기서, 본 발명의 바람직한 형태를 부기하면, 이하와 같다.
(부기 1) 하지층상에 레지스트 패턴을 형성한 후, 상기 레지스트 패턴의 표면을 덮도록 하여, 적어도 계면 활성제를 함유하는 계면 활성제 함유액을 도포한후, 적어도 수지 및 계면 활성제를 함유하는 레지스트 패턴 후육화 재료를 도포하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
(부기 2) 계면 활성제 함유액의 도포 후 그리고 레지스트 패턴 후육화 재료의 도포 전에, 레지스트 패턴을 가열하는 부기 1에 기재한 레지스트 패턴의 형성 방법.
(부기 3) 가열이 70∼150℃에서 행해지는 부기 2에 기재한 레지스트 패턴의 형성 방법.
(부기 4) 계면 활성제 함유액이 레지스트 패턴 비용해성 용제를 함유하는 부기 1에서 3 중 어느 하나에 기재한 레지스트 패턴의 형성 방법.
(부기 5) 레지스트 패턴 비용해성 용제가 물인 부기 4에 기재한 레지스트 패턴의 형성 방법.
(부기 6) 계면 활성제 함유액이 함유하는 계면 활성제가 금속 비함유 계면 활성제인 부기 1에서 5 중 어느 하나에 기재한 레지스트 패턴의 형성 방법.
(부기 7) 레지스트 패턴 후육화 재료가 함유하는 계면 활성제가 금속 비함유 계면 활성제인 부기 1에서 6 중 어느 하나에 기재한 레지스트 패턴의 형성 방법.
(부기 8) 금속 비함유 계면 활성제가 비이온성 계면 활성제로부터 선택되는 부기 6 및 7 중 어느 하나에 기재한 레지스트 패턴의 형성 방법.
(부기 9) 비이온성 계면 활성제가 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄지방산에스테르 화합물, 글리세린지방산에스테르 화합물, 제1급 알코올에톡시레이트 화합물, 페놀에톡시레이트 화합물, 알콕실레이트계 계면 활성제, 지방산에스테르계 계면 활성제, 아미드계 계면 활성제, 알코올계 계면 활성제 및 에틸렌디아민계 계면 활성제로부터 선택되는 부기 8에 기재한 레지스트 패턴의 형성 방법.
(부기 10) 레지스트 패턴 후육화 재료가 수용성 내지 알칼리 가용성인 부기 1에서 9 중 어느 하나에 기재한 레지스트 패턴의 형성 방법.
(부기 11) 레지스트 패턴 후육화 재료가 가교제를 함유하는 부기 1에서 10 중 어느 하나에 기재한 레지스트 패턴의 형성 방법.
(부기 12) 가교제가 멜라민 유도체, 우레아 유도체 및 우릴 유도체로부터 선택되는 적어도 1종인 부기 11에 기재한 레지스트 패턴의 형성 방법.
(부기 13) 레지스트 패턴 후육화 재료가 함유하는 수지가 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리아크릴산 및 폴리비닐피롤리디논으로부터 선택되는 적어도 1종인 부기 1에서 12 중 어느 하나에 기재한 레지스트 패턴의 형성 방법.
(부기 14) 레지스트 패턴 후육화 재료가 유기 용제를 함유하는 부기 1에서 13 중 어느 하나에 기재한 레지스트 패턴의 형성 방법.
(부기 15) 유기 용제가, 알코올계 용제, 쇄형 에스테르계 용제, 환상 에스테르계 용제, 케톤계 용제, 쇄형 에테르계 용제 및 환상 에테르계 용제로부터 선택되는 적어도 1종인 부기 14에 기재한 레지스트 패턴의 형성 방법.
(부기 16) 레지스트 패턴 후육화 재료를 도포한 후, 현상 처리를 행하는 부기 1에서 15 중 어느 하나에 기재한 레지스트 패턴의 형성 방법.
(부기 17) 현상 처리가 순수를 이용하여 행해지는 부기 16에 기재한 레지스트 패턴의 형성 방법.
(부기 18) 레지스트 패턴이, ArF 레지스트로 형성된 부기 1에서 17 중 어느 하나에 기재한 레지스트 패턴의 형성 방법.
(부기 19) ArF 레지스트가, 지환족계 작용기를 측쇄에 갖는 아크릴계 레지스트, 시클로올레핀-말레산 무수물계 레지스트 및 시클로올레핀계 레지스트로부터 선택되는 적어도 1종인 부기 18에 기재한 레지스트 패턴의 형성 방법.
(부기 20) 부기 1에서 19 중 어느 하나에 기재한 레지스트 패턴의 형성 방법에 의해 하지층상에 형성한 레지스트 패턴을 후육화하는 레지스트 패턴 형성 공정과, 상기 후육화한 레지스트 패턴을 마스크로서 에칭에 의해 상기 하지층을 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 21) 부기 20에 기재한 반도체 장치의 제조 방법에 의해 제조되는 것을 특징으로 하는 반도체 장치.
본 발명에 따르면, 상기 요망에 따라 종래에 있어서의 상기 모든 문제를 해결할 수 있고, ArF 레지스트 등으로 형성된 레지스트 패턴을 후육화하고, 기존의 노광 장치의 광원에 있어서의 노광 한계를 넘어 미세한 레지스트 제거 패턴을 간편하게 형성할 수 있는 레지스트 패턴의 형성 방법과 그 레지스트 패턴의 형성 방법에 의해 형성한 미세한 레지스트 제거 패턴을 이용하여 형성한 미세 패턴을 갖게되는 고성능의 반도체 장치 및 그것을 효율적으로 제조 가능한 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (10)

  1. 하지층상에 레지스트 패턴을 형성한 후, 상기 레지스트 패턴의 표면을 덮도록 하여, 적어도 계면 활성제를 함유하는 계면 활성제 함유액을 도포한 후, 적어도 수지 및 계면 활성제를 함유하는 레지스트 패턴 후육화 재료를 도포하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  2. 제1항에 있어서, 계면 활성제 함유액의 도포 후 그리고 레지스트 패턴 후육화 재료의 도포 전에, 레지스트 패턴을 가열하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 계면 활성제 함유액은 레지스트 패턴 비용해성 용제를 함유하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  4. 제3항에 있어서, 상기 레지스트 패턴 비용해성 용제는 수계 용제로부터 선택되는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 계면 활성제 함유액이 함유하는 계면 활성제는 금속 비함유 계면 활성제인 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  6. 제5항에 있어서, 상기 금속 비함유 계면 활성제는 비이온성 계면 활성제로부터 선택되는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  7. 제1항에서 제6항 중 어느 한 항에 있어서, 상기 레지스트 패턴 후육화 재료는 수용성 내지 알칼리 가용성인 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 레지스트 패턴 후육화 재료는 가교제를 함유하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 레지스트 패턴은 ArF(불화아르곤) 엑시머 레이저광에 대한 감광성을 갖는 레지스트로 형성된 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 기재한 레지스트 패턴의 형성 방법에 의해 하지층상에 형성한 레지스트 패턴을 후육화하는 레지스트 패턴 형성 공정과, 상기 후육화한 레지스트 패턴을 마스크로서 에칭에 의해 상기 하지층을 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020030085950A 2002-12-09 2003-11-29 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법 KR100941040B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002356506A JP3895269B2 (ja) 2002-12-09 2002-12-09 レジストパターンの形成方法並びに半導体装置及びその製造方法
JPJP-P-2002-00356506 2002-12-09

Publications (2)

Publication Number Publication Date
KR20040050843A true KR20040050843A (ko) 2004-06-17
KR100941040B1 KR100941040B1 (ko) 2010-02-10

Family

ID=32463412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085950A KR100941040B1 (ko) 2002-12-09 2003-11-29 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8338080B2 (ko)
JP (1) JP3895269B2 (ko)
KR (1) KR100941040B1 (ko)
CN (1) CN1261977C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832384B1 (ko) * 2005-06-16 2008-05-26 후지쯔 가부시끼가이샤 레지스트 조성물, 레지스트 패턴의 형성 방법, 반도체 장치및 그 제조 방법
KR100934912B1 (ko) * 2006-09-26 2010-01-06 후지쯔 가부시끼가이샤 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1752828A4 (en) * 2004-04-23 2010-04-21 Tokyo Ohka Kogyo Co Ltd RINSE SOLUTION FOR LITHOGRAPHY
US7595141B2 (en) * 2004-10-26 2009-09-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
JP4566862B2 (ja) * 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US7365022B2 (en) * 2006-01-20 2008-04-29 Palo Alto Research Center Incorporated Additive printed mask process and structures produced thereby
US20070212649A1 (en) * 2006-03-07 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic patterning
KR100781542B1 (ko) 2006-06-08 2007-12-03 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP4724073B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4807749B2 (ja) * 2006-09-15 2011-11-02 東京エレクトロン株式会社 露光・現像処理方法
US9164037B2 (en) 2007-01-26 2015-10-20 Palo Alto Research Center Incorporated Method and system for evaluation of signals received from spatially modulated excitation and emission to accurately determine particle positions and distances
US8821799B2 (en) 2007-01-26 2014-09-02 Palo Alto Research Center Incorporated Method and system implementing spatially modulated excitation or emission for particle characterization with enhanced sensitivity
KR100814407B1 (ko) 2007-02-08 2008-03-18 삼성전자주식회사 미세 패턴 형성용 조성물 및 이를 이용한 패턴의 형성 방법
US7923200B2 (en) * 2007-04-09 2011-04-12 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern comprising a lactam
JP5069494B2 (ja) 2007-05-01 2012-11-07 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細化パターン形成用水溶性樹脂組成物およびこれを用いた微細パターン形成方法
JP4551913B2 (ja) * 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
JP5058733B2 (ja) 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法
US8551556B2 (en) * 2007-11-20 2013-10-08 Palo Alto Research Center Incorporated Method for obtaining controlled sidewall profile in print-patterned structures
US8629981B2 (en) 2008-02-01 2014-01-14 Palo Alto Research Center Incorporated Analyzers with time variation based on color-coded spatial modulation
US8373860B2 (en) 2008-02-01 2013-02-12 Palo Alto Research Center Incorporated Transmitting/reflecting emanating light with time variation
JP4476336B2 (ja) 2008-02-28 2010-06-09 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
US7745077B2 (en) * 2008-06-18 2010-06-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
US9029800B2 (en) 2011-08-09 2015-05-12 Palo Alto Research Center Incorporated Compact analyzer with spatial modulation and multiple intensity modulated excitation sources
US8723140B2 (en) 2011-08-09 2014-05-13 Palo Alto Research Center Incorporated Particle analyzer with spatial modulation and long lifetime bioprobes
KR20130043472A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 홀을 구비한 상변화 메모리 장치의 제조방법 및 반도체 장치의 제조방법
US8968586B2 (en) * 2012-02-15 2015-03-03 Jsr Corporation Pattern-forming method
US9012126B2 (en) 2012-06-15 2015-04-21 Az Electronic Materials (Luxembourg) S.A.R.L. Positive photosensitive material
US8906594B2 (en) 2012-06-15 2014-12-09 Az Electronic Materials (Luxembourg) S.A.R.L. Negative-working thick film photoresist
EP2682440A1 (en) * 2012-07-06 2014-01-08 Basf Se A chemical mechanical polishing (cmp) composition comprising a non-ionic surfactant and a carbonate salt
US9017927B2 (en) * 2013-02-25 2015-04-28 Eastman Kodak Company Patterning of transparent conductive coatings
JP6459759B2 (ja) * 2014-05-26 2019-01-30 信越化学工業株式会社 パターン形成方法及びシュリンク剤
US9696625B2 (en) * 2014-10-17 2017-07-04 Tokyo Ohka Kogyo Co., Ltd. Method of forming resist pattern
JP6503206B2 (ja) 2015-03-19 2019-04-17 東京応化工業株式会社 レジストパターン修復方法
TWI731961B (zh) 2016-04-19 2021-07-01 德商馬克專利公司 正向感光材料及形成正向凸紋影像之方法
US10692732B2 (en) * 2018-09-21 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. CMP slurry and CMP method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH564947A5 (ko) * 1971-06-21 1975-08-15 Wave Energy Systems
ES2103261T3 (es) * 1989-04-24 1997-09-16 Siemens Ag Procedimiento para la generacion de estructuras resistentes a la corrosion.
JP3281053B2 (ja) * 1991-12-09 2002-05-13 株式会社東芝 パターン形成方法
JP3175126B2 (ja) 1992-01-21 2001-06-11 ジェイエスアール株式会社 感放射線性樹脂組成物
TW353158B (en) * 1994-03-09 1999-02-21 Nat Starch Chem Invest Aqueous photoresist composition, method for preparing the same and circuit board comprising thereof
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3821961B2 (ja) * 1998-09-25 2006-09-13 株式会社ルネサステクノロジ パターン形成方法及び半導体装置の製造方法及び感放射線組成物
JP2000347414A (ja) 1999-06-01 2000-12-15 Tokyo Ohka Kogyo Co Ltd レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法
JP3950584B2 (ja) * 1999-06-29 2007-08-01 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP3812622B2 (ja) * 1999-09-17 2006-08-23 信越化学工業株式会社 レジスト材料及びパターン形成方法
JP2001228616A (ja) 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP2002006491A (ja) 2000-06-27 2002-01-09 Fuji Photo Film Co Ltd 電子線又はｘ線用ネガ型レジスト組成物
JP2002049161A (ja) 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液
KR100760113B1 (ko) 2001-11-27 2007-09-18 후지쯔 가부시끼가이샤 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법
JP3850767B2 (ja) * 2002-07-25 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
KR100480611B1 (ko) 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832384B1 (ko) * 2005-06-16 2008-05-26 후지쯔 가부시끼가이샤 레지스트 조성물, 레지스트 패턴의 형성 방법, 반도체 장치및 그 제조 방법
KR100934912B1 (ko) * 2006-09-26 2010-01-06 후지쯔 가부시끼가이샤 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법
KR100988901B1 (ko) * 2006-09-26 2010-10-20 후지쯔 가부시끼가이샤 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR100941040B1 (ko) 2010-02-10
US8338080B2 (en) 2012-12-25
JP2004191465A (ja) 2004-07-08
CN1261977C (zh) 2006-06-28
CN1507010A (zh) 2004-06-23
JP3895269B2 (ja) 2007-03-22
US20040110099A1 (en) 2004-06-10

Similar Documents

Publication Publication Date Title
KR100941040B1 (ko) 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법
KR101125412B1 (ko) 레지스트 패턴 후육화 재료
KR101225301B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴 및 그 제조방법, 반도체 장치 및 그 제조 방법
KR101013474B1 (ko) 레지스트 패턴 두께 증대화 재료, 레지스트 패턴의 제조방법 및 반도체 장치의 제조 방법
KR100865104B1 (ko) 레지스트 패턴 후육화 재료, 및 레지스트 패턴의 형성 방법
KR100737635B1 (ko) 레지스트 패턴 후막화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법
US7189783B2 (en) Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
KR100711743B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴 형성 방법, 및반도체 장치의 제조 방법
JP4316222B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
KR100687551B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
KR100760113B1 (ko) 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법
JP4440285B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP2006060006A (ja) 半導体装置及びその製造方法、並びに、レジストパターンの形成方法
JP4447569B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP4402068B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee