KR101125412B1 - 레지스트 패턴 후육화 재료 - Google Patents

레지스트 패턴 후육화 재료 Download PDF

Info

Publication number
KR101125412B1
KR101125412B1 KR1020110030729A KR20110030729A KR101125412B1 KR 101125412 B1 KR101125412 B1 KR 101125412B1 KR 1020110030729 A KR1020110030729 A KR 1020110030729A KR 20110030729 A KR20110030729 A KR 20110030729A KR 101125412 B1 KR101125412 B1 KR 101125412B1
Authority
KR
South Korea
Prior art keywords
resist pattern
resist
thickening material
film
compound
Prior art date
Application number
KR1020110030729A
Other languages
English (en)
Other versions
KR20110042045A (ko
Inventor
미와 고자와
고지 노자키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20110042045A publication Critical patent/KR20110042045A/ko
Application granted granted Critical
Publication of KR101125412B1 publication Critical patent/KR101125412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0048—Photosensitive materials characterised by the solvents or agents facilitating spreading, e.g. tensio-active agents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
    • G11B5/855—Coating only part of a support with a magnetic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 레지스트 패턴을 후육화하여, 패터닝시에 이용하는 노광 장치에 있어서의 광원의 노광 한계를 넘어 미세한 레지스트 빼내기 패턴을 형성할 수 있는 레지스트 패턴 후육화 재료 등을 제공하는 것을 목적으로 한다.
본 발명의 레지스트 패턴 후육화 재료는 수지와 계면 활성제를 함유하는 것을 특징으로 한다. 또한, 본 발명의 레지스트 패턴 형성 방법은 레지스트 패턴을 형성한 후, 그 레지스트 패턴 표면에 상기 레지스트 패턴 후육화 재료를 도포함으로써 후육화 레지스트 패턴을 형성하는 것을 특징으로 한다. 본 발명의 반도체 장치 제조 방법은 기초층 위에 레지스트 패턴을 형성한 후, 그 레지스트 패턴 표면에 상기 후육화 재료를 도포해서 그 레지스트 패턴을 후육화하여 후육화 레지스트 패턴을 제조하는 공정과, 그 후육화 레지스트 패턴을 이용하여 에칭함으로써 기초층을 패터닝하는 공정을 포함하는 것을 특징으로 한다.

Description

레지스트 패턴 후육화 재료{RESIST PATTERN THICKENING MATERIAL}
본 발명은 레지스트 패턴 위에 도포되어 그 레지스트 패턴을 후육화하고, 기존의 노광 장치의 광원에 있어서의 노광 한계를 넘어 미세한 레지스트 빼내기 패턴을 형성할 수 있는 레지스트 패턴 후육화 재료 및 그것을 이용한 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법에 관한 것이다.
현재, 반도체 집적 회로는 고집적화가 진행하고, LSI나 VLSI가 실용화되어 있고, 그것에 따라 배선 패턴은 0.2 μm 이하, 최소 패턴은 0.1 μm 이하의 영역에 달하고 있다. 미세한 배선 패턴의 형성에는 박막을 형성한 피처리 기판 위를 레지스트막으로 피복하고, 선택 노광을 행한 후에 현상하여 레지스트 패턴을 만들며, 이것을 마스크로서 드라이 에칭을 행하고, 그 후에 상기 레지스트 패턴을 제거함으로써 원하는 패턴을 얻는 리소그래피 기술이 매우 중요하다.
미세한 배선 패턴의 형성에는 노광 장치에 있어서의 광원의 단파장화와, 그 광원의 특성에 따른 고해상도를 갖는 레지스트 재료의 개발 양쪽 모두가 필요하다. 그러나, 상기 노광 장치에 있어서의 광원의 단파장화를 위해서는 막대한 비용이 필요한 노광 장치의 갱신이 필요하게 된다. 한편, 단파장의 광원을 이용한 노광에 대응하기 위한 레지스트 재료의 개발도 용이하지 않다.
또한, 반도체 장치의 제조 프로세스에 있어서는 레지스트 패턴에 의한 미세한 레지스트 빼내기 패턴을 형성한 뒤에, 그 레지스트 패턴을 마스크로서 이용하여 미세한 패터닝을 행하기 때문에, 그 레지스트 패턴은 에칭 내성이 우수한 것이 요구된다. 그런데, 최신 기술인 ArF 엑시머 레이저 노광 기술에 있어서는 사용하는 레지스트 재료의 에칭 내성이 충분하지 않다고 하는 문제가 있다. 그래서, 에칭 내성이 우수한 KrF 레지스트를 사용하는 것도 생각할 수 있지만, 에칭 조건이 엄격한 경우, 피가공층이 두꺼운 경우, 미세 패턴을 형성하는 경우, 레지스트 두께가 얇은 경우 등에 있어서는 에칭 내성이 부족할 가능성이 있으며, 에칭 내성이 우수한 레지스트 패턴을 형성하고, 그 레지스트 패턴에 의한 미세한 레지스트 빼내기 패턴을 형성할 수 있는 기술의 개발이 요구되고 있다.
또한, 일본 특허 공개 평성 제10-73927호 공보에는 레지스트의 상기 노광광으로서 상기 심자외선인 KrF(불화크립톤) 엑시머 레이저광(파장 248 nm)을 사용함으로써, 미세한 빼내기 패턴을 형성할 수 있는 RELACS라고 불리는 레지스트 빼내기 패턴의 미세화 기술이 제안되어 있다. 이 기술은 상기 노광광으로서 KrF(불화크립톤) 엑시머 레이저(파장 248 nm)를 사용하여 상기 레지스트(포지티브형 또는 네가티브형)를 노광함으로써 레지스트 패턴을 형성한 후, 수용성 수지 조성물을 이용하여 그 레지스트 패턴을 덮도록 도포막을 형성하여, 상기 도포막과 상기 레지스트 패턴을 그 계면에 있어서 상기 레지스트 패턴의 재료 중의 잔류 산을 이용하여 상호 작용시키고, 상기 레지스트 패턴을 후육화(이하 「팽윤」이라고도 칭함)시킴으로써 상기 레지스트 패턴 사이의 거리를 짧게 하여, 미세한 레지스트 빼내기 패턴을 형성하는 기술이다.
그러나, 이 경우, 사용하는 KrF 레지스트가 ArF 엑시머 레이저광을 강하게 흡수하기 때문에, ArF 엑시머 레이저광이 상기 KrF 레지스트를 투과할 수 없고, 상기 노광광으로서 그 ArF 엑시머 레이저광을 사용할 수 없다고 하는 문제가 있다.
미세한 배선 패턴을 형성하는 관점에서는 노광 장치에 있어서의 광원으로서 KrF 엑시머 레이저광보다도 단파장인 ArF 엑시머 레이저광을 사용할 수 있는 것이 요구된다.
따라서, 패터닝시에 노광 장치의 광원으로서 ArF 엑시머 레이저광을 이용할 수 있고, 미세한 레지스트 빼내기 패턴을 형성할 수 있는 기술은 아직 제공되어 있지 않은 것이 현재의 상황이다.
본 발명은 레지스트 패턴의 패터닝시에 기존의 노광 장치에 있어서의 ArF 엑시머 레이저광 등의 광원을 그대로 사용할 수 있어 양산성이 우수하고, 레지스트 패턴의 재료나 크기에 대한 의존성이 없으며, 레지스트 빼내기 패턴을 상기 광원의 노광 한계를 넘어 미세하게 형성할 수 있는 레지스트 패턴의 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 레지스트 패턴의 재료나 크기에 대한 의존성이 없고, 레지스트 패턴에 도포하면 그 레지스트 패턴을 효율적으로 후육화할 수 있으며, 기존의 노광 장치의 광원에 있어서의 노광 한계를 넘어 미세한 레지스트 빼내기 패턴을 제조하는 데 적합한 레지스트 패턴 후육화 재료를 제공하는 것을 목적으로 한다.
또한, 본 발명은 미세하게 형성한 레지스트 빼내기 패턴을 이용함으로써 산화막 등의 기초층에 미세 패턴을 형성할 수 있고, 미세한 배선 등을 갖는 고성능인 반도체 장치를 효율적으로 양산할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 레지스트 패턴 후육화 재료는 수지와 계면 활성제를 함유하는 것을 특징으로 한다. 그 레지스트 패턴 후육화 재료가 레지스트 패턴 위에 도포되면, 도포된 그 레지스트 패턴 후육화 재료 중, 그 레지스트 패턴과의 계면 부근에 있는 것이 그 레지스트 패턴에 스며든다. 이 때, 상기 레지스트 패턴 후육화 재료와 상기 레지스트 패턴과의 친화성이 양호하기 때문에 그 레지스트 패턴의 표면 위에 그 레지스트 패턴 후육화 재료와 그 레지스트 패턴이 일체화하여 이루어지는 표층이 효율적으로 형성된다(상기 레지스트 패턴이 상기 레지스트 패턴 후육화 재료에 의해 효율적으로 후육화됨). 이렇게 해서 형성된 레지스트 패턴(이하 「후육화 레지스트 패턴」이라고도 칭함)은 상기 레지스트 패턴 후육화 재료에 의해 후육화되어 있기 때문에, 그 후육화 레지스트 패턴에 의해 형성되는 빼내기 패턴은 노광 한계를 넘어 보다 미세한 구조를 갖는다.
본 발명의 레지스트 패턴의 형성 방법은, 레지스트 패턴을 형성한 후, 이 레지스트 패턴의 표면을 덮도록 본 발명의 상기 레지스트 패턴 후육화 재료를 도포하고, 그 레지스트 패턴을 후육화한 후육화 레지스트 패턴을 형성하는 것을 특징으로 한다. 본 발명의 레지스트 패턴의 형성 방법에 있어서는, 형성된 레지스트 패턴 위에 상기 레지스트 패턴 후육화 재료가 도포되면, 도포된 그 레지스트 패턴 후육화 재료 중, 그 레지스트 패턴과의 계면 부근에 있는 것이 그 레지스트 패턴에 스며든다. 이 때문에, 그 레지스트 패턴의 표면에서 그 레지스트 패턴 후육화 재료와 그 레지스트 패턴이 일체화되어, 그 레지스트 패턴은 후육화된다. 이렇게 해서 형성된 후육화 레지스트 패턴은 상기 레지스트 패턴 후육화 재료에 의해 후육화되어 있기 때문에, 그 후육화 레지스트 패턴에 의해 형성되는 레지스트 빼내기 패턴은 노광 한계를 넘어 보다 미세한 구조를 갖는다.
본 발명의 반도체 장치의 제조 방법은 기초층 위에 레지스트 패턴을 형성한 후, 이 레지스트 패턴의 표면을 덮도록 본 발명의 상기 레지스트 패턴 후육화 재료를 도포함으로써 그 레지스트 패턴을 후육화하여 후육화 레지스트 패턴을 형성하는 후육화 레지스트 패턴 형성 공정과, 그 후육화 레지스트 패턴을 이용하여 에칭에 의해 상기 기초층을 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 한다. 본 발명의 반도체 장치의 제조 방법에 있어서는, 기초층 위에 레지스트 패턴이 형성된 후, 그 레지스트 패턴 위에 상기 레지스트 패턴 후육화 재료가 도포된다. 그렇게 하면, 도포된 그 레지스트 패턴 후육화 재료 중, 그 레지스트 패턴과의 계면 부근에 있는 것이 그 레지스트 패턴에 스며든다. 이 때문에, 그 레지스트 패턴의 표면에서 그 레지스트 패턴 후육화 재료와 그 레지스트 패턴이 일체화되어, 그 레지스트 패턴이 후육화된다. 이렇게 해서 형성된 후육화 레지스트 패턴은 상기 레지스트 패턴 후육화 재료에 의해 후육화되어 있기 때문에, 그 후육화 레지스트 패턴에 의해 형성되는 레지스트 빼내기 패턴은 노광 한계를 넘어 보다 미세한 구조를 갖는다. 그리고, 그 패턴을 마스크로서 에칭에 의해 상기 기초층이 패터닝되기 때문에, 매우 미세한 패턴을 갖는 고품질?고성능인 반도체 장치가 효율적으로 제조된다.
본 발명에 따르면, 레지스트 패턴의 패터닝시에 기존의 노광 장치에 있어서의 ArF 엑시머 레이저광 등의 광원을 그대로 사용할 수 있어 양산성이 우수하고, 레지스트 빼내기 패턴을 상기 광원의 노광 한계를 넘어 미세하게 형성할 수 있는 레지스트 패턴의 형성 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 레지스트 패턴에 도포하면 그 레지스트 패턴을 효율적으로 후육화할 수 있으며, 기존의 노광 장치의 광원에 있어서의 노광 한계를 넘어 미세한 레지스트 빼내기 패턴을 제조하는 데 적합한 레지스트 패턴 후육화 재료를 제공할 수 있다.
또한, 본 발명에 따르면, 미세하게 형성한 레지스트 빼내기 패턴을 마스크 패턴으로서 이용함으로써 산화막 등의 기초층에 미세 패턴을 형성할 수 있으며, 미세한 배선 등을 갖는 고성능인 반도체 장치를 효율적으로 양산할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.
도 1(a)~(c)는 본 발명의 레지스트 패턴 후육화 재료를 이용한 레지스트 패턴의 후육화 메카니즘을 설명하기 위한 개략도.
도 2(a)~(e)는 본 발명의 레지스트 패턴의 형성 방법의 일례를 설명하기 위한 개략도.
도 3(a)~(d)는 본 발명의 반도체 장치의 제조 방법에 의해 다층 배선 구조를 구비한 반도체 장치를 제조하는 프로세스의 일례를 설명하기 위한 개략도(그 1).
도 4(a)~(d)는 본 발명의 반도체 장치의 제조 방법에 의해 다층 배선 구조를 구비한 반도체 장치를 제조하는 프로세스의 일례를 설명하기 위한 개략도(그 2).
도 5는 본 발명의 반도체 장치의 제조 방법에 의해 다층 배선 구조를 구비한 반도체 장치를 제조하는 프로세스의 일례를 설명하기 위한 개략도(그 3).
도 6(a)~(b)는 본 발명의 반도체 장치의 일례인 FLASH EPROM을 설명하기 위한 평면도.
도 7(a)~(c)는 본 발명의 반도체 장치의 제조 방법에 따른 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도(그 1).
도 8(d)~(f)는 본 발명의 반도체 장치의 제조 방법에 따른 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도(그 2).
도 9(g)~(i)는 본 발명의 반도체 장치의 제조 방법에 따른 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도(그 3).
도 10(a)~(c)는 본 발명의 반도체 장치의 제조 방법에 따른 다른 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도.
도 11(a)~(c)는 본 발명의 반도체 장치의 제조 방법에 따른 다른 일례인 FLASH EPROM의 제조 방법을 설명하기 위한 단면 개략도.
도 12(a)~(d)는 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 일례를 설명하기 위한 단면 개략도.
도 13은 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(그 1)을 설명하기 위한 단면 개략도.
도 14는 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(그 2)을 설명하기 위한 단면 개략도.
도 15는 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(그 3)을 설명하기 위한 단면 개략도.
도 16은 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(그 4)을 설명하기 위한 단면 개략도.
도 17은 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(그 5)을 설명하기 위한 단면 개략도.
도 18은 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화한 레지스트 패턴을 자기 헤드의 제조에 응용한 다른 예의 공정(그 6)을 설명하기 위한 단면 개략도.
도 19는 도 13 내지 도 18의 공정에서 제조된 자기 헤드의 일례를 도시하는 평면도.
(레지스트 패턴 후육화 재료)
본 발명의 레지스트 패턴 후육화 재료는 수지와 계면 활성제를 함유하여 이루어지고, 필요에 따라서 적절하게 선택한 함환상 구조 화합물, 유기 용제, 그 밖의 성분 등을 더 함유하여 이루어진다.
본 발명의 레지스트 패턴 후육화 재료는 수용성 내지 알칼리 가용성이다.
본 발명의 레지스트 패턴 후육화 재료의 형태로서는 수용액상, 콜로이드 액상, 에멀젼 액상 등의 형태라도 좋지만, 수용액상인 것이 바람직하다.
-수지-
상기 수지로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 수용성 내지 알칼리 가용성인 것이 바람직하다.
상기 수지는 1종 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다.
상기 수지가 수용성 수지인 경우, 그 수용성 수지로서는 25℃의 물에 대하여 0.1 g 이상 용해하는 수용성을 나타내는 것이 바람직하며, 0.3 g 이상 용해하는 수용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해하는 수용성을 나타내는 것이 특히 바람직하다.
상기 수용성 수지로서는, 예컨대, 폴리비닐알콜, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리아크릴산, 폴리비닐피롤리돈, 폴리에틸렌이민, 폴리에틸렌옥시드, 스티렌-말레산 공중합체, 폴리비닐아민, 폴리알릴아민, 옥사졸린기 함유 수용성 수지, 수용성 멜라민 수지, 수용성 요소 수지, 알키드 수지, 술폰아미드 수지 등을 예로 들 수 있다.
상기 수지가 알칼리 가용성인 경우, 그 알칼리 가용성 수지로서는 25℃의 2.38% 테트라메틸암모늄하이드로옥사이드(TMAH) 수용액에 대하여 0.1 g 이상 용해하는 알칼리 가용성을 나타내는 것이 바람직하며, 0.3 g 이상 용해하는 알칼리 가용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해하는 알칼리 가용성을 나타내는 것이 특히 바람직하다.
상기 알칼리 가용성 수지로서는, 예컨대, 노볼락 수지, 비닐페놀 수지, 폴리아크릴산, 폴리메타크릴산, 폴리 p-히드록시페닐아크릴레이트, 폴리 p-히드록시페닐메타크릴레이트, 이들의 공중합체 등을 예로 들 수 있다.
본 발명에 있어서는 상기 수지가 환상 구조를 적어도 그 일부에 갖는 수지이어도 좋다.
이 경우, 상기 환상 구조로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 예컨대, 방향족 화합물, 지환족(脂環族) 화합물 및 헤테로 환상 화합물 중 적어도 어느 하나로부터 선택되는 구조를 적합하게 예로 들 수 있다.
상기 방향족 화합물로서는, 예컨대, 다가페놀 화합물, 폴리페놀 화합물, 방향족 카르복실산 화합물, 나프탈렌 다가알콜 화합물, 벤조페논 화합물, 후라보노이드 화합물, 포르핀, 수용성 페녹시 수지, 방향족 함유 수용성 색소, 이들의 유도체, 이들의 배당체 등을 예로 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다.
상기 다가페놀 화합물로서는, 예컨대, 레졸신, 레졸신[4]아렌, 피로갈롤(Pyrogallol), 몰식자산, 이들의 유도체 또는 배당체 등을 예로 들 수 있다.
상기 폴리페놀 화합물 및 그 유도체로서는 예컨대, 카테킨, 안토시아니딘(anthocyanidine)(페랄고딘형(4'-히드록시), 시아니딘형(3',4'-디히드록시), 델피니딘(Delphinidin)형[3',4',5'-트리히드록시)], 플라반(Flavan)-3,4-디올, 프로안토시아니딘, 이들의 유도체 또는 배당체 등을 예로 들 수 있다.
상기 방향족 카르복실산 화합물 및 그 유도체로서는 예컨대, 살리실산, 프탈산, 디히드록시안식향산, 탄닌, 이들의 유도체 또는 배당체 등을 예로 들 수 있다.
상기 나프탈렌다가알콜 화합물 및 그 유도체로서는 예컨대, 나프탈렌디올, 나프탈렌트리올, 이들의 유도체 또는 배당체 등을 예로 들 수 있다.
상기 벤조페논 화합물 및 그 유도체로서는 예컨대, 아리자린옐로우 A, 이들의 유도체 또는 배당체 등을 예로 들 수 있다.
상기 후라보노이드 화합물 및 그 유도체로서는, 예컨대, 플라본(Flavone), 이소플라본(isoflavone), 플라바놀, 플라바논, 플라보놀, 플라반-3-올, 올론, 카르콘, 디히드로카르콘, 케르세틴, 이들의 유도체 또는 배당체 등을 예로 들 수 있다.
상기 지환족 화합물로서는, 예컨대, 폴리시클로알칸류, 시클로알칸류, 축합 고리, 이들의 유도체, 이들의 배당체 등을 예로 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다.
상기 폴리시클로알칸류로서는, 예컨대, 노보네인, 아다만탄, 노피난, 스테란 등을 예로 들 수 있다.
상기 시클로알칸류로서는, 예컨대, 시클로펜탄, 시클로헥산 등을 예로 들 수 있다.
상기 축합 고리로서는, 예컨대, 스테로이드 등을 예로 들 수 있다.
상기 헤테로 환상 화합물로서는, 예컨대, 피롤리딘, 피리딘, 이미다졸, 옥사졸, 모르폴린, 피롤리돈 등의 함질소 환상 화합물, 푸란, 피란, 오탄당, 육탄당 등을 포함하는 당류 등의 함산소 환상 화합물 등을 적합하게 예로 들 수 있다.
상기 환상 구조를 적어도 그 일부에 갖는 수지의 중에서도, 수용성 및 알칼리 가용성의 적어도 어느 하나가 우수하다는 점에서 극성기를 2 이상 갖는 것이 바람직하다.
상기 극성기로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 예컨대, 수산기, 카르복실기, 카르보닐기, 술포닐기 등을 예로 들 수 있다.
또한, 상기 환상 구조를 적어도 일부에 갖는 수지의 경우, 상기 환상 구조 이외의 수지 부분에 관해서는 수지 전체가 수용성 또는 알카리성이면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 전술한 폴리비닐알콜, 폴리비닐아세탈 등의 수용성 수지, 노볼락 수지, 비닐페놀 수지 등의 알칼리 가용성 수지를 예로 들 수 있다.
또한, 상기 수지가 상기 환상 구조를 적어도 그 일부에 갖는 경우, 그 환상 구조의 몰 함유율로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 높은 에칭 내성을 필요로 하는 경우에는 5 mol% 이상인 것이 바람직하며, 10 mol% 이상인 것이 보다 바람직하다.
또한, 상기 몰 함유율은 예컨대, NMR 등을 이용하여 측정할 수 있다.
상기 수지의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는 후술하는 계면 활성제 등의 양에 따라 다르며 일률적으로 규정할 수 없지만, 목적에 따라서 적절하게 결정할 수 있다.
-계면 활성제-
상기 계면 활성제로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 비이온성 계면 활성제, 양이온성 계면 활성제, 음이온성 계면 활성제, 양성 계면 활성제 등을 예로 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다. 이들 중에서도 금속 이온을 함유하지 않는 점에서 비이온성 계면 활성제가 바람직하다.
상기 비이온성 계면 활성제로서는 알콕시레이트계 계면 활성제, 지방산에스테르계 계면 활성제, 아미드계 계면 활성제, 알콜계 계면 활성제, 및 에틸렌디아민계 계면 활성제로부터 선택되는 것을 적합하게 예로 들 수 있다. 또한, 이들의 구체예로서는 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄지방산에스테르 화합물, 글리세린지방산에스테르 화합물, 제1급 알콜에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트계, 옥틸페놀에톡시레이트계, 라우릴알콜에톡시레이트계, 올레일알콜에톡시레이트계, 지방산에스테르계, 아미드계, 천연알콜계, 에틸렌디아민계, 제2급 알콜에톡시레이트계 등을 예로 들 수 있다.
상기 양이온성 계면 활성제로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 알킬 양이온계 계면 활성제, 아미드형 4급 양이온계 계면 활성제, 에스테르형 4급 양이온계 계면 활성제 등을 예로 들 수 있다.
상기 양성 계면 활성제로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 아민옥사이드계 계면 활성제, 베타인계 계면 활성제 등을 예로 들 수 있다.
이상의 계면 활성제의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는 상기 수지 등의 종류?함유량 등에 따라서 다르며 일률적으로 규정할 수 없지만, 목적에 따라서 적절하게 선택할 수 있다.
-함환상(含環狀) 구조 화합물-
상기 레지스트 패턴 후육화 재료에 있어서 상기 함환상 구조 화합물을 더욱 함유하고 있으면, 얻어지는 레지스트 패턴(후육화 레지스트 패턴)의 에칭 내성을 현저히 향상시킬 수 있는 점에서 바람직하다.
상기 함환상 구조 화합물로서는 환상 구조를 포함하는 것이면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 화합물뿐만 아니라 수지도 포함되고, 수용성 및 알칼리 가용성인 것이 바람직하다.
상기 함환상 구조 화합물이 수용성인 경우 그 수용성으로서는, 예컨대, 25℃의 물 100 g에 대하여 0.1 g 이상 용해하는 수용성을 나타내는 것이 바람직하며, 0.3 g 이상 용해하는 수용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해하는 수용성을 나타내는 것이 특히 바람직하다.
상기 함환상 구조 화합물이 알칼리 가용성인 경우 그 알칼리 가용성으로서는, 예컨대, 25℃의 2.38% 테트라메틸암모늄하이드로옥사이드(TMAH) 수용액에 대하여 0.1 g 이상 용해하는 알칼리 가용성을 나타내는 것이 바람직하며, 0.3 g 이상 용해하는 알칼리 가용성을 나타내는 것이 보다 바람직하며, 0.5 g 이상 용해하는 알칼리 가용성을 나타내는 것이 특히 바람직하다.
상기 함환상 구조 화합물로서는, 예컨대, 방향족 화합물, 지환족 화합물, 헤테로 환상 화합물 등을 적합하게 예로 들 수 있다. 이들 화합물의 내용은 전술한 대로, 이들 중에서 바람직한 것도 전술한 대로이다.
상기 함환상 구조 화합물 중에서도 수용성 및 알칼리 가용성의 적어도 어느 하나가 우수하다는 점에서 극성기를 2 이상 갖는 것이 바람직하며, 3개 이상 갖는 것이 보다 바람직하며, 4개 이상 갖는 것이 특히 바람직하다.
상기 극성기로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 예컨대, 수산기, 카르복실기, 카르보닐기, 술포닐기 등을 예로 들 수 있다.
상기 함환상 구조 화합물이 수지인 경우 그 수지에 대한 상기 환상 구조의 몰 함유율로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 높은 에칭 내성을 필요로 하는 경우에는 5 mol% 이상인 것이 바람직하며, 10 mol% 이상인 것이 보다 바람직하다.
또한, 상기 몰 함유율은 예컨대, NMR 등을 이용하여 측정할 수 있다.
상기 함환상 구조 화합물의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는 상기 수지 등의 종류?함유량 등에 따라서 적절하게 결정할 수 있다.
-유기 용제-
상기 유기 용제는 상기 레지스트 패턴 후육화 재료에 함유시킴으로써 그 레지스트 패턴 후육화 재료에 있어서의 상기 수지, 상기 계면 활성제 등의 용해성을 향상시킬 수 있다.
상기 유기 용제로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 알콜계 유기 용제, 쇄상(鎖狀) 에스테르계 유기 용제, 환상 에스테르계 유기 용제, 케톤계 유기 용제, 쇄상 에테르계 유기 용제, 환상 에테르계 유기 용제 등을 예로 들 수 있다.
상기 알콜계 유기 용제로서는 예컨대, 메탄올, 에탄올, 프로필알콜, 이소프로필알콜, 부틸알콜 등을 예로 들 수 있다.
상기 쇄상 에스테르계 유기 용제로서는 예컨대, 젖산에틸, 프로필렌글리콜메틸에테르아세테이트(PGMEA) 등을 예로 들 수 있다.
상기 환상 에스테르계 유기 용제로서는 예컨대, γ-부틸올락톤 등의 락톤계 유기 용제 등을 예로 들 수 있다.
상기 케톤계 유기 용제로서는 예컨대, 아세톤, 시클로헥사논, 헵타논 등의 케톤계 유기 용제 등을 예로 들 수 있다.
상기 쇄상 에테르계 유기 용제로서는 예컨대, 에틸렌글리콜디메틸에테르 등을 예로 들 수 있다.
상기 환상 에테르로서는 예컨대, 테트라히드로푸란, 디옥산 등을 예로 들 수 있다.
이들 유기 용제는 1종 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다. 이들 중에서도, 후육화를 정밀히 행할 수 있다는 점에서, 80～200℃ 정도의 비점을 갖는 것이 바람직하다.
상기 유기 용제의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는 상기 수지, 상기 계면 활성제 등의 종류?함유량 등에 따라서 적절하게 결정할 수 있다.
-그 밖의 성분-
상기 그 밖의 성분으로서는, 본 발명의 효과를 해치지 않는 한 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 공지의 각종 첨가제, 예컨대, 열산발생제, 아민계, 아미드계, 암모늄염소 등으로 대표되는 억제제 등을 예로 들 수 있다.
상기 그 밖의 성분의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는 상기 수지, 상기 계면 활성제 등의 종류?함유량 등에 따라서 적절하게 결정할 수 있다.
-사용 등-
본 발명의 레지스트 패턴 후육화 재료는 상기 레지스트 패턴 위에 도포하여 사용할 수 있다.
또한, 상기 도포시에, 상기 계면 활성제에 관해서는, 상기 레지스트 패턴 후육화 재료에 함유시키지 않고서, 그 레지스트 패턴 후육화 재료를 도포하기 전에 별도로 도포하더라도 좋다.
상기 레지스트 패턴 후육화 재료를 상기 레지스트 패턴 위에 도포하면, 그 레지스트 패턴이 후육화되어 후육화 레지스트 패턴이 형성된다.
이렇게 해서 얻어진 상기 후육화 레지스트 패턴에 의해 형성된 레지스트 빼내기 패턴의 직경 내지 폭(개구 치수)은 상기 레지스트 패턴에 의해 형성되어 있던 레지스트 빼내기 패턴의 직경 내지 폭보다도 작아진다. 상기 레지스트 패턴의 패터닝시에 이용한 노광 장치의 광원의 노광 한계를 넘어 보다 미세한 레지스트 빼내기 패턴이 형성된다. 예컨대, 상기 레지스트 패턴의 패터닝시에 ArF 엑시머 레이저광을 이용한 경우, 얻어진 레지스트 패턴에 대하여, 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화를 실시하여, 후육화 레지스트 패턴을 형성하면, 그 후육화 레지스트 패턴에 의해 형성된 레지스트 빼내기 패턴은 전자선을 이용하여 패터닝했을 때와 같은 미세한 레지스트 빼내기 패턴을 얻을 수 있다.
또한, 이 때, 상기 레지스트 패턴의 후육화의 양으로서는, 상기 레지스트 패턴 후육화 재료의 점도, 도포 두께, 베이크 온도, 베이크 시간 등을 적절하게 조절함으로써, 원하는 범위로 제어할 수 있다.
-레지스트 패턴의 재료-
상기 레지스트 패턴(본 발명의 레지스트 패턴 후육화 재료가 도포되는 레지스트 패턴)의 재료로서는 특별히 제한은 없고, 공지의 레지스트 재료 중에서 목적에 따라서 적절하게 선택할 수 있으며, 네가티브형, 포지티브형의 어느 것이라도 좋고, 예컨대, g선, i선, KrF 엑시머 레이저, ArF 엑시머 레이저, F2 엑시머 레이저, 전자선 등으로 패터닝 가능한 g선 레지스트, i선 레지스트, KrF 레지스트, ArF 레지스트, F2 레지스트, 전자선 레지스트 등을 적합하게 예로 들 수 있다. 이들은 화학증폭형이라도 좋고, 비화학 증폭형이라도 좋다. 이들 중에서도 KrF 레지스트, ArF 레지스트 등이 바람직하며, ArF 레지스트가 보다 바람직하다.
상기 레지스트 패턴의 재료의 구체예로서는, 노볼락계 레지스트, PHS계 레지스트, 아크릴계 레지스트, 시클로올레핀-말레산무수물계(COMA계) 레지스트, 시클로올레핀계 레지스트, 하이브리드계(지환족 아크릴계-COMA계 공중합체) 레지스트 등을 예로 들 수 있다. 이들은 불소 수식(修飾) 등이 되어 있더라도 좋다.
상기 레지스트 패턴의 형성 방법, 크기, 두께 등은 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 특히 두께에 대해서는 가공 대상인 기초층, 에칭 조건 등에 따라 적절하게 결정할 수 있는데, 일반적으로 0.2～200 μm 정도이다.
본 발명의 레지스트 패턴 후육화 재료를 이용한 레지스트 패턴의 후육화에 관하여 이하에 도면을 참조하면서 설명한다.
도 1의 (a)에 도시한 바와 같이, 기초층(기재)(5) 위에 레지스트 패턴(3)을 형성한 후, 레지스트 패턴(3)의 표면에 레지스트 패턴 후육화 재료(1)를 도포하여, 프리베이킹(가온?건조)하여 도포막을 형성한다. 그렇게 하면, 도 1의 (b)에 도시한 바와 같이, 레지스트 패턴(3)과 레지스트 패턴 후육화 재료(1)와의 계면에 있어서 레지스트 패턴 후육화 재료(1)의 레지스트 패턴(3)에의 믹싱(함침)이 발생하여, 내층 레지스트 패턴(10b)[레지스트 패턴(3)]과 레지스트 패턴 후육화 재료(1)와의 계면에 있어서 상기 믹싱(함침)하여 표층(10a)이 형성된다.
이 후, 도 1의 (c)에 도시한 바와 같이, 현상 처리를 실시함으로써, 도포한 레지스트 패턴 후육화 재료(1) 중, 레지스트 패턴(3)과 믹싱하지 않는 부분이 용해 제거되어, 후육화된 후육화 레지스트 패턴(10)이 형성(현상)된다.
한편, 상기 현상 처리는 수(水) 현상이라도 좋고, 알칼리 현상액에 의한 현상이라도 좋다.
후육화 레지스트 패턴(10)은 레지스트 패턴(10b)[레지스트 패턴(3)]의 표면에 레지스트 패턴 후육화 재료(1)가 믹싱하여 형성된 표층(10a)을 가지고 이루어진다. 후육화 레지스트 패턴(10)은 레지스트 패턴(3)에 비교해서 표층(10a)의 두께분만큼 후육화되어 있기 때문에, 후육화 레지스트 패턴(10)에 의해 형성되는 레지스트 빼내기 패턴의 폭은 레지스트 패턴(3)에 의해 형성되는 레지스트 빼내기 패턴의 폭보다도 작다. 이 때문에, 레지스트 패턴(3)을 형성할 때의 노광 장치에 있어서의 광원의 노광 한계를 넘어 레지스트 빼내기 패턴을 미세하게 형성할 수 있으며, 후육화 레지스트 패턴(10)에 의해 형성되는 레지스트 빼내기 패턴은 레지스트 패턴(3b)에 의해 형성되는 레지스트 빼내기 패턴보다도 미세하다.
후육화 레지스트 패턴(10)에 있어서의 표층(10a)은 레지스트 패턴 후육화 재료(1)에 의해 형성된다. 레지스트 패턴 후육화 재료(1)가 상기 함환상 구조 화합물 및 환상 구조를 일부에 가지고 이루어지는 수지 중 적어도 어느 하나를 함유하는 경우에는 레지스트 패턴(3)[레지스트 패턴(10b)]이 에칭 내성이 떨어지는 재료라도, 얻어지는 후육화 레지스트 패턴(10)은 그 표면에 상기 수용성 함환상 구조 화합물 및 환상 구조를 일부에 가지고 이루어지는 수지 중 적어도 어느 하나를 함유하는 표층(10a)을 갖기 때문에 에칭 내성이 현저히 우수하다.
-용도-
본 발명의 레지스트 패턴 후육화 재료는 레지스트 패턴을 후육화하고, 노광 한계를 넘어 레지스트 빼내기 패턴을 미세화하는 데 적합하게 사용할 수 있다. 또한, 본 발명의 레지스트 패턴 후육화 재료는 본 발명의 반도체 장치의 제조 방법에 특히 적합하게 사용할 수 있다.
또한, 본 발명의 레지스트 패턴 후육화 재료가 상기 함환상 구조 화합물 및 환상 구조를 일부에 가지고 이루어지는 수지 중 적어도 어느 하나를 함유하는 경우에는 플라즈마 등에 노출되어지고, 표면의 에칭 내성을 향상시킬 필요가 있는 수지 등에 의해 형성된 패턴의 피복화 내지 후육화에 적합하게 사용할 수 있으며, 그 패턴의 재료로서 상기 수용성 함환상 구조 화합물 및 환상 구조를 일부에 가지고 이루어지는 수지 중 적어도 어느 하나를 사용할 수 없는 경우에 의해 적합하게 사용할 수 있다.
(레지스트 패턴의 형성 방법)
본 발명의 레지스트 패턴의 형성 방법에 있어서는 레지스트 패턴을 형성한 후, 이 레지스트 패턴의 표면을 덮도록 본 발명의 상기 레지스트 패턴 후육화 재료를 도포하고, 그 레지스트 패턴을 후육화한 후육화 레지스트 패턴을 형성한다.
상기 레지스트 패턴의 재료로서는 본 발명의 상기 레지스트 패턴 후육화 재료에 있어서 전술한 것을 적합하게 예로 들 수 있다.
상기 레지스트 패턴은 공지의 방법에 따라서 형성할 수 있다.
상기 레지스트 패턴은 기초층(기재) 위에 형성할 수 있으며, 그 기초층(기재)으로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 그 레지스트 패턴이 반도체 장치에 형성되는 경우 그 기초층(기재)으로서는 통상, 실리콘웨이퍼 등의 기판, 각종 산화막 등을 적합하게 예로 들 수 있다.
상기 레지스트 패턴 후육화 재료의 도포 방법으로서는 특별히 제한은 없고, 목적에 따라서 공지의 도포 방법 중에서 적절하게 선택할 수 있으며, 예컨대, 스핀코트법 등을 적합하게 예로 들 수 있다. 이 스핀코트법의 경우, 그 조건으로서는 예컨대, 회전수가 100～10000 rpm 정도이며, 800～5000 rpm이 바람직하고, 시간이 1초～10분 정도이며, 1초～90초가 바람직하다.
상기 도포시의 도포 두께로서는 통상, 100～10000Å 정도이며, 1000～5000Å 정도가 바람직하다.
한편, 상기 도포시, 상기 계면 활성제는 상기 레지스트 패턴 후육화 재료에 함유시키지 않고서, 상기 레지스트 패턴 후육화 재료를 도포하기 전에 별도로 도포하더라도 좋다.
상기 도포시 내지 그 후에, 도포한 상기 레지스트 패턴 후육화 재료를 프리베이킹(가온?건조)하는 것이, 그 레지스트 패턴과 상기 레지스트 패턴 후육화 재료와의 계면에 있어서 상기 레지스트 패턴 후육화 재료의 상기 레지스트 패턴에의 믹싱(함침)을 효율적으로 생기게 할 수 있다는 등의 점에서 바람직하다.
한편, 상기 프리베이킹(가온?건조)의 조건?방법 등으로서는 레지스트 패턴을 연화시키지 않는 한 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 예컨대, 온도가 40～120℃ 정도이며, 70～100℃가 바람직하고, 시간이 10초～5분 정도이며, 40초～100초가 바람직하다.
또한, 상기 프리베이킹(가온?건조) 후에, 도포한 상기 레지스트 패턴 후육화 재료를 베이킹을 실시하는 것이, 상기 레지스트 패턴과 레지스트 패턴 후육화 재료와의 계면에 있어서 상기 믹싱을 효율적으로 진행시킬 수 있다는 등의 점에서 바람직하다.
한편, 상기 베이킹의 조건, 방법 등에 대해서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 상기 프리베이킹(가온?건조)보다도 통상 높은 온도 조건이 이용된다. 상기 베이킹의 조건으로서는 예컨대, 온도가 70～150℃ 정도이며, 90～130℃가 바람직하고, 시간이 10초～5분 정도이며, 40초～100초가 바람직하다.
또한, 상기 베이킹 후에, 도포한 상기 레지스트 패턴 후육화 재료에 대하여, 현상 처리를 실시하는 것이 바람직하다. 이 경우, 도포한 레지스트 패턴 후육화 재료 중, 상기 레지스트 패턴과 믹싱하지 않는 부분을 용해 제거하여, 후육화 레지스트 패턴을 현상할 수 있다는 점에서 바람직하다.
또한, 상기 현상 처리에 대해서는 전술한 바와 같다.
여기서, 본 발명의 레지스트 패턴의 형성 방법에 관해서 이하에 도면을 참조하면서 설명한다.
도 2의 (a)에 도시한 바와 같이, 기초층(기재)(5) 위에 레지스트재(3a)를 도포한 후, 도 2의 (b)에 도시한 바와 같이, 이것을 패터닝하여 레지스트 패턴(3)을 형성한 후, 도 2의 (c)에 도시한 바와 같이, 레지스트 패턴(3)의 표면에 레지스트 패턴 후육화 재료(1)를 도포하고, 프리베이킹(가온?건조)하여 도포막을 형성한다. 그렇게 하면, 레지스트 패턴(3)과 레지스트 패턴 후육화 재료(1)와의 계면에 있어서 레지스트 패턴 후육화 재료(1)의 레지스트 패턴(3)에의 믹싱(함침)이 발생하고, 도 2의 (d)에 도시한 바와 같이, 레지스트 패턴(3)과 레지스트 패턴 후육화 재료(1)와의 계면에 있어서 상기 믹싱(함침)층이 형성된다. 이 후, 도 2의 (e)에 도시한 바와 같이, 현상 처리를 행하면, 도포한 레지스트 패턴 후육화 재료(1) 중, 레지스트 패턴(3)과 믹싱하지 않는 부분이 용해 제거되어, 레지스트 패턴(10b)[레지스트 패턴(3)] 위에 표층(10a)을 가지고 이루어지는 후육화 레지스트 패턴(10)이 형성(현상)된다.
또한, 상기 현상 처리는 수(水) 현상이라도 좋고, 알칼리 수용액에 의한 현상이라도 좋지만, 낮은 비용으로 효율적으로 현상 처리를 행할 수 있다는 점에서 수(水) 현상이 바람직하다.
후육화 레지스트 패턴(10)은 레지스트 패턴(10b)[레지스트 패턴(3)]의 표면에 레지스트 패턴 후육화 재료(1)가 믹싱하여 형성된 표층(10a)을 가지고 이루어진다. 레지스트 패턴(10)은 레지스트 패턴(3)[레지스트 패턴(10b)]에 비교해서 표층(10a)의 두께분만큼 후육화되어 있기 때문에, 후육화 레지스트 패턴(10)에 의해 형성되는 레지스트 빼내기 패턴의 폭은 레지스트 패턴(3)[레지스트 패턴(10b)]에 의해 형성되는 레지스트 빼내기 패턴의 폭보다도 작고, 후육화 레지스트 패턴(10)에 의해 형성되는 레지스트 빼내기 패턴은 미세하다.
후육화 레지스트 패턴(10)에 있어서의 표층(10a)은 레지스트 패턴 후육화 재료(1)에 의해 형성되고, 레지스트 패턴 후육화 재료(1)가 상기 함환상 구조 화합물 및 환상 구조를 일부에 가지고 이루어지는 수지 중 적어도 어느 하나를 함유하는 경우에는 에칭 내성이 현저히 우수하다. 이 경우, 레지스트 패턴(3)[내층 레지스트 패턴(10b)]이 에칭 내성이 떨어지는 재료라도 그 표면에 에칭 내성이 우수한 표층(10a)을 갖는 후육화 레지스트 패턴(10)을 형성할 수 있다.
본 발명의 레지스트 패턴의 형성 방법에 의해 제조된 레지스트 패턴은 상기 레지스트 패턴의 표면에 본 발명의 상기 레지스트 패턴 후육화 재료가 믹싱하여 형성된 표층을 가지고 이루어진다. 그 레지스트 패턴 후육화 재료가 상기 방향족 화합물 및 상기 방향족 화합물을 일부에 함유하는 수지 중 적어도 한쪽을 함유하면, 상기 레지스트 패턴이 에칭 내성이 떨어지는 재료였다고 해도, 그 레지스트 패턴의 표면에 에칭 내성이 우수한 표층을 갖는 레지스트 패턴을 효율적으로 제조할 수 있다. 또한, 본 발명의 레지스트 패턴의 형성 방법에 의해 제조된 후육화 레지스트 패턴은 상기 레지스트 패턴에 비교해서 상기 표층의 두께분만큼 후육화되어 있기 때문에, 제조된 후육화 레지스트 패턴(10)에 의해 형성되는 레지스트 빼내기 패턴의 폭은 상기 레지스트 패턴에 의해 형성되는 레지스트 빼내기 패턴의 폭보다도 작기 때문에, 본 발명의 레지스트 패턴의 형성 방법에 따르면 미세한 레지스트 빼내기 패턴을 효율적으로 형성할 수 있다.
본 발명의 레지스트 패턴 후육화 재료에 의해 형성된 후육화 레지스트 패턴은 레지스트 패턴 위에 상기 본 발명의 레지스트 패턴 후육화 재료에 의해 형성된 표층을 가지고 이루어진다.
상기 후육화 레지스트 패턴은 에칭 내성이 우수한 것이 바람직하며, 상기 레지스트 패턴에 비하여 에칭 속도(Å/s)가 동등 이상인 것이 바람직하다. 구체적으로는 같은 조건하에서 측정한 경우에 있어서의, 상기 표층의 에칭 속도(Å/s)와 상기 레지스트 패턴의 에칭 속도(Å/s)와의 비(레지스트 패턴/표층)가 1.1 이상인 것이 바람직하고, 1.2 이상인 것이 보다 바람직하고, 1.3 이상인 것이 특히 바람직하다.
한편, 상기 에칭 속도(Å/s)는 예컨대, 공지의 에칭 장치를 이용하여 소정 시간 에칭 처리를 하여 시료의 감막량(減膜量)을 측정하여, 단위시간당 감막량을 산출함으로써 측정할 수 있다.
상기 표층은 본 발명의 상기 레지스트 패턴 후육화 재료를 이용하여 적합하게 형성할 수 있으며, 에칭 내성의 향상이라는 관점에서는 상기 함환상 구조 화합물 및 환상 구조를 일부에 가지고 이루어지는 수지 중 적어도 어느 한쪽을 함유하여 이루어지는 것이 바람직하다.
상기 표층이 상기 함환상 구조 화합물 및 환상 구조를 일부에 가지고 이루어지는 수지 중 적어도 어느 하나를 함유하고 있는지의 여부에 관해서는, 예컨대, 그 표층에 관하여 IR 흡수 스펙트럼을 분석하는 것 등에 의해 확인할 수 있다.
상기 후육화 레지스트 패턴은 상기 함환상 구조 화합물 및 환상 구조를 일부에 가지고 이루어지는 수지 중 적어도 어느 하나를 함유하고 있더라도 좋다. 이 경우, 상기 함환상 구조 화합물 및 환상 구조를 일부에 가지고 이루어지는 수지 중 적어도 어느 하나에 함유량이 상기 표층으로부터 내부를 향해서 점차 감소하도록 설계하더라도 좋다.
상기 후육화 레지스트 패턴에 있어서는, 상기 레지스트 패턴과 상기 표층과의 경계가 명료한 구조라도 좋고, 불명료한 구조라도 좋다.
본 발명의 레지스트 패턴의 형성 방법에 의해 제조된 후육화 레지스트 패턴은, 예컨대, 마스크 패턴, 레티클 패턴, 자기 헤드, LCD(액정 모니터), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성 표면파 필터) 등의 기능 부품, 광 배선의 접속에 이용되는 광 부품, 마이크로 액츄에이터 등의 미세 부품, 반도체 장치의 제조에 적합하게 사용할 수 있으며, 후술하는 본 발명의 반도체 장치의 제조 방법에 적합하게 사용할 수 있다.
(반도체 장치의 제조 방법)
본 발명의 반도체 장치의 제조 방법은 후육화 레지스트 패턴 형성 공정과, 패터닝 공정을 포함하고, 필요에 따라서 적절하게 선택한 그 밖의 공정을 더 포함한다.
상기 후육화 레지스트 패턴 형성 공정은 기초층 위에 레지스트 패턴을 형성한 후, 이 레지스트 패턴의 표면을 덮도록 본 발명의 상기 레지스트 패턴 후육화 재료를 도포함으로써 상기 레지스트 패턴을 후육화하여 후육화 레지스트 패턴을 형성하는 공정이다. 그 후육화 레지스트 패턴 형성 공정에 있어서의 상세한 내용은 본 발명의 상기 레지스트 패턴의 형성 방법과 마찬가지이다.
또한, 상기 기초층으로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 반도체 장치에 있어서의 각종 부재의 표면층을 예로 들 수 있지만, 실리콘웨이퍼 등의 기판 내지 그 표면층, 각종 산화막 등을 적합하게 예로 들 수 있다. 상기 레지스트 패턴은 전술한 바와 같다. 상기 도포의 방법은 전술한 바와 같다. 또한, 상기 도포 후에는 전술한 프리베이킹, 베이킹 등을 행하는 것이 바람직하다.
상기 패터닝 공정은 상기 후육화 레지스트 패턴 형성 공정에 의해 형성한 후육화 레지스트 패턴을 이용하여(마스크 패턴 등으로서 이용하여) 에칭을 행함으로써 상기 기초층을 패터닝하는 공정이다.
상기 에칭의 방법으로서는 특별히 제한은 없고, 공지의 방법 중에서 목적에 따라서 적절하게 선택할 수 있지만, 예컨대, 드라이 에칭을 적합하게 예로 들 수 있다. 그 에칭의 조건으로서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다.
상기 그 밖의 공정으로서는 예컨대, 계면 활성제 도포 공정, 현상 처리 공정 등을 적합하게 예로 들 수 있다.
상기 계면 활성제 도포 공정은 상기 후육화 레지스트 패턴 형성 공정 전에, 상기 레지스트 패턴의 표면에 상기 계면 활성제를 도포하는 공정이다.
상기 계면 활성제로서는 특별히 제한은 없으며 목적에 따라서 적절하게 선택할 수 있지만, 예컨대, 전술한 것을 적합하게 예로 들 수 있고, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄지방산에스테르 화합물, 글리세린지방산에스테르 화합물, 제1급 알콜에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트계, 옥틸페놀에톡시레이트계, 라우릴알콜에톡시레이트계, 올레일알콜에톡시레이트계, 지방산에스테르계, 아미드계, 천연알콜계, 에틸렌디아민계, 제2급 알콜에톡시레이트계, 알킬 양이온계, 아미드형 4급 양이온계, 에스테르형 4급 양이온계, 아민옥사이드계, 베타인계 등을 예로 들 수 있다.
상기 현상 처리 공정은 상기 후육화 레지스트 패턴 형성 공정 후로 상기 패터닝 공정 전에 도포한 레지스트 패턴 후육화 재료의 현상 처리를 행하는 공정이다. 또한, 상기 현상 처리는 전술한 바와 같다.
본 발명의 반도체 장치의 제조 방법에 따르면, 예컨대, 플래시메모리, DRAM, FRAM 등을 비롯한 각종 반도체 장치를 효율적으로 제조할 수 있다.
이하, 본 발명의 실시예를 구체적으로 설명하지만, 본 발명은 이들 실시예에 전혀 한정되지 않는다.
(실시예 1)
-레지스트 패턴 후육화 재료의 조제-
표 1에 나타나는 조성을 갖는 본 발명의 레지스트 패턴 후육화 재료 1～4를 조제했다. 한편, 표 1에 있어서, 괄호 안의 수치 단위는 질량부를 나타낸다. 「수지」의 란에 있어서의, 「KW-3」은 폴리비닐아세탈 수지(세키수이가가쿠사 제조)를 나타낸다. 「계면 활성제」의 란에 있어서의 「TN-80」은 비이온성 계면 활성제(아사히덴카 제조, 제1급 알콜에톡시레이트계 계면 활성제)를 나타내고, 「PC-6」은 비이온성 계면 활성제(아사히덴카 제조, 특수 페놀에톡시레이트계 계면 활성제)를 나타낸다. 또한, 상기 수지를 제외한 주용제 성분으로서, 순수한 물(탈이온수)과 이소프로필알콜과의 혼합액[질량비가 순수한 물(탈이온수):이소프로필알콜=98.6:0.4]을 사용했다.
후육화 재료 수지 계면 활성제 첨가 물질
1 KW-3(16) PC-6(0.25) -
2 KW-3(16) PC-6(0.25) 아다만타놀(0.8)
3 폴리비닐피로리돈(8) TN-80(0.25)
4 히드로키시프로필셀룰로스(8) PC-6(0.25)
-레지스트 패턴의 형성-
이상에 의해 조제한 본 발명의 레지스트 패턴 후육화 재료 1～4를, 상기 ArF 레지스트(스미토모가가쿠(주) 제조, PAR700)에 의해 형성한 고립 라인 패턴(직경 200 nm) 위에 스핀코트법에 의해, 처음에 1000 rpm/5 s의 조건으로, 다음에 3500 rpm/40 s의 조건으로 도포한 후, 85℃/70 s의 조건으로 상기 프리베이킹을 행하고, 또한 110℃/70 s의 조건으로 상기 베이킹을 행한 후, 순수한 물로 레지스트 패턴 후육화 재료 1～4를 60초간 린스하고, 믹싱하지 않은 부분을 제거하며, 레지스트 패턴 후육화 재료 1～4에 의해 후육화된 레지스트 패턴을 현상함으로써, 후육화 레지스트 패턴을 형성했다.
형성한 후육화 레지스트 패턴에 의해 형성된 레지스트 빼내기 패턴의 사이즈에 관해서, 초기 패턴 사이즈(후육화하기 전의 레지스트 패턴에 의해 형성된 레지스트 빼내기 패턴의 사이즈)와 함께 표 2에 나타냈다. 한편, 표 2에 있어서, 「1」～「4」는 상기 레지스트 패턴 후육화 재료 1～4에 대응한다.
후육화 재료 초기 패턴 크기(nm) 처리후 패턴 크기(nm)
1 203.3 187.1
2 202.6 187.6
3 200.8 188.1
4 201.8 192.6
다음에, 실리콘 기판 위에 형성한 레지스트 패턴의 표면에, 본 발명의 레지스트 패턴 후육화 재료 1～4를 도포하여 두께가 0.5 μm인 표층을 형성했다. 이들 표층과, 비교를 위한 상기 KrF 레지스트(시플레이사 제조, UV-6)와, 비교를 위한 폴리메틸메타크릴레이트(PMMA)에 대해서, 에칭 장치[평행 평판형 RIE 장치, 후지쯔(주) 제조]를 이용하여, Pμ= 200 W, 압력=0.02 Torr, CF4 가스=100 sccm의 조건하에서 3분간 에칭을 행하며, 샘플의 감막량을 측정하고, 에칭 레이트를 산출하여, 상기 KrF 레지스트의 에칭 레이트를 기준으로 하여 상대 평가를 행했다.
재료명 에칭 레이트(Å/분) 레이트비
UV-6 627 1.00
PMMA 770 1.23
1 671 1.07
2 570 0.91
3 601 0.95
4 620 0.99
표 3에 나타나는 결과로부터, 본 발명의 레지스트 패턴 후육화 재료에서는 상기 KrF 레지스트에 가깝고, 상기 PMMA보다 현저히 우수한 에칭 내성을 지니고, 지환족 화합물인 아다만타놀을 사용한 레지스트 패턴 후육화 재료(2)는 에칭 내성이 특히 우수하다는 것을 알 수 있다.
(실시예 2)
도 3의 (a)에 도시한 바와 같이 실리콘 기판(11) 위에 층간 절연막(12)을 형성하고, 도 3의 (b)에 도시한 바와 같이 층간 절연막(12) 위에 스퍼터링법에 의해 티탄막(13)을 형성했다. 다음에, 도 3의 (c)에 도시한 바와 같이 공지의 포토리소그래피 기술에 의해 레지스트 패턴(14)을 형성하고, 이것을 마스크로서 이용하여 반응성 이온 에칭에 의해 티탄막(13)을 패터닝하여 개구부(15a)를 형성했다. 계속해서, 도 3의 (d)에 도시한 바와 같이 반응성 이온 에칭에 의해 레지스트 패턴(14)을 제거하는 동시에, 티탄막(13)을 마스크로 하여 층간 절연막(12)에 개구부(15b)를 형성했다.
다음에, 티탄막(13)을 웨트 처리에 의해 제거하고, 도 4의 (a)에 도시한 바와 같이 층간 절연막(12) 위에 TiN막(16)을 스퍼터링법에 의해 형성하고, 계속해서, TiN막(16) 위에 Cu막(17)을 전해 도금법으로 성막했다. 계속해서, 도 4의 (b)에 도시한 바와 같이, CMP에서 개구부(15b)[도 3의 (d)]에 해당하는 홈부에만 배리어 메탈과 Cu막(제1 금속막)을 남기고 평탄화하여, 제1층의 배선(17a)을 형성했다.
계속해서, 도 4의 (c)에 도시한 바와 같이 제1층의 배선(17a) 위에 층간 절연막(18)을 형성한 후, 도 3의 (b)～도 3의 (d)와 도 4의 (a) 및 도 4의 (b)와 동일하게 하여, 도 4의 (d)에 도시한 바와 같이, 제1층의 배선(17a)을 후에 형성하는 상층 배선과 접속하는 Cu 플러그(제2 금속막)(19) 및 TiN막(17a)을 형성했다.
전술한 각 공정을 반복함으로써 도 5에 도시한 바와 같이 실리콘 기판(11) 위에 제1층의 배선(17a), 제2층의 배선(20) 및 제3 층의 배선(21)을 포함하는 다층 배선 구조를 구비한 반도체 장치를 제조했다. 또한, 도 5에 있어서는 각 층의 배선의 하층에 형성한 배리어 메탈층은 도시를 생략했다.
이 실시예 2에서는 레지스트 패턴(14)이 본 발명의 레지스트 패턴 후육화 재료를 이용하여 실시예 1에 있어서의 경우와 같이 하여 제조한 후육화 레지스트 패턴이다.
(실시예 3)
-플래시메모리 및 그 제조-
실시예 3은 본 발명의 레지스트 패턴 후육화 재료를 이용한 본 발명의 반도체 장치 및 그 제조 방법의 일례이다. 또한, 이 실시예 3에서는, 이하의 레지스트막(26, 27, 29, 32 및 34)이 본 발명의 레지스트 패턴 후육화 재료를 이용하여 실시예 1 및 2와 같은 방법에 의해 후육화된 것이다.
도 6의 (a) 및 도 6의 (b)는 FLOTOX형 또는 ETOX형이라고 칭하는 FLOTOX형, 또는 ETOX형이라고 칭하는 FLASH EPROM의 평면도(평면도)이며, 도 7의 (a)～도 7의 (c), 도 8의 (d)～도 8의 (f), 도 9의 (g)～도 9의 (i)는 이 FLASH EPROM의 제조 방법에 따른 일례를 설명하기 위한 단면 개략도이며, 도 7의 (a)～도 9의 (i)에 있어서의 좌측도는 메모리 셀부(제1 소자 영역)로, 플로우팅 게이트 전극을 갖는 MOS 트랜지스터의 형성 부분의 게이트 폭 방향[도 6의 (a) 및 도 6의 (b)에 있어서의 X 방향]의 단면(A 방향 단면) 개략도이며, 중앙도는 상기 좌측도와 같은 부분의 메모리 셀부로서, 상기 X 방향과 직교하는 게이트 길이 방향[도 6의 (a) 및 도 6의 (b)에 있어서의 Y 방향]의 단면(B 방향 단면) 개략도이며, 우측도는 주변 회로부(제2 소자 영역)의 MOS 트랜지스터의 형성 부분의 단면[도 6의 (a) 및 도 6의 (b)에 있어서의 A 방향 단면] 개략도이다.
우선, 도 7의 (a)에 도시한 바와 같이, p형의 Si 기판(22) 위의 소자 분리 영역에 선택적으로 SiO2막에 의한 필드 산화막(23)을 형성했다. 그 후, 메모리 셀부(제1 소자 영역)의 MOS 트랜지스터에 있어서의 제1 게이트 절연막(24a)을 두께가 100～300Å가 되도록 열산화로 SiO2막에 의해 형성하고, 또한 별도의 공정에서, 주변 회로부(제2 소자 영역)의 MOS 트랜지스터에 있어서의 제2 게이트 절연막(24b)을 두께가 100～500Å가 되도록 열산화로 SiO2막에 의해 형성했다. 또한, 제1 게이트 절연막(24a) 및 제2 게이트 절연막(24b)을 동일 두께로 하는 경우에는 동일한 공정에서 동시에 산화막을 형성하더라도 좋다.
다음에, 상기 메모리 셀부[도 7의 (a)의 좌측도 및 중앙도]에 n형 디프레션 타입의 채널을 갖는 MOS 트랜지스터를 형성하기 위해서, 임계치 전압을 제어할 목적으로 상기 주변 회로부[도 7의 (a)의 우측도]를 레지스트막(26)에 의해 마스크했다. 그리고, 플로우팅 게이트 전극 바로 아래의 채널 영역이 되는 영역에, n형 불순물로서 도우즈량 1×1011～1×1014 cm-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여, 제1 임계치 제어층(25a)을 형성했다. 또한, 이 때의 도우즈량 및 불순물의 도전형은 디프레션 타입으로 행할지 어큐미레이션 타입으로 행할지에 따라 적절하게 선택할 수 있다.
다음에, 상기 주변 회로부[도 7의 (b)의 우측도]에 n형 디프레션 타입의 채널을 갖는 MOS 트랜지스터를 형성하기 위해서, 임계치 전압을 제어할 목적으로 메모리 셀부[도 7의 (b)의 좌측도 및 중앙도]를 레지스트막(27)에 의해 마스크했다. 그리고, 게이트 전극 바로 아래의 채널 영역이 되는 영역에, n형 불순물로서 도우즈량 1×1011～1×1014cm-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여, 제2 임계치 제어층(25b)을 형성했다.
다음에, 상기 메모리 셀부[도 7의 (c)의 좌측도 및 중앙도]의 MOS 트랜지스터의 플로우팅 게이트 전극 및 상기 주변 회로부[도 7의 (c)의 우측도]의 MOS 트랜지스터의 게이트 전극으로서, 두께가 500～2000Å인 제1 폴리실리콘막(제1 도전체막)(28)을 전면에 형성했다.
그 후, 도 8의 (d)에 도시한 바와 같이, 마스크로서 형성한 레지스트막(29)에 의해 제1 폴리실리콘막(28)을 패터닝하여 상기 메모리 셀부[도 8의 (d)의 좌측도 및 중앙도]의 MOS 트랜지스터에 있어서의 플로우팅 게이트 전극(28a)을 형성했다. 이 때, 도 8의 (d)에 도시한 바와 같이, X 방향은 최종적인 치수 폭이 되도록 패터닝하고, Y 방향은 패터닝하지 않고 S/D 영역층이 되는 영역은 레지스트막(29)에 의해 피복된 채 그대로로 했다.
이어서, [도 8의 (e)의 좌측도 및 중앙도]에 도시한 바와 같이, 레지스트막(29)을 제거한 후, 플로우팅 게이트 전극(28a)을 피복하도록 하여, SiO2막으로 이루어지는 커패시터 절연막(30a)을 두께가 약 200～500Å가 되도록 열산화로써 형성했다. 이 때, 상기 주변 회로부[도 8의 (e)의 우측도]의 제1 폴리실리콘막(28) 위에도 SiO2막으로 이루어지는 커패시터 절연막(30b)이 형성된다. 또한, 여기서는 커패시터 절연막(30a 및 30b)은 SiO2막만으로 형성되어 있지만, SiO2막 및 Si3N4막이 2～3 적층된 복합막으로 형성되어 있더라도 좋다.
다음에, 도 8의 (e)에 도시한 바와 같이, 플로우팅 게이트 전극(28a) 및 커패시터 절연막(30a)을 피복하도록 하여, 컨트롤 게이트 전극이 되는 제2 폴리실리콘막(제2 도전체막)(31)을 두께가 500～2000Å가 되도록 형성했다.
다음에, 도 8의 (f)에 도시한 바와 같이, 상기 메모리 셀부[도 8의 (f)의 좌측도 및 중앙도]를 레지스트막(32)에 의해 마스크하여, 상기 주변 회로부[도 8의 (f)의 우측도]의 제2 폴리실리콘막(31) 및 커패시터 절연막(30b)을 순차 에칭에 의해 제거하여, 제1 폴리실리콘막(28)을 표출시켰다.
다음에, 도 9의 (g)에 도시한 바와 같이, 상기 메모리 셀부[도 9의 (g)의 좌측도 및 중앙도]의 제2 폴리실리콘막(31), 커패시터 절연막(30a) 및 X 방향만 패터닝되어 있는 제1 폴리실리콘막(28a)에 대하여, 레지스트막(32)을 마스크로 하여, 제1 게이트부(33a)의 최종적인 치수가 되도록 Y 방향의 패터닝을 실시하여, Y 방향으로 폭 약 1 μm의 컨트롤 게이트 전극(31a)/커패시터 절연막(30c)/플로우팅 게이트 전극(28c)에 의한 적층을 형성하는 동시에, 상기 주변 회로부[도 9의 (g)의 우측도]의 제1 폴리실리콘막(28)에 대하여, 레지스트막(32)을 마스크로 하여, 제2 게이트부(33b)의 최종적인 치수가 되도록 패터닝을 하여, 폭 약 1 μm의 게이트 전극(28b)을 형성했다.
다음에, 상기 메모리 셀부[도 9의 (h)의 좌측도 및 중앙도]의 컨트롤 게이트 전극(31a)/커패시터 절연막(30c)/플로우팅 게이트 전극(28c)에 의한 적층을 마스크로 하여, 소자 형성 영역의 Si 기판(22)에 도우즈량1×1014～1×1016cm-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여, n형의 S/D 영역층(35a 및 35b)을 형성하는 동시에, 상기 주변 회로부[도 9의 (h)의 우측도]의 게이트 전극(28b)을 마스크로 하여, 소자 형성 영역의 Si 기판(22)에 n형 불순물로서 도우즈량 1×1014～1×1016cm-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여, S/D 영역층(36a 및 36b)을 형성했다.
다음에, 상기 메모리 셀부[도 9의 (i)의 좌측도 및 중앙도]의 제1 게이트부(33a) 및 상기 주변 회로부[도 9의 (i)의 우측도]의 제2 게이트부(33b)를, PSG막에 의한 층간 절연막(37)을 두께가 약 5000Å가 되도록 하여 피복 형성했다.
그 후, S/D 영역층(35a 및 35b) 및 S/D 영역층(36a 및 36b) 위에 형성한 층간 절연막(37)에, 컨택트 홀(38a 및 38b) 및 컨택트 홀(39a 및 39b)을 형성한 후, S/D 전극(40a 및 40b) 및 S/D 전극(41a 및 41b)을 형성했다.
이상에 의해, 도 9의 (i)에 도시한 바와 같이, 반도체 장치로서 FLASH EPROM을 제조했다.
이 FLASH EPROM에 있어서는, 상기 주변 회로부[도 7의 (a)～도 9의 (f)에 있어서의 우측도]의 제2 게이트 절연막(24b)이 형성된 후부터 계속해서, 제1 폴리실리콘막(28) 또는 게이트 전극(28b)에 의해 피복되어 있기[도 7의 (c)～도 9의(f)에 있어서의 우측도] 때문에, 제2 게이트 절연막(24b)은 최초에 형성되었을 때의 두께를 유지한 채 그대로이다. 이 때문에, 제2 게이트 절연막(24b)의 두께 제어를 용이하게 행할 수 있는 동시에, 임계치 전압의 제어를 위한 도전형 불순물 농도의 조정도 용이하게 행할 수 있다.
한편, 상기 실시예에서는 제1 게이트부(33a)를 형성하는 데, 우선 게이트 폭 방향[도 6의 (a) 및 도 6의 (b)에 있어서의 X 방향]으로 소정 폭으로 패터닝한 후, 게이트 길이 방향[도 6의 (a) 및 도 6의 (b)에 있어서의 Y 방향]으로 패터닝하여 최종적인 소정 폭으로 하고 있지만, 반대로, 게이트 길이 방향[도 6의 (a) 및 도 6의 (b)에 있어서의 Y 방향]으로 소정 폭으로 패터닝한 후, 게이트 폭 방향[도 6의 (a) 및 도 6의 (b)에 있어서의 X 방향]으로 패터닝하여 최종적인 소정 폭으로 하여도 좋다.
도 10의 (a)～도 10의 (c)에 도시하는 FLASH EPROM의 제조예는 상기 실시예에 있어서 도 8의 (f)에 도시한 공정의 후가 도 10의 (a)～도 10의 (c)에 도시한 바와 같이 변경된 것 이외에는 상기 실시예와 마찬가지이다. 즉, 도 10의 (a)에 도시한 바와 같이, 상기 메모리 셀부 도 10의 (a)에 있어서의 좌측도 및 중앙도의 제2 폴리실리콘막(31) 및 상기 주변회로부도 10의 (a)의 우측도의 제1 폴리실리콘막(28) 위에, 텅스텐(W)막 또는 티탄(Ti)막으로 이루어지는 고융점 금속막(제4 도전체막)(42)을 두께가 약 2000Å가 되도록 하여 형성하여 폴리사이드막을 마련한 점에서만 상기 실시예와 다르다. 도 7의 (a)의 후의 공정, 즉 도 10의 (b)～도 10의 (c)에 도시하는 공정은 도 9의 (g)～도 9의 (i)와 마찬가지로 행했다. 도 9의 (g)～도 9의 (i)와 동일한 공정에 관하여는 설명을 생략하고, 도 10의 (a)～도 10의 (c)에 있어서는 도 9의 (g)～도 9의 (i)와 동일한 부분은 동일한 참조부호로 표시했다.
이상에 의해, 도 10의 (c)에 도시한 바와 같이, 반도체 장치로서 FLASH EPROM을 제조했다.
이 FLASH EPROM에 있어서는 컨트롤 게이트 전극(31a) 및 게이트 전극(28b) 위에, 고융점 금속막(제4 도전체막)(42a 및 42b)을 갖기 때문에, 전기 저항치를 한층 더 저감할 수 있다.
또한, 여기서는, 고융점 금속막(제4 도전체막)으로서 고융점 금속막(제4 도전체막)(42a 및 42b)을 이용하고 있지만, 티탄실리사이드(TiSi)막 등의 고융점 금속 실리사이드막을 이용하더라도 좋다.
도 11의 (a)～도 11의 (c)에 도시하는 FLASH EPROM의 제조예는 상기 실시예에 있어서, 상기 주변 회로부(제2 소자 영역)[도 11의 (a)에 있어서의 우측도]의 제2 게이트부(33c)도 상기 메모리 셀부(제1 소자 영역)[도 11의 (a)에 있어서의 좌측도 및 중앙도]의 제1 게이트부(33a)와 마찬가지로, 제1 폴리실리콘막(28b)(제1 도전체막)/SiO2막(30d)(커패시터 절연막)/제2 폴리실리콘막(31b)(제2 도전체막)이라는 구성으로 하고, 도 11의 (b) 또는 도 11의 (c)에 도시한 바와 같이, 제1 폴리실리콘막(28b) 및 제2 폴리실리콘막(31b)을 단락(short)시켜 게이트 전극을 형성하고 있는 점에서 다르다는 것 이외에는 상기 실시예와 마찬가지이다.
여기서는, 도 11의 (b)에 도시한 바와 같이, 제1 폴리실리콘막(28b)(제1 도전체막)/SiO2막(30d)(커패시터 절연막)/제2 폴리실리콘막(31b)(제2 도전체막)을 관통하는 개구부(52a)를, 예컨대 도 11의 (a)에 도시하는 제2 게이트부(33c)와는 다른 부위, 예컨대 절연막(54) 위에 형성하여, 개구부(52a) 내에 제3 도전체막, 예컨대 W막 또는 Ti막 등의 고융점 금속막(53a)을 매립함으로써, 제1 폴리실리콘막(28b) 및 제2 폴리실리콘막(31b)을 단락시키고 있다. 또한, 도 11의 (c)에 도시한 바와 같이, 제1 폴리실리콘막(28b)(제1 도전체막)/SiO2막(30d)(커패시터 절연막)을 관통하는 개구부(52b)를 형성하여 개구부(52b)의 바닥부에 하층의 제1 폴리실리콘막(28b)을 표출시킨 후, 개구부(52b) 내에 제3 도전체막, 예컨대 W막 또는 Ti막 등의 고융점 금속막(53b)를 매립함으로써, 제1 폴리실리콘막(28b) 및 제2 폴리실리콘막(31b)을 단락시키고 있다.
이 FLASH EPROM에 있어서는 상기 주변 회로부의 제2 게이트부(33c)는 상기 메모리 셀부의 제1 게이트부(33a)와 같은 구조이기 때문에, 상기 메모리 셀부를 형성할 때에 동시에 상기 주변 회로부를 형성할 수 있어, 제조 공정을 간단히 할 수 있어 효율적이다.
한편, 여기서는 제3 도전체막(53a 또는 53b)과, 고융점 금속막(제4 도전체막)(42)을 각각 따로따로 형성하고 있지만, 공통의 고융점 금속막으로서 동시에 형성하더라도 좋다.
(실시예 4)
-자기 헤드의 제조-
실시예 4는 본 발명의 레지스트 패턴 후육화 재료를 이용한 본 발명의 레지스트 패턴의 응용예로서의 자기 헤드의 제조에 관한 것이다. 한편, 이 실시예 4에서는 이하의 레지스트 패턴(102 및 126)이 본 발명의 레지스트 패턴 후육화 재료를 이용하여 실시예 1에서와 마찬가지의 방법에 의해 후육화된 것이다.
도 12의 (a)～도 12의 (d)는 자기 헤드의 제조를 설명하기 위한 공정도이다.
우선, 도 12의 (a)에 도시한 바와 같이, 층간 절연층(100) 위에, 두께가 6 μm가 되도록 레지스트막을 형성하고, 노광, 현상을 실시하여, 소용돌이 형상의 박막 자기 코일 형성용 개구 패턴을 갖는 레지스트 패턴(102)을 형성했다.
다음에, 도 12의 (b)에 도시한 바와 같이, 층간 절연층(100) 위에 있어서의 레지스트 패턴(102) 위 및 레지스트 패턴(102)이 형성되어 있지 않은 부위, 즉 개구부(104)의 노출면 위에, 두께가 0.01 μm인 Ti 밀착막과 두께가 0.05 μm인 Cu 밀착막이 적층되어 이루어지는 도금 기초층(106)을 증착법에 의해 형성했다.
다음에, 도 12의 (c)에 도시한 바와 같이, 층간 절연층(100) 위에 있어서의 레지스트 패턴(102)이 형성되어 있지 않은 부위, 즉 개구부(104)의 노출면 위에 형성된 도금 기초층(106)의 표면에, 두께가 3 μm인 Cu 도금막으로 이루어지는 박막 도체(108)를 형성했다.
이어서, 도 12의 (d)에 도시한 바와 같이, 레지스트 패턴(102)을 용해 제거하여 층간 절연층(100) 위에서부터 리프트오프(liftoff)하면, 박막 도체(108)의 소용돌이형 패턴에 의한 박막 자기 코일(110)이 형성된다.
이상에 의해 자기 헤드를 제조했다.
여기서 얻어진 자기 헤드는 본 발명의 후육화 재료를 이용하여 후육화된 레지스트 패턴(102)에 의해 소용돌이형 패턴이 미세하게 형성되어 있기 때문에, 박막 자기 코일(110)은 미세하면서도 정밀하고, 또한 양산성이 우수하다.
도 13～도 18는 다른 자기 헤드의 제조를 설명하기 위한 공정도이다.
도 13에 도시한 바와 같이, 세라믹제 비자성 기판(112) 위에 스퍼터링법에 의해 갭층(114)을 피복 형성했다. 또한, 비자성 기판(112) 위에는 도시하지 않지만 미리 산화규소에 의한 절연체층 및 Ni-Fe 퍼멀로이로 이루어지는 도전성 기초층이 스퍼터링법에 의해 피복 형성되고, 또한 Ni-Fe 퍼멀로이로 이루어지는 하부 자성층이 형성되어 있다. 그리고, 도 13에 도시되어 있지 않은 상기 하부 자성층의 자성 선단부가 되는 부분을 제외한 갭층(114) 상의 소정 영역에 열경화 수지에 의해 수지 절연막(116)을 형성했다. 다음에, 수지 절연막(116) 위에 레지스트재를 도포하여 레지스트막(118)을 형성했다.
이어서, 도 14에 도시한 바와 같이, 레지스트막(118)에 노광, 현상을 실시하여, 소용돌이형 패턴을 형성했다. 그리고, 도 15에 도시한 바와 같이, 이 소용돌이형 패턴의 레지스트막(118)을 수백 ℃에서 한시간 정도 열경화 처리를 행하여, 돌기형의 제1 소용돌이형 패턴(120)을 형성했다. 또한, 그 표면에 Cu로 이루어지는 도전성 기초층(122)을 피복 형성했다.
다음에, 도 16에 도시한 바와 같이, 도전성 기초층(122) 위에 레지스트재를 스핀코트법에 의해 도포하여 레지스트막(124)을 형성한 후, 레지스트막(124)을 제1 소용돌이형 패턴(120) 위에 패터닝하여 레지스트 패턴(126)을 형성했다.
이어서, 도 17에 도시한 바와 같이, 도전성 기초층(122)의 노출면 위에, 즉 레지스트 패턴(126)이 형성되어 있지 않은 부위 위에, Cu 도체층(128)을 도금법에 의해 형성했다. 그 후, 도 18에 도시한 바와 같이, 레지스트 패턴(126)을 용해 제거함으로써, 도전성 기초층(122) 위에서부터 리프트오프하여, Cu 도체층(128)에 의한 소용돌이형의 박막 자기 코일(130)을 형성했다.
이상에 의해, 도 19의 평면도에 도시한 바와 같은, 수지 절연막(116) 위에 자성층(132)을 가지며, 표면에 박막 자기 코일(130)이 마련된 자기 헤드를 제조했다.
여기서 얻어진 자기 헤드는 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화된 레지스트 패턴(126)에 의해 소용돌이형 패턴이 미세하게 형성되어 있기 때문에, 박막 자기 코일(130)은 미세하면서도 정밀하고, 또한 양산성이 우수하다.
1 : 레지스트 패턴 후육화 재료
3, 14 : 레지스트 패턴
3a : 레지스트 재료
5 : 하지층(기재)
10 : 후육화 레지스트 패턴
10a : 표층
11 : 실리콘 기판
12, 18 : 층간 절연막
13 : 티탄막
15a, 15b : 개구부
16 : TiN막
17 : Cu막
19 : Cu 플러그
20 : 제2층의 배선
21 : 제3층의 배선
22 : Si 기판(반도체 기판)
23 : 필드 산화막
24a : 제1 게이트 절연막
24b : 제2 게이트 절연막
25a : 제1 임계치 제어층
25b : 제2 임계치 제어층

Claims (2)

  1. 수지, 계면 활성제, 함환상(含環狀) 구조 화합물 및 물을 함유하고,
    상기 계면 활성제는, 아미드형 4급 양이온계 계면 활성제 및 에스테르형 4급 양이온계 계면 활성제로부터 선택되는 양이온성 계면 활성제, 또는, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 제1급 알콜에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트계, 옥틸페놀에톡시레이트계, 라우릴알콜에톡시레이트계, 올레일알콜에톡시레이트계, 아미드계, 천연알콜계, 에틸렌디아민계 및 제2급 알콜에톡시레이트계로부터 선택되는 비이온성 계면 활성제, 또는, 아민옥사이드계 계면 활성제로부터 선택되는 양성 계면 활성제 중 적어도 1종인 것을 특징으로 하는 레지스트 패턴 후육화 재료.
  2. 제1항에 있어서, 상기 함환상 구조 화합물은 방향족 화합물, 지환족 화합물 및 헤테로 환상 화합물 중 적어도 어느 하나로부터 선택되는 것인 레지스트 패턴 후육화 재료.
KR1020110030729A 2002-09-30 2011-04-04 레지스트 패턴 후육화 재료 KR101125412B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-288117 2002-09-30
JP2002288117A JP3850781B2 (ja) 2002-09-30 2002-09-30 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030067339A Division KR101042656B1 (ko) 2002-09-30 2003-09-29 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110042045A KR20110042045A (ko) 2011-04-22
KR101125412B1 true KR101125412B1 (ko) 2012-03-27

Family

ID=31973463

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030067339A KR101042656B1 (ko) 2002-09-30 2003-09-29 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,및 반도체 장치의 제조 방법
KR1020110030729A KR101125412B1 (ko) 2002-09-30 2011-04-04 레지스트 패턴 후육화 재료

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020030067339A KR101042656B1 (ko) 2002-09-30 2003-09-29 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20040072098A1 (ko)
EP (1) EP1403717A1 (ko)
JP (1) JP3850781B2 (ko)
KR (2) KR101042656B1 (ko)
CN (1) CN1497670A (ko)
TW (1) TWI231524B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1653286A4 (en) * 2003-07-17 2010-01-06 Az Electronic Materials Usa METHOD AND MATERIAL FOR FORMING A FINISHING PATTERN
JP4343022B2 (ja) * 2004-05-10 2009-10-14 東京エレクトロン株式会社 基板の処理方法及び基板の処理装置
JP4490228B2 (ja) * 2004-06-15 2010-06-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4535374B2 (ja) * 2004-08-20 2010-09-01 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
JP4381285B2 (ja) * 2004-11-11 2009-12-09 株式会社Ｓｏｋｕｄｏ 基板処理装置および基板処理方法
JP4676325B2 (ja) 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4566862B2 (ja) * 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4657899B2 (ja) 2005-11-30 2011-03-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4531726B2 (ja) * 2006-06-22 2010-08-25 Ａｚエレクトロニックマテリアルズ株式会社 微細化されたレジストパターンの形成方法
KR20080014388A (ko) * 2006-08-11 2008-02-14 제일모직주식회사 불용성 중합체를 형성하는 미세패턴 형성용 수지 조성물, 이를 이용한 반도체 장치의 제조방법 및 그로부터 제조된 반도체 장치
JP4724073B2 (ja) 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4724072B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4739150B2 (ja) 2006-08-30 2011-08-03 富士通株式会社 レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法
JP5018307B2 (ja) 2006-09-26 2012-09-05 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4801550B2 (ja) 2006-09-26 2011-10-26 富士通株式会社 レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法
KR20080061651A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 형성방법
US20080220612A1 (en) * 2007-03-06 2008-09-11 Ute Drechsler Protection of polymer surfaces during micro-fabrication
US8298744B2 (en) 2007-05-18 2012-10-30 Samsung Electronics Co., Ltd. Coating material for photoresist pattern and method of forming fine pattern using the same
JP5659872B2 (ja) 2010-10-22 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5659873B2 (ja) 2010-12-16 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5708071B2 (ja) 2011-03-11 2015-04-30 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000298356A (ja) * 1999-04-14 2000-10-24 Mitsubishi Electric Corp 微細パターン形成材料を用いた半導体装置の製造方法および半導体装置
JP2001066782A (ja) * 1999-08-26 2001-03-16 Mitsubishi Electric Corp 半導体装置の製造方法並びに半導体装置
JP2001228616A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353158B (en) * 1994-03-09 1999-02-21 Nat Starch Chem Invest Aqueous photoresist composition, method for preparing the same and circuit board comprising thereof
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
TW372337B (en) * 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP3189773B2 (ja) * 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3924910B2 (ja) * 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
JP3950584B2 (ja) * 1999-06-29 2007-08-01 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
US6410677B1 (en) * 1999-09-28 2002-06-25 Sumitomo Bakelite Company Limited Resin composition for insulating material, and insulating material produced from said resin composition
JP2001109165A (ja) * 1999-10-05 2001-04-20 Clariant (Japan) Kk パターン形成方法
JP3348715B2 (ja) * 2000-02-25 2002-11-20 ティーディーケイ株式会社 レジストパターン形成方法、フレームめっき方法及び薄膜磁気ヘッドの製造方法
TW536734B (en) * 2000-07-31 2003-06-11 Clariant Int Ltd Process for manufacturing a microelectronic device
JP3988517B2 (ja) * 2001-04-27 2007-10-10 Ｊｓｒ株式会社 感放射線性樹脂組成物
JP3633595B2 (ja) * 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
EP1315043A1 (en) * 2001-11-27 2003-05-28 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
US7189783B2 (en) * 2001-11-27 2007-03-13 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
JP3858730B2 (ja) * 2002-03-05 2006-12-20 富士通株式会社 レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP3850767B2 (ja) * 2002-07-25 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000298356A (ja) * 1999-04-14 2000-10-24 Mitsubishi Electric Corp 微細パターン形成材料を用いた半導体装置の製造方法および半導体装置
JP2001066782A (ja) * 1999-08-26 2001-03-16 Mitsubishi Electric Corp 半導体装置の製造方法並びに半導体装置
JP2001228616A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
EP1403717A1 (en) 2004-03-31
TW200407948A (en) 2004-05-16
KR20040030319A (ko) 2004-04-09
KR101042656B1 (ko) 2011-06-20
US20040072098A1 (en) 2004-04-15
KR20110042045A (ko) 2011-04-22
JP2004126080A (ja) 2004-04-22
TWI231524B (en) 2005-04-21
CN1497670A (zh) 2004-05-19
JP3850781B2 (ja) 2006-11-29

Similar Documents

Publication Publication Date Title
KR101125412B1 (ko) 레지스트 패턴 후육화 재료
KR100941040B1 (ko) 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법
KR101225301B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴 및 그 제조방법, 반도체 장치 및 그 제조 방법
KR100865104B1 (ko) 레지스트 패턴 후육화 재료, 및 레지스트 패턴의 형성 방법
US7550248B2 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
KR101013474B1 (ko) 레지스트 패턴 두께 증대화 재료, 레지스트 패턴의 제조방법 및 반도체 장치의 제조 방법
US20030102285A1 (en) Resist pattern thickening material, resist pattern and forming method thereof, and semiconductor device and manufacturing method thereof
KR100711743B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴 형성 방법, 및반도체 장치의 제조 방법
JP4316222B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
KR100687551B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
KR100760113B1 (ko) 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법
JP4440285B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP4447569B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee