KR20040040683A - Method of processing exposure for semiconductor device fabrication - Google Patents
Method of processing exposure for semiconductor device fabrication Download PDFInfo
- Publication number
- KR20040040683A KR20040040683A KR1020020068878A KR20020068878A KR20040040683A KR 20040040683 A KR20040040683 A KR 20040040683A KR 1020020068878 A KR1020020068878 A KR 1020020068878A KR 20020068878 A KR20020068878 A KR 20020068878A KR 20040040683 A KR20040040683 A KR 20040040683A
- Authority
- KR
- South Korea
- Prior art keywords
- exposure
- mask
- pattern
- substrate
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
본 발명은 반도체 장치 제조를 위한 노광 방법에 관한 것으로, 보다 상세하게는 형성되는 패턴 사이의 브리지를 방지할 수 있는 다단계 노광 방법에 관한 것이다.The present invention relates to an exposure method for manufacturing a semiconductor device, and more particularly, to a multi-stage exposure method capable of preventing bridges between patterns to be formed.
MOS(metal oxide silicon)형 트랜지스터를 가지는 메모리나 논리형 반도체 장치의 형성시 게이트 전극 형성을 위한 패터닝 작업이 이루어지게 된다. 한편, 반도체 장치 전반에 걸친 소자 고집적화에 따라 게이트 패턴 사이의 공간이 줄어들게되고, 활성 영역 사이의 간격도 줄어든다.When forming a memory or a logic semiconductor device having a metal oxide silicon (MOS) transistor, a patterning operation for forming a gate electrode is performed. On the other hand, as the device is highly integrated throughout the semiconductor device, the space between the gate patterns is reduced and the spacing between the active regions is also reduced.
도1은 SRAM 장치에서의 게이트 전극 배치의 일 예를 나타내는 레이아웃 도면이다. 이런 배치 상황에서 활성 영역 주변부로 누설 전류가 흐르는 것을 방지하고 트랜지스터의 안정된 동작을 위해서는 게이트 패턴이 활성 영역에 충분히 걸쳐지는 것이 바람직하다. 그러나, 소자 고집적화에 따라 트랜지스터를 형성하는 활성 영역 사이의 간격이 100nm가 되고, 이들 활성 영역을 덮게 되는 게이트 패턴 사이의 길이 방향 간격도 게이트 패턴이 활성 영역을 충분히 덮기 위해서는 100nm 이하로 가깝게 될 수밖에 없다.1 is a layout diagram showing an example of a gate electrode arrangement in an SRAM device. In this arrangement situation, it is desirable that the gate pattern is sufficiently extended over the active region to prevent leakage current from flowing around the active region and for stable operation of the transistor. However, due to the high integration of the devices, the spacing between the active regions forming the transistor becomes 100 nm, and the longitudinal spacing between the gate patterns covering these active regions also has to be close to 100 nm or less in order for the gate pattern to sufficiently cover the active regions. .
그러나, 불화 크립톤(KrF) 소오스를 이용한 광원으로 이러한 게이트 패턴 형성을 위한 노광을 진행하면 길이 방향으로 배열된 인근 게이트 패턴 사이에, 가령 도면상의 억세스 트랜지스터(Access Tr)와 로드 트랜지스터(Road Tr) 사이에 브리지(bridge) 현상이 발생한다. 도2는 이러한 브리지 현상이 발생된 예를 보여주는 위쪽에서 찍은 샘(SEM:scanning electron microscope)사진이다. 파선의 원으로 표시된 부분이 브리지가 발생한 곳이다. 브리지가 발생하는 경우의 공정 조건을 좀 더 살펴보면, 노광 마스크로 상전이 마스크(Phase shift mask)를 사용하고, 게이트 패턴과 게이트 패턴 사이의 간격이 100nm 이며, 게이트의 폭은 110nm로 설계된 것이다. 게이트 패턴 형성을 위한 포토레지스트 도포층의 두께는 345nm이다.However, when the exposure for forming the gate pattern is performed with a light source using a krypton fluoride source, between adjacent gate patterns arranged in the longitudinal direction, for example, between an access transistor (Access Tr) and a load transistor (Road Tr) shown in the drawing. A bridge phenomenon occurs. Figure 2 is a SEM (scanning electron microscope) picture taken from the top showing an example of such a bridge phenomenon occurs. The broken line is where the bridge is. Looking at the process conditions when the bridge occurs, a phase shift mask (Phase shift mask) is used as the exposure mask, the gap between the gate pattern and the gate pattern is 100nm, the width of the gate is designed to 110nm. The thickness of the photoresist coating layer for forming the gate pattern is 345 nm.
이러한 인근 패턴 사이의 브리지 현상은 일반적으로 노광 장비의 해상도를 높이고, 포토레지스트의 감광도나 기타 특성을 개선함으로서 억제될 수 있으나 현재의 100nm 정도의 간격을 가진 패턴들의 브리지를 방지하기에는 이런 개선책들은한계를 나타내고 있는 상황이다.Such bridges between neighboring patterns can generally be suppressed by increasing the resolution of the exposure equipment and improving the photosensitivity or other properties of the photoresist, but these improvements are not limited to preventing the bridges of patterns with current gaps of about 100 nm. This is the situation.
본 발명은 노광 장비의 광학적 해상도나 포토레지스트의 특성의 개선이 제한된 상태에서 상술한 바와 같은 미세 간격을 가진 패턴들 사이의 브리지 현상을 억제할 수 있는 반도체 장치 제조시의 노광 진행 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention provides a method of advancing exposure in the manufacture of a semiconductor device capable of suppressing the bridge phenomenon between patterns with fine spacing as described above in a state where the optical resolution of the exposure equipment or the characteristics of the photoresist are limited. The purpose.
도1은 SRAM 장치에서의 게이트 전극 배치의 일 예를 나타내는 레이아웃 도면,1 is a layout diagram showing an example of a gate electrode arrangement in an SRAM device;
도2는 도1과 같은 레이아웃에서 게이트 패턴 사이에 브리지 현상이 발생된 예를 보여주는 위쪽에서 찍은 샘(SEM)사진,FIG. 2 is a top view (SEM) photograph showing an example in which a bridge phenomenon occurs between gate patterns in the layout as shown in FIG. 1;
도3은 본 발명의 일 실시예에 따라 2단계 노광을 실시한 결과 얻어지는 SRAM 게이트 패턴을 위쪽에서 찍은 샘(SEM)사진이다.FIG. 3 is a SAM photograph taken from above of an SRAM gate pattern obtained by performing two-step exposure according to an embodiment of the present invention.
상기 목적을 달성하기 위한 본 발명의 노광 진행 방법은, 노광 패턴 형성에 요구되는 단일 노광 마스크의 광투과도(transmittance)를 분배시킨 광투과도를 가지는 두 개 이상의 노광 마스크 기판을 형성하고, 그 가운데 적어도 하나는 패턴을 형성하지 않은 상태로 마스크 노광을 실시하고, 적어도 하나 이상의 다른 마스크는 원하는 패턴을 형성하여 마스크 노광을 실시하는 것을 특징으로 한다.The exposure progress method of the present invention for achieving the above object is to form two or more exposure mask substrates having a light transmittance by which the light transmittance of the single exposure mask required for forming the exposure pattern is distributed, at least one of them The mask is exposed to the mask without forming a pattern, and at least one other mask is characterized in that the mask exposure is performed by forming a desired pattern.
본 발명에서 광투과도를 분배하기 위해 미리 지정된 투과도를 가지는 상전이 마스크를 사용할 수 있으며, 통상 동일한 수치로 분배된 투과도를 가지는 두 개의 노광 마스크가 사용되는 것이 공정의 편의를 위해 바람직하다. 또한, 분배된 투과도를 가지는 본 발명의 노광 마스크에서 투과율은 기존의 노광 마스크이 광투과도를 고려할 때 3% 내지 20%를 유지하는 것이 바람직하며, 상전이 마스크의 경우 회전값 160 내지 200도를 가지는 것이 바람직하다.In the present invention, a phase change mask having a predetermined transmittance may be used for distributing light transmittance, and it is preferable for convenience of the process that two exposure masks having transmittances distributed at the same value are generally used. In addition, in the exposure mask of the present invention having a distributed transmittance, the transmittance is preferably maintained to 3% to 20% in consideration of the light transmittance of the conventional exposure mask, it is preferable to have a rotation value of 160 to 200 degrees in the case of the phase transition mask Do.
한편, 패턴을 가지지 않는 노광 마스크를 사용하는 노광과 패턴을 가지는 노광 마스크를 이용하는 노광의 순서는 바뀔 수 있다.On the other hand, the order of exposure using an exposure mask having no pattern and exposure using an exposure mask having a pattern can be reversed.
패턴 사이의 간격이 충분히 긴 경우에는 본 발명을 적용할 필요성이 떨어지므로 본 발명이 실질적인 효과를 가지는 것은 현재의 노광 시스템에서 패턴 사이 간격이 150nm 이하인 경우이다. 또한, 본 발명은 현재의 노광 시스템을 고려하여 패턴의 폭이 200nm 이하이고, 노광에 사용하는 광원의 파장이 248nm 이하인 경우에서 적용하는 것이 특유의 효과를 누리기에 바람직하다.When the spacing between patterns is sufficiently long, the necessity of applying the present invention decreases, and therefore, the present invention has a substantial effect when the spacing between patterns in the current exposure system is 150 nm or less. In addition, in the present invention, in consideration of the current exposure system, the width of the pattern is 200 nm or less, and it is preferable to apply when the wavelength of the light source used for exposure is 248 nm or less, in order to enjoy the unique effect.
이하 도면을 참조하면서 본 발명의 실시예를 설명한다.An embodiment of the present invention will be described below with reference to the drawings.
도3은 본 발명의 일 실시예에 따라 2단계 노광을 실시한 결과 얻어지는 SRAM 게이트 패턴을 위쪽에서 찍은 샘(SEM)사진이다. 도2에서 나타나는 종래의 게이트 패턴들이 길이 방향으로 인접한 게이트 패턴 사이에 브리지를 보임에 반하여 개별적이고 명확하고 구분되는 게이트 패턴을 보여주고 있다.FIG. 3 is a SAM photograph taken from above of an SRAM gate pattern obtained by performing two-step exposure according to an embodiment of the present invention. Conventional gate patterns shown in FIG. 2 show individual, clear, and distinct gate patterns, while showing bridges between adjacent gate patterns in the longitudinal direction.
도3의 결과를 얻기 위해 실시한 공정의 여타 조건은 도2의 경우와 동일하다. 즉, 광원으로 불화 크립톤 소오스를 가진 광원을 사용하였다. 노광 마스크로는 상전이 마스크(Phase shift mask)를 사용하고, 게이트 패턴과 게이트 패턴 사이의 간격이 100nm 이며, 게이트의 폭은 110nm로 설계된 것이다. 게이트 패턴 형성을 위한 포토레지스트 도포층의 두께는 345nm이다.Other conditions of the process performed to obtain the result of FIG. 3 are the same as those of FIG. That is, a light source having a krypton fluoride source was used as the light source. A phase shift mask is used as the exposure mask, and the gap between the gate pattern and the gate pattern is 100 nm, and the width of the gate is 110 nm. The thickness of the photoresist coating layer for forming the gate pattern is 345 nm.
단, 노광 마스크로 종래의 단일 노광 마스크의 광투과도의 절반 수준인 8% 광투과도를 가지는 무패턴 마스크와 8%의 광투과도를 가지는 게이트 패턴 마스크를 각각 사용하여 노광을 실시하였다. 노광의 순서는 무패턴 마스크를 이용한 노광을 먼저 실시한 뒤, 이어서 종래와 동일한 크기의 게이트 패턴이 형성된 게이트 패턴 마스크를 사용하는 노광을 실시하였다. 각각의 노광 시간과 노광 강도는 종래의 단일 노광 마스크를 사용하는 경우와 동일하게 하였다.However, as the exposure mask, exposure was performed using a patternless mask having 8% light transmittance, which is half the light transmittance of the conventional single exposure mask, and a gate pattern mask having 8% light transmittance, respectively. In the exposure procedure, exposure using a patternless mask was performed first, followed by exposure using a gate pattern mask having a gate pattern of the same size as in the prior art. Each exposure time and exposure intensity were made the same as the case of using the conventional single exposure mask.
본 발명에 따르면, 장비에 대한 추가 투자 없이 동일한 노광 장비를 운영하면서도 보다 간명하고 섬세한 포토레지스트 패턴을 얻을 수 있다. 따라서, 결과적으로 반도체 장치의 미세한 간격을 가지는 소자 패턴 사이의 브리지 현상을 방지할 수 있다.According to the present invention, a simpler and more delicate photoresist pattern can be obtained while operating the same exposure equipment without further investment in equipment. Therefore, as a result, it is possible to prevent the bridge phenomenon between the element patterns having fine spacing of the semiconductor device.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020068878A KR20040040683A (en) | 2002-11-07 | 2002-11-07 | Method of processing exposure for semiconductor device fabrication |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020068878A KR20040040683A (en) | 2002-11-07 | 2002-11-07 | Method of processing exposure for semiconductor device fabrication |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040040683A true KR20040040683A (en) | 2004-05-13 |
Family
ID=37337968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020068878A KR20040040683A (en) | 2002-11-07 | 2002-11-07 | Method of processing exposure for semiconductor device fabrication |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20040040683A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7956983B2 (en) | 2005-12-23 | 2011-06-07 | Samsung Electronics Co., Ltd. | Exposure equipment having auxiliary photo mask and exposure method using the same |
CN109941962A (en) * | 2019-03-28 | 2019-06-28 | 南京大学 | A method of being electrically connected high density slope step nano wire |
-
2002
- 2002-11-07 KR KR1020020068878A patent/KR20040040683A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7956983B2 (en) | 2005-12-23 | 2011-06-07 | Samsung Electronics Co., Ltd. | Exposure equipment having auxiliary photo mask and exposure method using the same |
CN109941962A (en) * | 2019-03-28 | 2019-06-28 | 南京大学 | A method of being electrically connected high density slope step nano wire |
CN109941962B (en) * | 2019-03-28 | 2021-06-01 | 南京大学 | Method for electrically connecting high-density slope step nanowires |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6571384B2 (en) | Method of forming fine patterns on semiconductor device | |
KR101504896B1 (en) | Semiconductor Device Manufacturing Methods | |
US5585210A (en) | Mask pattern of a semiconductor device and a method of manufacturing fine patterns using the same | |
US7927782B2 (en) | Simplified double mask patterning system | |
US20080076070A1 (en) | Methods of Forming Fine Patterns In Integrated Circuits Using Atomic Layer Deposition | |
JP2000112114A (en) | Semiconductor device and production of semiconductor device | |
US7737016B2 (en) | Two-print two-etch method for enhancement of CD control using ghost poly | |
JPH09205081A (en) | Fine patterning of semiconductor element | |
JP2001230186A5 (en) | ||
JP2006013485A (en) | Manufacturing method of semiconductor device with narrow linewidth | |
US20140203455A1 (en) | Feature Patterning Methods and Structures Thereof | |
US7932003B2 (en) | Methods of forming and using reticles | |
US6187687B1 (en) | Minimization of line width variation in photolithography | |
KR20010004612A (en) | Photo mask and method for forming fine pattern of semiconductor device using the same | |
KR20040040683A (en) | Method of processing exposure for semiconductor device fabrication | |
DE60215513T2 (en) | TWO-TIGHT THIN MASK FOR THE EDMAT PROCESSING OF AN EDRAM GATE | |
US6638664B2 (en) | Optical mask correction method | |
US8003302B2 (en) | Method for fabricating patterns using a photomask | |
US8349528B2 (en) | Semiconductor devices and methods of manufacturing thereof | |
TW582057B (en) | A method of improving the non-uniformity of critical dimensions | |
JPH02177558A (en) | Semiconductor integrated circuit device | |
KR20020090343A (en) | Phase shift mask, method of exposure, and method of producing semiconductor device | |
KR100524626B1 (en) | A semiconductor mask where other layers are overlapped and its design method | |
KR100524811B1 (en) | Method for forming fine pattern in semiconductor device | |
US20030235790A1 (en) | Method for forming opening and application thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |