KR20040021487A - 반도체 장치에 대한 정보를 디지털적으로 읽어내기 위한퓨즈 시그너처 회로 - Google Patents

반도체 장치에 대한 정보를 디지털적으로 읽어내기 위한퓨즈 시그너처 회로 Download PDF

Info

Publication number
KR20040021487A
KR20040021487A KR1020020053336A KR20020053336A KR20040021487A KR 20040021487 A KR20040021487 A KR 20040021487A KR 1020020053336 A KR1020020053336 A KR 1020020053336A KR 20020053336 A KR20020053336 A KR 20020053336A KR 20040021487 A KR20040021487 A KR 20040021487A
Authority
KR
South Korea
Prior art keywords
fuse
circuit
node
package
ground voltage
Prior art date
Application number
KR1020020053336A
Other languages
English (en)
Inventor
정병훈
권경환
노광숙
배원일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020053336A priority Critical patent/KR20040021487A/ko
Publication of KR20040021487A publication Critical patent/KR20040021487A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

공정, 온도, 또는 전압 등의 변화에 무관하게 반도체 장치에 대한 정보를 저장할 수 있는 반도체 장치에 사용되는 퓨즈 시그너처 회로 및 이를 구비하는 패키지가 제공된다. 상기 퓨즈 시그너처 회로는 입력패드와 노드사이에 접속되고, 인에이블 신호에 응답하여 상기 퓨즈 시그너처 회로를 인에이블시키기 위한 인에이블 회로; 및 상기 노드와 접지전압사이에 접속되고, 대응되는 퓨즈의 상태 및 대응되는 제어신호에 응답하여 상기 입력패드와 상기 접지전압사이에 전류 패스를 형성하는 적어도 하나의 스위칭회로를 구비한다. 상기 스위칭회로는 상기 퓨즈에 직렬로 접속되고 상기 제어신호에 의하여 게이팅되는 트랜지스터를 구비한다. 또는 상기 스위칭회로는 제1단이 상기 노드에 접속되고, 제2단이 상기 퓨즈의 제1단에 접속되고, 상기 제어신호를 수신하는 게이트를 구비하는 트랜지스터를 구비하고, 상기 퓨즈의 제2단은 상기 접지전압에 접속된다.

Description

반도체 장치에 대한 정보를 디지털적으로 읽어내기 위한 퓨즈 시그너처 회로{Fuse signature circuit for digitally reading information for semiconductor device}
본 발명은 반도체 장치에 사용되는 시그너처 회로(signature circuit)에 관한 것으로, 보다 상세하게는 반도체 장치 또는 상기 반도체 장치를 내장하는 패키지에 대한 정보를 디지털적으로 읽어내기 위한 퓨즈 시그너처 회로에 관한 것이다.
일반적으로 반도체 장치(또는 '집적회로', '반도체 칩'이라고도 한다)에 내장되는 시그너처 회로는 상기 반도체 장치, 또는 상기 반도체 장치가 내장된 패키지마다 상기 반도체 장치 또는 상기 패키지에 대한 정보(예컨대, 제작일시, 마스크 셋(mask set))를 저장한다.
이러한 정보는 상기 반도체 장치 또는 상기 패키지를 제작한 후, 상기 반도체 장치 또는 상기 패키지를 분석하는 경우 매우 중요한 역할을 한다.
그리고, 퓨즈 시그너처 회로는 상기 퓨즈 시그너처 회로를 구성하는 퓨즈의 절단유무에 따라, 상기 퓨즈 시그너처 회로를 구비하는 반도체 장치 또는 반도체 장치를 내장한 패키지에 관한 정보를 저장한다.
도 1은 종래의 시그너처 회로를 나타낸다. 도 1을 참조하면, 시그너처 회로(100)는 다수개의 트랜지스터들(20 내지 70)과 다수개의 퓨즈들(81 내지 89)을 구비한다. 시그너처 회로(100)는 패키지 상태에서 각 핀마다 존재한다.
트랜지스터(20)는 패드(10)와 노드(ND1)사이에 접속된다. 각 퓨즈(81 내지 89)는 대응되는 트랜지스터(30 내지 70)를 통하여 노드(ND1)에 접속된다. 마스터 신호(MASTER)는 각 트랜지스터(20 내지 70)의 게이트로 입력된다.
시그너처 회로(100)에 저장되는 정보는 대응되는 퓨즈(81 내지 89)의 절단여부에 따라 저장된다. 상기 정보는 대응되는 퓨즈(81, 83, 85, 87, 89)를 절단하고, 마스터 신호(MASTER)가 활성화(예컨대 '하이')된 후, 패드(10)에 소정의 전압을 가하여 패드(10)에 흐르는 전류를 측정하여 얻을 수 있다.
예컨대 퓨즈(81)만 절단한 경우 패드(10)에 흐르는 전류와 두 개의 퓨즈들(81, 83)을 절단한 경우, 패드(10)에 흐르는 전류의 양은 서로 다르다.
따라서 패드(10)에 흐르는 전류의 양에 따라 서로 다른 정보가 시그너처 회로(100)에 저장된다. 즉, 패드(10)에 흐르는 전류는 50 내지 100㎂, 또는 100 내지 150㎂ 등으로 구분된다. 그리고 패드(10)에 흐르는 전류의 양은 디지털 정보로 변환된다.
즉, 종래의 시그너처 회로(100)는 패드(10)에 흐르는 전류의 크기에 따라 반도체 장치에 대한 정보를 저장한다. 따라서 패드(10)에 흐르는 전류의 양이 공정(process), 온도(temperature), 전압(voltage) 등의 변화에 따라 변하므로, 정확하고 신뢰할 수 있는 정보를 시그너처 회로에 저장할 수 없다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 공정(process), 온도 (temperature), 전압(voltage) 등의 변화에 무관하게 반도체 장치에 대한 정보를 저장할 수 있는 반도체 장치에 사용되는 퓨즈 시그너처 회로 및 이를 구비하는 패키지를 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 시그너처 회로를 나타낸다.
도 2는 본 발명에 따른 시그너처 회로를 구비하는 패키지를 나타낸다.
도 3은 본 발명에 따른 시그너처 회로로 입력되는 제어신호의 파형을 나타내는 타이밍도이다.
상기 기술적 과제를 달성하기 위한 퓨즈 시그너처 회로(fuse signature circuit)는 입력패드와 노드사이에 접속되고, 인에이블 신호에 응답하여 상기 퓨즈 시그너처 회로를 인에이블시키기 위한 인에이블 회로; 및 상기 노드와 접지전압사이에 접속되고, 대응되는 퓨즈의 상태 및 대응되는 제어신호에 응답하여 상기 입력패드와 상기 접지전압사이에 전류 패스를 형성하는 적어도 하나의 스위칭회로를 구비한다.
상기 스위칭회로는 상기 퓨즈에 직렬로 접속되고 상기 제어신호에 의하여 게이팅되는 트랜지스터를 구비한다. 또는 상기 스위칭회로는 제1단이 상기 노드에 접속되고, 제2단이 상기 퓨즈의 제1단에 접속되고, 상기 제어신호를 수신하는 게이트를 구비하는 트랜지스터를 구비하고, 상기 퓨즈의 제2단은 상기 접지전압에 접속된다.
상기 기술적 과제를 달성하기 위한 퓨즈 시그너처 회로는 소정의 입력신호를 수신하기 위한 입력패드; 상기 입력패드와 노드사이에 접속되고, 인에이블 신호에 응답하여 상기 입력패드와 상기 노드를 스위칭하기 위한 제1스위칭 회로; 및 상기 제1노드와 접지전압사이에 각각 접속되는 다수개의 제2스위칭 회로들을 구비하며, 상기 다수개의 제2스위칭회로들 각각은 제1단이 상기 노드에 접속되고, 대응되는 제어신호에 응답하여 게이팅되는 트랜지스터; 및 상기 트랜지스터의 제2단과 상기 접지전압사이에 접속되는 퓨즈를 구비한다.
상기 기술적 과제를 달성하기 위한 패키지는 상기 패키지에 접착되고, 입력되는 신호를 수신하기 위한 핀; 및 상기 핀과 접속되고, 퓨즈 시그너처 회로를 구비하며 상기 패키지내에 장착되는 집적회로를 구비하며, 상기 퓨즈 시그너처 회로는 상기 핀을 통하여 입력되는 신호를 수신하기 위한 입력패드; 상기 입력패드와 노드사이에 접속되고, 인에이블 신호에 응답하여 상기 퓨즈 시그너처 회로를 인에이블시키기 위한 인에이블 회로; 및 상기 노드와 접지전압사이에 접속되고, 대응되는 퓨즈의 상태 및 대응되는 제어신호에 응답하여 상기 입력패드와 상기 접지전압사이에 전류 패스를 형성하는 적어도 하나의 스위칭회로를 구비한다.
상기 스위칭회로는 상기 퓨즈에 직렬로 접속되고 상기 제어신호에 의하여 게이팅되는 트랜지스터를 구비하거나, 또는 상기 스위칭회로는 제1단이 상기 노드에 접속되고, 제2단이 상기 퓨즈의 제1단에 접속되고, 상기 제어신호를 수신하는 게이트를 구비하는 트랜지스터를 구비하고, 상기 퓨즈의 제2단은 상기 접지전압에 접속된다.
상기 기술적 과제를 달성하기 위한 패키지는 상기 패키지에 접착되고, 입력되는 신호를 수신하기 위한 핀; 및 상기 핀과 접속되고, 퓨즈 시그너처 회로를 구비하며 상기 패키지내에 장착되는 집적회로를 구비하며, 상기 퓨즈 시그너처 회로는 상기 핀을 통하여 입력되는 상기 신호를 수신하기 위한 입력패드; 상기 입력패드와 노드사이에 접속되고, 인에이블 신호에 응답하여 상기 입력패드와 상기 노드를 스위칭하기 위한 제1스위칭 회로; 및 상기 노드와 접지전압사이에 각각 접속되는 다수개의 제2스위칭 회로들을 구비하며, 상기 다수개의 제2스위칭회로들 각각은 제1단이 상기 제1노드에 접속되고, 대응되는 제2제어신호에 응답하여 게이팅되는 트랜지스터; 및 상기 트랜지스터의 제2단과 상기 접지전압사이에 접속되는 퓨즈를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명에 따른 시그너처 회로를 구비하는 패키지를 나타낸다. 도 2를 참조하면, 패키지(200)는 핀(210)과 반도체 장치(220)를 구비한다. 핀(210)은 패키지(200)에 장착되고, 입력되는 소정의 신호(예컨대 어드레스)를 수신한다.
반도체 장치(220)는 퓨즈 시그니처 회로(220) 및 입력버퍼(213)를 구비한다. 입력버퍼(213)는 핀(210)과 입력패드(211)를 통하여 입력되는 신호를 버퍼링하고, 버퍼링된 신호를 반도체 장치(220)내의 소정의 회로로 출력한다.
시그너처 회로(220) 및 입력버퍼(213)는 패키지의 각 핀마다 설치된다. 그러나 도 2는 설명의 편의를 위하여 하나의 핀(210), 시그너처 회로(220) 및 입력버퍼 (213)를 도시하여 설명한다.
따라서 패키지의 어드레스 핀이 N(N은 자연수)개인 경우, 핀(210), 시그너처 회로(220) 및 입력버퍼(213)의 개수는 N개이다.
퓨즈 시그니처 회로(220)는 입력패드(211), 인에이블 회로(221), 다수개의 스위칭 회로들을 구비한다. 각 스위칭 회로는 대응되는 트랜지스터 및 퓨즈의 한 쌍으로 구성된다.
입력패드(211)는 핀(210)을 통하여 패키지(200)의 외부로부터 입력되는 소정의 신호를 수신한다. 인에이블 회로(221)는 입력패드(211)와 노드(ND3)사이에 접속되고, 인에이블 신호(EN)에 응답하여 퓨즈 시그너처 회로(220)를 인에이블시킨다.
인에이블 회로(221)는 NMOS트랜지스터로 구현되고, NMOS 트랜지스터(221)는 입력패드(211)와 노드(ND3)사이에 접속되고, NMOS 트랜지스터(221)는 게이트로 입력되는 게이팅신호, 즉 인에이블 신호(EN)에 응답하여 입력패드(211)와 노드(ND3)사이를 스위칭한다.
스위칭회로는 노드(ND3)와 접지전압(VSS)사이에 접속되고, 대응되는 퓨즈 (231, 233, 235, 또는 237)의 절단여부 및 대응되는 제어신호(MRS1, MRS2, MRS3, 또는 MRS4)에 응답하여 입력패드(211)와 접지전압(VSS)사이에 전류패스를 형성한다. 도 2의 시그너처 회로(220)는 4개의 스위칭회로로 구성된다.
NMOS트랜지스터(223)와 직렬로 접속되는 퓨즈(231)로 구성되는 스위칭회로는 대응되는 퓨즈(231)의 절단여부 및 대응되는 제어신호(MRS1)에 응답하여 입력패드 (211)와 접지전압(VSS)사이에 전류 패스를 형성한다.
또한, NMOS트랜지스터(229)와 직렬로 접속되는 퓨즈(237)로 구성되는 스위칭회로는 대응되는 퓨즈(237)의 절단여부 및 대응되는 제어신호(MRS4)에 응답하여 입력패드(211)와 접지전압(VSS)사이에 전류 패스를 형성한다.
각 NMOS트랜지스터(223, 225, 227, 229)의 제1단은 노드(ND3)에 접속되고, 각 퓨즈(231, 233, 235, 237)는 대응되는 NMOS트랜지스터(223, 225, 227, 229)의 제2단과 접지전압(VSS)사이에 접속된다.
각 제어신호(MRS1, MRS2, MRS3, MRS4)는 대응되는 NMOS트랜지스터(223, 225, 227, 229)의 게이트로 입력된다. 도 3을 참조하면, 각 제어신호(MRS1, MRS2, MRS3, MRS4)는 개별적으로 제어된다.
도 2 및 도 3을 참조하면, 본 발명에 따른 시그너처 회로(220)에 저장될 수 있는 정보의 양(bit)은 시그너처 회로(220)로 입력되는 제어신호의 수('M'이란 한다) 및 패키지(200)의 핀의 수('N'이라 한다.)의 곱(N×M)과 같다.
따라서 패키지(200)에 15개의 핀이 있고, 각 시그너처 회로(220)로 4개의 제어신호들이 순차적으로 입력되는 경우, 15개의 시그너처 회로(220)를 구비하는 패키지(200)는 60(=4×15)비트의 정보를 저장할 수 있다.
또한, 패키지(200)에 15개의 핀이 있고 각 시그너처 회로(220)로 5개의 제어신호들이 순차적으로 입력되는 경우, 15개의 시그너처 회로(220)를 구비하는 패키지(200)는 75(=5×15)비트의 정보를 저장할 수 있다.
따라서 M개의 스위칭 회로를 (M+1)개의 스위칭 회로로 증가시기는 경우, N 개의 시그너처 회로(220)를 구비하는 패키지(200)에 저장되는 정보는 2N배 증가한다.
도 3은 본 발명에 따른 시그너처 회로로 입력되는 제어신호의 파형을 나타내는 타이밍도이다. 도 3을 참조하면, 각 제어신호(MRS1, MRS2, MRS3, MRS4)는 인에이블 신호(EN)가 활성화되는 구간동안 순차적으로 활성화된다.
도 2 및 도 3을 참조하여, 본 발명에 따른 시그너처 회로(200)의 동작을 설명하면 다음과 같다.
대응되는 스위칭 회로의 퓨즈(231, 233, 235, 237)를 절단하고, 인에이블 신호(EN)가 활성화되는 동안, 핀(210) 또는 입력패드(211)로 소정의 전압을 인가하고 각 NMOS 트랜지스터(223, 225, 227, 229)의 게이트에 대응되는 제어신호(MRS1, MRS2, MRS3, MRS4)를 인가하면, 대응되는 스위칭 회로에는 전류가 흐르지 않는다.
상기 스위칭 회로에 전류가 흐르지 않는 경우의 정보를 '0'으로 한다. 그러나 경우에 따라서 상기 스위칭 회로에 전류가 흐르지 않는 경우의 정보를 '1'로 할 수도 있다.
또한, 대응되는 스위칭 회로의 퓨즈(231, 233, 235, 237)를 절단하지 않고, 인에이블 신호(EN)가 활성화되는 동안, 핀(210) 또는 입력패드(211)로 소정의 전압을 인가하고 각 NMOS 트랜지스터(223, 225, 227, 229)의 게이트에 대응되는 제어신호(MRS1, MRS2, MRS3, MRS4)를 인가하면, 대응되는 스위칭 회로에 전류가 흐른다.
상기 스위칭 회로에 전류가 흐르는 경우의 정보를 '1'로 한다. 그러나 경우에 따라서 스위칭 회로에 전류가 흐르는 경우의 정보를 '0'으로 할 수도 있다.
따라서 각 스위칭 회로는 퓨즈의 절단여부에 따라 디지털 코드로 반도체 장치(220) 또는 패키지(200)의 정보를 기억한다.
따라서 인에이블 신호(EN)가 활성화되는 동안, 핀(210) 또는 입력패드(211)로 소정의 전압을 인가하고 각 NMOS 트랜지스터(223, 225, 227, 229)의 게이트에 대응되는 제어신호(MRS1, MRS2, MRS3, MRS4)를 순차적으로 인가하면, 각 시그너처 회로(220)에 저장된 디지털 정보가 출력된다.
즉, 패키지가 N개의 핀을 구비하는 경우, 제어신호(MRS1)는 상기 N개의 핀으로 동시에 입력된다. 제어신호(MRS2)도 상기 N개의 핀으로 동시에 입력된다.
따라서 제어신호(MRS1)가 N개의 핀으로 인가되는 경우, N비트의 정보가 패키지(200)로부터 출력되고, 각 제어신호(MRS1, MRS2, MRS3, MRS4)를 순차적으로 인가하면, 총 (4×N)비트의 정보가 패키지(200)로부터 출력된다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 퓨즈 시그너처 회로는 공정(process), 온도(temperature), 전압(voltage) 등의 변화에 무관하게 반도체 장치에 대한 정보를 디지털적으로 저장할 수 있다.
또한, 본 발명에 따른 퓨즈 시그너처 회로는 스위칭 회로의 증가에 따라 상기 시그너처 회로에 저장되는 정보의 양을 기하급수적으로 증가시킬 수 있는 효과가 있다.
그리고, 본 발명에 따른 퓨즈 시그너처 회로는 정보를 전류의 온/오프방식에 따라 디지털적으로 저장할 수 있으므로, 상기 시스너처 회로를 구비하는 반도체 장치 또는 상기 반도체 장치를 내장하는 패키지에 대한 정보를 정확하게 검출할 수 있는 효과가 있다.

Claims (8)

  1. 퓨즈 시그너처 회로(fuse signature circuit)에 있어서,
    입력패드와 노드사이에 접속되고, 인에이블 신호에 응답하여 상기 퓨즈 시그너처 회로를 인에이블시키기 위한 인에이블 회로; 및
    상기 노드와 접지전압사이에 접속되고, 대응되는 퓨즈의 상태 및 대응되는 제어신호에 응답하여 상기 입력패드와 상기 접지전압사이에 전류 패스를 형성하는 적어도 하나의 스위칭회로를 구비하는 시그너처 회로.
  2. 제1항에 있어서, 상기 스위칭회로는 상기 퓨즈에 직렬로 접속되고 상기 제어신호에 의하여 게이팅되는 트랜지스터를 구비하는 것을 특징으로 하는 시그너처 회로.
  3. 제1항에 있어서, 상기 스위칭회로는,
    제1단이 상기 노드에 접속되고, 제2단이 상기 퓨즈의 제1단에 접속되고, 상기 제어신호를 수신하는 게이트를 구비하는 트랜지스터를 구비하고, 상기 퓨즈의 제2단은 상기 접지전압에 접속되는 것을 특징으로 하는 시그너처 회로.
  4. 퓨즈 시그너처 회로(fuse signature circuit)에 있어서,
    소정의 입력신호를 수신하기 위한 입력패드;
    상기 입력패드와 노드사이에 접속되고, 인에이블 신호에 응답하여 상기 입력패드와 상기 노드를 스위칭하기 위한 제1스위칭 회로; 및
    상기 노드와 접지전압사이에 각각 접속되는 다수개의 제2스위칭 회로들을 구비하며,
    상기 다수개의 제2스위칭회로들 각각은,
    제1단이 상기 노드에 접속되고, 대응되는 제어신호에 응답하여 게이팅되는 트랜지스터; 및
    상기 트랜지스터의 제2단과 상기 접지전압사이에 접속되는 퓨즈를 구비하는 것을 특징으로 하는 시그너처 회로.
  5. 패키지에 있어서,
    상기 패키지에 접착되고, 입력되는 신호를 수신하기 위한 핀; 및
    상기 핀과 접속되고, 퓨즈 시그너처 회로를 구비하며 상기 패키지내에 장착되는 집적회로를 구비하며,
    상기 퓨즈 시그너처 회로는,
    상기 핀을 통하여 입력되는 신호를 수신하기 위한 입력패드;
    상기 입력패드와 노드사이에 접속되고, 인에이블 신호에 응답하여 상기 퓨즈 시그너처 회로를 인에이블시키기 위한 인에이블 회로; 및
    상기 노드와 접지전압사이에 접속되고, 대응되는 퓨즈의 상태 및 대응되는 제어신호에 응답하여 상기 입력패드와 상기 접지전압사이에 전류 패스를 형성하는 적어도 하나의 스위칭회로를 구비하는 패키지.
  6. 제5항에 있어서, 상기 스위칭회로는 상기 퓨즈에 직렬로 접속되고 상기 제어신호에 의하여 게이팅되는 트랜지스터를 구비하는 것을 특징으로 하는 패키지.
  7. 제5항에 있어서, 상기 스위칭회로는,
    제1단이 상기 노드에 접속되고, 제2단이 상기 퓨즈의 제1단에 접속되고, 상기 제어신호를 수신하는 게이트를 구비하는 트랜지스터를 구비하고, 상기 퓨즈의 제2단은 상기 접지전압에 접속되는 것을 특징으로 하는 패키지.
  8. 패키지에 있어서,
    상기 패키지에 접착되고, 입력되는 신호를 수신하기 위한 핀; 및
    상기 핀과 접속되고, 퓨즈 시그너처 회로를 구비하며 상기 패키지내에 장착되는 집적회로를 구비하며,
    상기 퓨즈 시그너처 회로는,
    상기 핀을 통하여 입력되는 상기 신호를 수신하기 위한 입력패드;
    상기 입력패드와 노드사이에 접속되고, 인에이블 신호에 응답하여 상기 입력패드와 상기 노드를 스위칭하기 위한 제1스위칭 회로; 및
    상기 노드와 접지전압사이에 각각 접속되는 다수개의 제2스위칭 회로들을 구비하며,
    상기 다수개의 제2스위칭회로들 각각은,
    제1단이 상기 노드에 접속되고, 대응되는 제어신호에 응답하여 게이팅되는 트랜지스터; 및
    상기 트랜지스터의 제2단과 상기 접지전압사이에 접속되는 퓨즈를 구비하는 것을 특징으로 하는 패키지.
KR1020020053336A 2002-09-04 2002-09-04 반도체 장치에 대한 정보를 디지털적으로 읽어내기 위한퓨즈 시그너처 회로 KR20040021487A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020053336A KR20040021487A (ko) 2002-09-04 2002-09-04 반도체 장치에 대한 정보를 디지털적으로 읽어내기 위한퓨즈 시그너처 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020053336A KR20040021487A (ko) 2002-09-04 2002-09-04 반도체 장치에 대한 정보를 디지털적으로 읽어내기 위한퓨즈 시그너처 회로

Publications (1)

Publication Number Publication Date
KR20040021487A true KR20040021487A (ko) 2004-03-10

Family

ID=37325677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020053336A KR20040021487A (ko) 2002-09-04 2002-09-04 반도체 장치에 대한 정보를 디지털적으로 읽어내기 위한퓨즈 시그너처 회로

Country Status (1)

Country Link
KR (1) KR20040021487A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599215B1 (ko) * 2005-07-19 2006-07-12 삼성전자주식회사 시그너쳐 회로 및 시그너쳐 정보 독출방법과 이를 이용한반도체 칩

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599215B1 (ko) * 2005-07-19 2006-07-12 삼성전자주식회사 시그너쳐 회로 및 시그너쳐 정보 독출방법과 이를 이용한반도체 칩

Similar Documents

Publication Publication Date Title
US7098721B2 (en) Low voltage programmable eFuse with differential sensing scheme
US6600686B2 (en) Apparatus for recognizing chip identification and semiconductor device comprising the apparatus
KR950001293B1 (ko) 반도체 메모리칩의 병렬테스트 회로
EP0505653A1 (en) Combined sense amplifier and latching circuit for high speed ROMs
US6798272B2 (en) Shift register for sequential fuse latch operation
JP2776549B2 (ja) 半導体集積回路
US4458163A (en) Programmable architecture logic
JPH10332797A (ja) 半導体装置
US6903436B1 (en) Multiple-time programmable electrical fuse utilizing MOS oxide breakdown
KR910006241B1 (ko) 복수 테스트모드 선택회로
JP2006196159A (ja) 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ
KR0146544B1 (ko) 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
KR20040021487A (ko) 반도체 장치에 대한 정보를 디지털적으로 읽어내기 위한퓨즈 시그너처 회로
JP2856988B2 (ja) 半導体集積回路
KR100378182B1 (ko) 병렬 연결된 다수의 개별 시그너쳐 회로를 포함하는반도체 장치의 입력 회로 및 개별 시그너쳐 회로
KR100849121B1 (ko) 전기 아이디 회로 및 방법
JP2534697B2 (ja) 半導体記憶装置
US6249478B1 (en) Address input circuit and semiconductor memory using the same
KR100206700B1 (ko) 반도체 메모리 장치의 패드 연결방법
US6492706B1 (en) Programmable pin flag
KR100344838B1 (ko) 본딩 옵션 회로
KR100303994B1 (ko) 이디오 디램의 스페셜 테스트 모드 진입 회로
US6088288A (en) Memory device and method of reducing ground bounce in a memory device
KR100253646B1 (ko) 반도체메모리장치의시그너쳐회로.
JPH0567683A (ja) 識別回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application