KR20040003841A - 열방출 특성을 개선한 반도체 패키지 및 그 제조방법 - Google Patents

열방출 특성을 개선한 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20040003841A
KR20040003841A KR1020020038661A KR20020038661A KR20040003841A KR 20040003841 A KR20040003841 A KR 20040003841A KR 1020020038661 A KR1020020038661 A KR 1020020038661A KR 20020038661 A KR20020038661 A KR 20020038661A KR 20040003841 A KR20040003841 A KR 20040003841A
Authority
KR
South Korea
Prior art keywords
chip
lead frame
semiconductor chip
semiconductor package
semiconductor
Prior art date
Application number
KR1020020038661A
Other languages
English (en)
Inventor
오승훈
전덕상
천정환
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020020038661A priority Critical patent/KR20040003841A/ko
Publication of KR20040003841A publication Critical patent/KR20040003841A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

두 군데의 열방출 통로를 갖는 열방출 특성을 개선한 반도체 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은, 반도체 패키지 골격재(frame material)로서 리드와 칩 패들을 포함하는 리드프레임과, 상기 리드프레임의 칩패들 위에 탑재된 반도체 칩과, 상기 리드프레임과 상기 반도체 칩을 밀봉하는 봉합수지로 이루어진 반도체 패키지에 있어서, 상기 봉합수지는 밑면에는 칩패들이 노출되고, 상기 윗면에는 방열판이 노출된 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지 및 그 제조방법을 제공한다.

Description

열방출 특성을 개선한 반도체 패키지 및 그 제조방법{Semiconductor package improving a heat spread way and manufacturing method thereof}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반도체 칩에서 발생하는 열을 외부로 방출할 수 있는 통로가 구비된 반도체 패키지및 그 제조방법에 관한 것이다.
칩(chip) 형태의 반도체 소자는 습기 온도 온도에 따라 민감하게 그 특성이 변화하는 특성이 있다. 따라서 반도체 소자가 동작하면서 열을 많이 발생하는 경우, 반도체 칩을 반도체 패키지로 가공하는 조립공정에서 내부에서 발생하는 열을 외부로 효과적으로 발생할 수 있는 수단을 강구하게 된다.
도 1은 종래 기술에 의한 리드프레임의 칩 패들(paddle) 하부가 외부로 노출된 형태의 반도체 패키지(10)이다. 상세히 설명하면, 다운 셋(down-set)에 의해 리드(14)와 칩 패들(16)의 단차가 큰 리드프레임에, 다이 접착층(18)을 형성하고 반도체 칩(12)을 접착한 후, 금선(20)으로 와이어 본딩(wire bonding)을 수행한 후, 봉합수지(22)로 봉합한 경우이다.
이렇게 노출된 칩 패들(16) 하부를 통하여 반도체 칩(12)에서 발생된 열을 외부로 방출시키는 반도체 패키지(10)는, 제조 공정이 비교적 단순하고, 제조단가가 별로 높지 않은 장점이 있는 반면, 반도체 칩(12)에서 발생된 열을 외부로 뽑아내는 열방출 특성이 다소 떨어지는 단점이 있다.
도 2는 또 다른 종래 기술로서, 방열판이 칩 패들 대신에 반도체 패키지 하부에서 노출된 형태의 반도체 패키지(30)이다. 상세히 설명하면, 칩 패들(paddle)보다는 면적이 넓은 방열판(36)을 통해 반도체 칩(32)에서 발생하는 열을 반도체 패키지(30) 외부로 방출시키는 방식이다. 도면의 참조부호 34는 리드를, 38은 다이 접착층을, 40은 방열판(36)과 리드(34)를 연결하는 테이프(tape)를, 42는 금선(gold wire)을, 44는 봉합수지(EMC: Epoxy Mold Compound)를 각각 가리킨다.
그러나 상술한 반도체 패키지(30)는 열 방출 효과는 뛰어나지만, 제조공정이 복잡하고, 제조비용이 높아지는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 열 방출 통로를 반도체 패키지의 밑면이 아닌 상하면에 만들어 열 방출 효과를 극대화하고, 제조 비용이 크게 높아지지 않는 열방출 특성을 개선한 반도체 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 열방출 특성을 개선한 반도체 패키지의 제조방법을 제공하는데 있다.
도 1 및 도 2는 종래 기술에 의한 열방출 능력이 있는 반도체 패키지의 구조를 설명하기 위한 단면도들이다.
도 3 내지 도 6은 본 발명에 의한 열방출 특성을 개선한 반도체 패키지 및 그 제조방법을 설명하기 위해 도시한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 칩, 102: 리드,
104: 칩 패들(chip paddle), 110: 리드프레임,
112: 다이 접착층, 114: 열전달층(TIM),
116: 방열판(heat slug), 120: 금선(gold wire),
130: 봉합수지(EMC).
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 패키지 골격재로서 리드와 칩 패들을 포함하는 리드프레임과, 상기 리드프레임의 칩 패들 위에 탑재된 반도체 칩과, 상기 리드프레임과 상기 반도체 칩을 밀봉하는 봉합수지로 이루어진 반도체 패키지에 있어서, 상기 봉합수지는 밑면에는 칩 패들이 노출되고, 상기 윗면에는 방열판이 노출된 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지를 제공한다.
상기 열방출 특성을 개선한 반도체 패키지는, ① 리드와 칩 패들(chip paddle)을 포함하는 리드프레임과, ② 상기 리드프레임의 칩 패들에 다이 접착층을 개재하고 전면이 밑으로 향하도록 부착된 반도체 칩과, ③ 상기 반도체 칩의 본딩패드와 상기 리드프레임의 리드를 아래방향에서 연결하는 금선(gold wire)과, ④ 상기 반도체 칩 위에 형성되고 접착력을 갖는 열전달층(TIM)과, ⑤ 상기 열전달층위에 접착된 방열판과, ⑥ 상기 칩 패들의 하부 및 방열판의 상부를 노출시키고, 상기 반도체 칩, 금선, 다이 접착층, 열전달층을 봉합하며, 리드의 일부를 외부로 노출시키는 봉합수지를 구비하는 특징을 갖는 반도체 패키지로 좀 더 구체화될 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 리드프레임의 칩 패들 및 다이 접착층은, 상기 반도체 칩보다 크기가 작은 것이 적합하며, 상기 칩 패들 및 다이 접착층의 크기가 작은 정도는, 상기 반도체 칩의 중앙부는 접착되고, 본딩패드가 있는 가장자리는 접착되지 않는 정도인 것이 바람직하다.
상기 금선은 리드프레임의 리드 아래면을 이용하여 연결된 것이 적합하며, 상기 열전달층은 열전달 특성이 우수한 접착테이프인 것이 적합하며, 상기 방열판은 구리(Cu) 본체에 니켈(Ni)이 도금된 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 리드와 칩 패들이 형성되고, 다운 셋(down-set) 정도가 상기 칩 패들 하부가 외부로 노출될 수 있는 정도인 리드프레임을 준비하는 단계와, 상기 리드프레임의 칩 패들에 상기 칩 패들보다 면적이 큰 반도체 칩을 부착하되 상기 반도체 칩의 윗면이 밑으로 향하도록 접착하는 단계와, 상기 다이 접착이 완료된 반도체 칩의 위에 접착력을 갖는 열전달층을 형성하는 단계와, 상기 열전달층 위에 방열판을 부착하는 단계와, 상기 방열판이 부착된 리드프레임을 180도 뒤집는 단계와, 상기 반도체 칩의 노출된 본딩패드와 상기 리드프레임의 리드를 금선으로 연결하는 와이어 본딩을 진행하는 단계와, 상기 뒤집어진 리드프레임에서 상기 칩 패들 하부 및 방열판의 상부가 외부로노출되도록 몰딩공정을 진행하는 단계를 구비하는 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 칩을 상기 다이 접착층에 접착하는 방법은, 상기 반도체 칩의 가장자리에 있는 본딩패드가 상기 다이 접착층에 접착되지 않도록 하는 것이 적합하며, 상기 열전달층은 열전달 특성이 우수한 접착테이프인 것이 적합하며, 상기 방열판은 구리 본체에 니켈이 도금된 재질인 것이 적합하다.
본 발명에 따르면, 기존의 제조공정을 약간만 변경하여, 열 방출 통로가 두 군데인 반도체 패키지를 구현함으로써 반도체 칩에서 발생된 열을 외부로 방출하는데 있어 획기적인 개선을 달성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 3 내지 도 6은 본 발명에 의한 열방출 특성을 개선한 반도체 패키지 및 그 제조방법을 설명하기 위해 도시한 단면도들이다.
도 3 내지 도 6을 참조하여 본 발명에 의한 열방출 특성을 개선한 반도체 패키지의 제조방법에 대해 설명한다. 먼저 복수개의 리드(102)와 반도체 칩(100)이 탑재될 칩 패들(chip paddle, 104)이 있는 리드프레임(110)을 준비한다. 이어서,상기 리드프레임의 칩 패들(104)에 다이 접착층(112)을 형성하고, 반도체 칩(100)을 접착하는 다이 접착(Die Attach) 공정을 진행한다. 상기 다이 접착층(112)은 액상 에폭시 혹은 접착테이프 등을 사용할 수 있으며, 액상 에폭시를 사용할 경우, 경화를 위한 큐어링 공정(Curing process)을 추가로 진행하는 것이 적합하다.
이때, 상기 반도체 칩(100)은 집적회로가 형성된 윗면이 아래로 향하도록 접착된다. 그리고, 상기 칩 패들(104) 및 다이 접착층(112)의 크기는 상기 반도체 칩(100) 보다 작은 것이 적합하다. 이대, 적어도 반도체 칩(100)의 집적회로가 형성된 윗면에서 본딩패드가 있는 가장자리는, 상기 다이 접착층(112)에 접착되지 않고 노출되어야 한다. 이것은 후속공정에서 와이어 본딩(wire bonding)을 수행해야 하기 때문이다.
이어서, 상기 반도체 칩(100)의 윗면, 즉 집적회로가 형성되어 있지 않은 반대면에 열전달층(TIM: Thermal Interface Material, 114)을 형성한다. 상기 열전달층(114)은 열전도 특성이 좋은 접착테이프(adhesive tape) 등을 사용할 수 있다. 그 후, 상기 열전달층(TIM, 114) 위에 방열판(heat slug, 116)을 부착한다.
상기 방열판이 부착된 리드프레임(100)을 와이어 본딩을 수행하기 위해 180도 뒤집어서, 노출된 상태에 있는 상기 반도체 칩(100)의 본딩패드와 상기 리드프레임(100)의 리드(102) 아래면을 금선(120)으로 연결하는 와이어 본딩을 수행한다.
마지막으로, 상기 봉합수지(EMC: Epoxy Mold Compound, 130)를 사용하여 몰딩공정을 진행한다. 상기 몰딩 공정은, 상기 칩 패들(104)의 하부를 노출시킴과 동시에 상기 방열판(116) 상부를 노출시키도록 진행하여야 한다.
따라서, 하부에는 칩 패들(104)을 통한 열 방출 통로가 확보되고, 상부에는 방열판을 통한 열 방출 통로가 확보된 상태의 반도체 패키지를 조립할 수 있다.
이어서 도 6을 참조하여 본 발명에 의한 본 발명에 의한 열방출 특성을 개선한 반도체 패키지의 구조 및 그 특징에 대하여 설명한다.
본 발명에 의한 열방출 특성을 개선한 반도체 패키지의 구성은, 리드(102)와 칩 패들(104)을 포함하는 리드프레임(110), 상기 리드프레임(110)의 칩 패들(104)에 다이 접착층(112)을 개재하고 전면이 밑으로 향하도록 부착된 반도체 칩(100), 상기 반도체 칩(100)의 본딩패드와 상기 리드프레임의 리드(102)를 아래방향에서 연결하는 금선(120), 상기 반도체 칩(100) 위에 형성되고 접착력을 갖는 열전달층(114)), 상기 열전달층(114) 위에 접착된 방열판(116), 및 상기 칩 패들(104)의 하부 및 방열판(116)의 상부를 노출시키고, 상기 반도체 칩(100), 금선(120), 다이 접착층(112), 열전달층(114)을 봉합하며, 리드(102)의 일부를 외부로 노출시키는 봉합수지(130)로 이루어진다.
이러한 본 발명에 의한 열방출 특성을 개선한 반도체 패키지의 특징은, 아랫방향에서 칩 패들 하부가 외부로 노출되기 때문에 상기 반도체 칩(100)에서 발생하는 열을 이곳을 통해 외부로 방출할 수 있고, 위 방향에서는 방열판(116) 상부가 외부로 노출되기 때문에 상기 반도체 칩(100)에서 발생하는 열을 또한 외부로 방출할 수 있는 특징을 갖는다. 따라서, 전력소자와 같이 반도체 칩이 동작 중에 열을 많이 발생하는 경우, 반도체 소자의 특성 열화를 억제할 수 있는 효과적인 구조이다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 기존의 제조공정을 약간만 변경하여, 열 방출 통로가 두 군데인 반도체 패키지를 구현함으로써 반도체 칩에서 발생된 열을 외부로 방출하는데 있어 획기적인 개선 효과를 달성할 수 있다.

Claims (11)

  1. 리드와 칩 패들(chip paddle)을 포함하는 리드프레임;
    상기 리드프레임의 칩 패들에 다이 접착층을 개재하고 전면이 밑으로 향하도록 부착된 반도체 칩;
    상기 반도체 칩의 본딩패드와 상기 리드프레임의 리드를 아래방향에서 연결하는 금선(gold wire);
    상기 반도체 칩 위에 형성되고 접착력을 갖는 열전달층(TIM);
    상기 열전달층 위에 접착된 방열판; 및
    상기 칩 패들의 하부 및 방열판의 상부를 노출시키고, 상기 반도체 칩, 금선, 다이 접착층, 열전달층을 봉합하며, 리드의 일부를 외부로 노출시키는 봉합수지를 구비하는 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지.
  2. 제1항에 있어서,
    상기 리드프레임의 칩 패들 및 다이 접착층은,
    상기 반도체 칩보다 크기가 작은 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지.
  3. 제2항에 있어서,
    상기 칩 패들 및 다이 접착층의 크기가 작은 정도는,
    상기 반도체 칩의 중앙부는 접착되고, 본딩패드가 있는 가장자리는 접착되지 않는 정도인 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지.
  4. 제1항에 있어서,
    상기 금선은 리드프레임의 리드 아래면을 이용하여 연결된 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지.
  5. 제1항에 있어서,
    상기 열전달층은 열전달 특성이 우수한 접착테이프인 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지.
  6. 제1항에 있어서,
    상기 방열판은 구리(Cu) 본체에 니켈(Ni)이 도금된 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지.
  7. 반도체 패키지 골격재로서 리드와 칩 패들을 포함하는 리드프레임;
    상기 리드프레임의 칩 패들 위에 탑재된 반도체 칩;
    상기 리드프레임과 상기 반도체 칩을 밀봉하는 봉합수지로 이루어진 반도체 패키지에 있어서,
    상기 봉합수지는 밑면에는 칩 패들이 노출되고,
    상기 윗면에는 방열판이 노출된 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지.
  8. 리드와 칩 패들이 형성되고, 다운 셋(down-set) 정도가 상기 칩 패들 하부가 외부로 노출될 수 있는 정도인 리드프레임을 준비하는 단계;
    상기 리드프레임의 칩 패들에 상기 칩 패들보다 면적이 큰 반도체 칩을 부착하되 상기 반도체 칩의 윗면이 밑으로 향하도록 접착하는 단계;
    상기 다이 접착이 완료된 반도체 칩의 위에 접착력을 갖는 열전달층을 형성하는 단계;
    상기 열전달층 위에 방열판을 부착하는 단계;
    상기 방열판이 부착된 리드프레임을 180도 뒤집는 단계;
    상기 반도체 칩의 노출된 본딩패드와 상기 리드프레임의 리드를 금선으로 연결하는 와이어 본딩을 진행하는 단계; 및
    상기 뒤집어진 리드프레임에서 상기 칩 패들 하부 및 방열판의 상부가 외부로 노출되도록 몰딩공정을 진행하는 단계를 구비하는 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지 제조방법.
  9. 제8항에 있어서,
    상기 반도체 칩을 상기 다이 접착층에 접착하는 방법은,
    상기 반도체 칩의 가장자리에 있는 본딩패드가 상기 다이 접착층에 접착되지 않도록 하는 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지.
  10. 제1항에 있어서,
    상기 열전달층은 열전달 특성이 우수한 접착테이프인 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지.
  11. 제1항에 있어서,
    상기 방열판은 구리 본체에 니켈이 도금된 재질인 것을 특징으로 하는 열방출 특성을 개선한 반도체 패키지.
KR1020020038661A 2002-07-04 2002-07-04 열방출 특성을 개선한 반도체 패키지 및 그 제조방법 KR20040003841A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020038661A KR20040003841A (ko) 2002-07-04 2002-07-04 열방출 특성을 개선한 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020038661A KR20040003841A (ko) 2002-07-04 2002-07-04 열방출 특성을 개선한 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040003841A true KR20040003841A (ko) 2004-01-13

Family

ID=37314820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020038661A KR20040003841A (ko) 2002-07-04 2002-07-04 열방출 특성을 개선한 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20040003841A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714186B1 (ko) * 2006-03-20 2007-05-02 삼성전자주식회사 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
US8278154B2 (en) 2008-07-23 2012-10-02 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device package including a heat radiation plate
KR20230052025A (ko) * 2021-10-12 2023-04-19 파워마스터반도체 주식회사 파워 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714186B1 (ko) * 2006-03-20 2007-05-02 삼성전자주식회사 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
US8278154B2 (en) 2008-07-23 2012-10-02 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device package including a heat radiation plate
KR20230052025A (ko) * 2021-10-12 2023-04-19 파워마스터반도체 주식회사 파워 패키지

Similar Documents

Publication Publication Date Title
US7745262B2 (en) Heat dissipating package structure and method for fabricating the same
US6790710B2 (en) Method of manufacturing an integrated circuit package
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US20030178719A1 (en) Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US8062933B2 (en) Method for fabricating heat dissipating package structure
US20070122943A1 (en) Method of making semiconductor package having exposed heat spreader
US20030042583A1 (en) Quad flat non-leaded semiconductor package and method of fabricating the same
KR20040003841A (ko) 열방출 특성을 개선한 반도체 패키지 및 그 제조방법
JP2002033345A (ja) 樹脂封止型半導体装置の製造方法
JPH0846100A (ja) 半導体集積回路装置
JP2002261193A (ja) 半導体装置の製造方法
JPH0837256A (ja) 半導体装置
JPH06295971A (ja) 半導体装置及びそのリードフレーム
CN216928549U (zh) 一种正装芯片的wBGA封装结构
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
JPH0897334A (ja) 樹脂封止型半導体装置
JPH11354706A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR20050106665A (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
JPH10321661A (ja) 樹脂封止型半導体装置及びその製造方法並びにリードフレーム
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JPH08204064A (ja) 半導体装置
JP2001352008A (ja) 半導体装置およびその製造方法
KR20040076028A (ko) 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지
JPH0637221A (ja) 樹脂封止型半導体装置
KR20050011208A (ko) 방열판을 갖는 반도체 칩 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application