JPH0837256A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0837256A
JPH0837256A JP17385394A JP17385394A JPH0837256A JP H0837256 A JPH0837256 A JP H0837256A JP 17385394 A JP17385394 A JP 17385394A JP 17385394 A JP17385394 A JP 17385394A JP H0837256 A JPH0837256 A JP H0837256A
Authority
JP
Japan
Prior art keywords
semiconductor chip
package
heat dissipation
semiconductor device
container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17385394A
Other languages
English (en)
Inventor
Toshiyuki Shintani
俊幸 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP17385394A priority Critical patent/JPH0837256A/ja
Publication of JPH0837256A publication Critical patent/JPH0837256A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】パッケージの形状、大きさを変更せずに放熱効
果を向上させた半導体装置を提供すること。 【構成】半導体装置1は、タブ3に搭載された半導体チ
ップ2と、外部導出リード5、半導体チップ2に設けら
れた電極パッド(図示せず)と外部導出リード5とを電
気的に接続するワイヤ4、及び半導体チップ2、インナ
ーリード、ワイヤ4を樹脂封止しているパッケージ6と
から構成され、半導体チップ2上には粒状または粉状の
放熱材7を設けている。放熱材7は、例えば金、銀、銅
等の金属粉末、あるいは酸化アルミニウムのような金属
酸化物、窒化珪素のような窒化物等、熱伝導率の高い物
質の粒または粉末を用いられている。この放熱材7は、
容器7aに充填されており、容器ごと半導体チップの表
面に接着されている。容器7aもまた、熱伝導率の高い
材料で形成されたものを用いる。容器7aの封止部材と
しては、金属板8を用いている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体製造分野に関す
るものであり、特にパッケージング技術に利用して有効
なものである。
【0002】
【従来の技術】半導体装置は年々高機能化されるにつ
れ、搭載されるデバイスが高速化、高周波化、高集積化
されており、それに伴い発熱量も多くなっているため、
パッケージもまた、低熱抵抗化されてきている。低熱抵
抗パッケージに関しては、例えば、特開平3−2147
63号公報第1頁右欄第8行目乃至第17行目に記載さ
れている。すなわち、モールド封入(樹脂封止型)のパ
ッケージでは、DIPタイプの放熱フィン付半導体集積
回路装置のリードフレームやSIPタイプの放熱フィン
付リードフレームがあるが、モールド封入のフラットパ
ッケージやSOPタイプのパッケージには、特に、露出
した放熱フィンのように構造的に熱をにがす技術が少な
い。
【0003】
【発明が解決しようとする課題】上記公報のように、半
導体パッケージにおいて、放熱手段が備えられたフラッ
トパッケージの発明は種々出願されているが、図6に示
すような放熱ピンや、図7に示すような放熱板内蔵型の
パッケージでは、放熱材料の形状や熱伝導率によりその
放熱効果が左右される。特に放熱材料の形状による放熱
効果は、その表面積によって大きく変わるが、現状の放
熱ピンや放熱板を内蔵したパッケージでは、その放熱材
の表面積が限られるため、放熱効果の大幅な向上には至
っていない。また、放熱板内蔵型は、封止用樹脂による
成形が難しいという欠点もある。
【0004】そこで本発明の目的は、パッケージの形
状、大きさを変更せずに放熱効果を向上させた半導体装
置を提供することにある。
【0005】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【0006】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、半導体チップと、外部導出
用リードと、前記半導体チップの電極パッドと前記外部
導出用リードのインナーリードとを電気的に接続するワ
イヤと、前記半導体チップ、前記ワイヤ、及び前記イン
ナーリードを封止する樹脂封止体とから構成される半導
体装置であって、前記樹脂封止体中の前記半導体チップ
上には、粒状または粉状の放熱材を設けるものである。
【0007】
【作用】半導体チップ上に、粒状または粉状の放熱材を
設けることにより、放熱材の粒子の表面が放熱面とな
り、多数の粒子によって放熱面積が大きなものとなる。
従って、パッケージ内で放熱材が占める領域を小さくし
ても、放熱面積が結果的に大きいため、放熱効果を大幅
に向上させることができる。
【0008】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図1(a)は、本発明の半導体装置の断面図、
(b)は、その斜視図である。半導体装置1は、アウタ
ーリードがガルウイング状に成形され、4方向へ導出し
ているQFP(Quad Flat P-ackage)タイプの半導体装
置であり、タブ3に搭載された半導体チップ2と、外部
導出リード5、半導体チップ2に設けられた電極パッド
(図示せず)と外部導出リード5とを電気的に接続する
ワイヤ4、及び半導体チップ2、インナーリード、ワイ
ヤ4を樹脂封止しているパッケージ6とから構成され
る。本発明では、半導体チップ2上に粒状または粉状の
放熱材7を設けている。放熱材7は、例えば金、銀、銅
等の金属粉末、あるいは酸化アルミニウムのような金属
酸化物、窒化珪素のような窒化物等、熱伝導率の高い物
質の粒または粉末を用いられている。この放熱材7は、
容器7aに充填されており、容器ごと半導体チップの表
面に接着されている。容器7aもまた、熱伝導率の高い
材料で形成されたものを用いる。容器7aの封止部材と
しては、金属板8を用いている。このような粒状または
粉状の放熱材を用いることにより、放熱材の粒子の表面
が放熱面となり、多数の粒子によって放熱面積が大きな
ものとなる。従って、パッケージ内で放熱材が占める領
域を小さくしても、放熱面積が結果的に大きくできるた
め、放熱効果を大幅に向上させることができる。
【0009】次に、半導体装置1の製造方法について説
明する。まず、図2(a)に示すように、半導体チップ
2をリードフレーム9のタブ3へボンディンングした
後、半導体チップ2上に形成された電極パッド(図示せ
ず)と、リードフレーム9のインナーリードとを金、あ
るいはアルミニウムからなるワイヤ4で電気的接続を、
周知のワイヤボンディング技術を用いて行う。その後、
容器7aに充填され、金属板8で封止された放熱材7
を、半導体チップ2上に接着する。接着の際には吸着コ
レット10を用いる。
【0010】以上のように形成された組立体は、図2
(b)に示すように、樹脂封止装置の樹脂封止用金型1
1にセットされ、周知の樹脂封止方法により、半導体チ
ップ2、ワイヤ4、インナーリード、タブ3、及び放熱
材7を熱硬化性の封止用樹脂によって封止する。樹脂封
止された組立体は、樹脂封止用金型11から外された
後、切断・成形工程において、個々の半導体装置に分離
され、アウターリードが成形されて、半導体装置が形成
される。
【0011】このような製造方法によると、放熱材を半
導体チップに接着するだけで良いので、新しく樹脂封止
用金型を設計する必要がなく、従来通りの樹脂封止用金
型を用いて放熱材内蔵の半導体装置を製造することがで
きる。
【0012】以上、本発明者によって、なされた発明を
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。例え
ば、上記実施例では、半導体チップの上にのみ放熱材を
設けていたが、図3に示すように、タブ18の下にも同
様の放熱材23を設けると、更に放熱効率が向上する。
また、放熱材を容器を用いずにパッケージに直に設ける
場合は、図4に示すように、パッケージ32自体に凹部
33を設け、その中に放熱材30を充填し、封止テープ
31を貼り付けて放熱材30を封止する。封止テープ3
1は、熱伝導率の高い材料、例えば、銅板やアルミニウ
ム板等の金属板が好ましく、また、その面積を大きく取
ることにより、放熱材30からの熱を効率良くパッケー
ジ32の外へ放散させることができる。
【0013】凹部33は、図5に示すように、凸部39
が設けられた樹脂封止用金型35に、リードフレーム3
4、半導体チップ26、ワイヤ28等からなる組立体を
セットし、封止用樹脂40を注入することにより形成さ
れる。
【0014】以下、本発明の作用効果について説明す
る。
【0015】(1)半導体チップ上に、粒状または粉状
の放熱材を設けることにより、体積が小さい放熱材の表
面積を大幅に増加させることができる。従って、パッケ
ージの形状大きさを変更せずに放熱効果を大きく向上さ
せることができる。
【0016】(2)放熱材に金属粉末を用いるので、熱
伝導率が高いことにより放熱効果を一層高めることがで
きる。
【0017】(3)放熱材を容器に充填し、半導体チッ
プ上に容器ごと接着することにより、新しく樹脂封止用
金型を設計する必要がなく、従来通りの樹脂封止用金型
を用いて放熱材内蔵の半導体装置を製造することができ
る。
【0018】(4)放熱材を、パッケージに形成された
凹部に充填し、凹部の領域よりも広い面積を有する金属
板によって凹部を封止することにより、放熱材からの熱
を効率良くパッケージの外へ放散させることができる。
【0019】(5)パッケージ内の半導体チップ上、及
びタブの裏面に、粒状または粉状の放熱材を設けたこと
により、半導体チップの上下から放熱が可能なため、さ
らに放熱効率を向上させることができる。
【0020】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0021】すなわち、半導体チップ上に、粒状または
粉状の放熱材を設けることにより、体積が小さい放熱材
の表面積を大幅に増加させることができる。従って、パ
ッケージの形状大きさを変更せずに放熱効果を大きく向
上させることができるものである。
【0022】
【図面の簡単な説明】
【図1】(a)は、本発明の一実施例である半導体装置
の断面図、(b)は、その斜視図である。
【図2】(a)は、本発明の一実施例である半導体装置
の組立方法を示す図、(b)は、封止方法を示す図であ
る。
【図3】本発明の他の実施例である半導体装置の断面図
である。
【図4】本発明の他の実施例である半導体装置の断面図
である。
【図5】本発明の他の実施例である半導体装置の封止方
法を示す図である。
【図6】従来の放熱ピン付半導体装置の断面図である。
【図7】従来の放熱板内蔵型の半導体装置の断面図であ
る。
【符号の説明】
1……半導体装置,2……半導体チップ,3……タブ,
4……ワイヤ,5……アウターリード,6……パッケー
ジ,7……放熱材,7……容器,8……金属板,9……
リードフレーム,10……吸着コレット,11……樹脂
封止用金型,12……キャビティ,13……ゲート,1
4……ランナ,15……封止用樹脂,16……半導体装
置,17……半導体チップ,18……タブ,19……ワ
イヤ,20……アウターリード,21……放熱材,22
……金属板,23……放熱材,24……金属板,25…
…半導体装置,26……半導体チップ,27……タブ,
28……ワイヤ,29……アウターリード,30……放
熱材,31……封止テープ,32……パッケージ,33
……凹部,34……リードフレーム,35……樹脂封止
用金型,36……キャビティ,37……ゲート,38…
…ランナ,39……凸部,40……封止用樹脂,41…
…半導体装置,42……ペレット,43……アイラン
ド,44……ピン,45……ボンディングワイヤ,46
……モールド樹脂,47……放熱ピン,48……半導体
装置,49……半導体チップ,50……放熱板,51…
…アウターリード,52……ワイヤ,53……パッケー

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体チップと、外部導出用リードと、前
    記半導体チップの電極パッドと前記外部導出用リードの
    インナーリードとを電気的に接続するワイヤと、前記半
    導体チップ、前記ワイヤ、及び前記インナーリードを封
    止するパッケージとから構成される半導体装置であっ
    て、前記パッケージ内の前記半導体チップ上には、粒状
    または粉状の放熱材を設けたことを特徴とする半導体装
    置。
  2. 【請求項2】前記放熱材は、金属粉末であることを特徴
    とする請求項1記載の半導体装置。
  3. 【請求項3】前記放熱材は容器に充填されており、前記
    半導体チップ上に容器ごと接着されていることを特徴と
    する請求項1又は2記載の半導体装置。
  4. 【請求項4】前記放熱材は、前記パッケージに形成され
    た凹部に充填され、該凹部の領域よりも広い面積を有す
    る金属板によって前記凹部を封止してなることを特徴と
    する請求項1または2記載の半導体装置。
  5. 【請求項5】半導体チップと、該半導体チップが接着さ
    れているタブと、外部導出用リードと、前記半導体チッ
    プの電極パッドと前記外部導出用リードのインナーリー
    ドとを電気的に接続するワイヤと、前記半導体チップ、
    前記タブ、前記ワイヤ、及び前記インナーリードを封止
    するパッケージとから構成される半導体装置であって、
    前記パッケージ内の前記半導体チップ上、及び前記タブ
    の裏面には、粒状または粉状の放熱材を設けたことを特
    徴とする半導体装置。
JP17385394A 1994-07-26 1994-07-26 半導体装置 Pending JPH0837256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17385394A JPH0837256A (ja) 1994-07-26 1994-07-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17385394A JPH0837256A (ja) 1994-07-26 1994-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH0837256A true JPH0837256A (ja) 1996-02-06

Family

ID=15968371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17385394A Pending JPH0837256A (ja) 1994-07-26 1994-07-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH0837256A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120133039A1 (en) * 2010-11-29 2012-05-31 Stmicroelectronics (Grenoble 2) Sas Semiconductor package with thermal via and method of fabrication
JP2012151172A (ja) * 2011-01-17 2012-08-09 Fujitsu Ltd 半導体装置及びその製造方法
CN102711551A (zh) * 2009-10-27 2012-10-03 欧莱雅 用于涂抹化妆品或护理产品组合物的包括涂抹器的装置
JP2014107384A (ja) * 2012-11-27 2014-06-09 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2017168486A (ja) * 2016-03-14 2017-09-21 日本電気株式会社 電子装置およびその製造方法
KR20210062698A (ko) * 2019-01-22 2021-05-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 집적 회로 패키징 구조 및 그 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102711551A (zh) * 2009-10-27 2012-10-03 欧莱雅 用于涂抹化妆品或护理产品组合物的包括涂抹器的装置
US20120133039A1 (en) * 2010-11-29 2012-05-31 Stmicroelectronics (Grenoble 2) Sas Semiconductor package with thermal via and method of fabrication
FR2968126A1 (fr) * 2010-11-29 2012-06-01 St Microelectronics Grenoble 2 Boitier semi-conducteur a via thermique et procédé de fabrication
JP2012151172A (ja) * 2011-01-17 2012-08-09 Fujitsu Ltd 半導体装置及びその製造方法
JP2014107384A (ja) * 2012-11-27 2014-06-09 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2017168486A (ja) * 2016-03-14 2017-09-21 日本電気株式会社 電子装置およびその製造方法
KR20210062698A (ko) * 2019-01-22 2021-05-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 집적 회로 패키징 구조 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JPH11514149A (ja) 熱特性が改善された電子パッケージ
US7382059B2 (en) Semiconductor package structure and method of manufacture
US20040061202A1 (en) Leadframe for die stacking applications and related die stacking concepts
JP2008503105A (ja) 集積回路ダイのパッケージ及びパッケージ方法
KR20010044277A (ko) 방열지붕이 몰딩된 플라스틱 패캐지(피피엠시)
JPH08111491A (ja) 半導体装置
JPH0613477A (ja) 露出したダイ面を有する半導体パッケージ
US7642638B2 (en) Inverted lead frame in substrate
US20070122943A1 (en) Method of making semiconductor package having exposed heat spreader
KR100621555B1 (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
US20020117764A1 (en) Lead-on-chip type of semiconductor package with embedded heat sink
JPH04216661A (ja) 集積回路パッケージアセンブリ
JPS59117244A (ja) 半導体装置
JPH0837256A (ja) 半導体装置
US6440779B1 (en) Semiconductor package based on window pad type of leadframe and method of fabricating the same
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0846100A (ja) 半導体集積回路装置
JPH06295971A (ja) 半導体装置及びそのリードフレーム
JPH08115941A (ja) 半導体装置
JPH03265161A (ja) 樹脂封止型半導体装置
JP2943769B2 (ja) 樹脂封止半導体装置
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
KR19990086280A (ko) 반도체 패키지
JP2004200532A (ja) 半導体装置およびその製造方法
JPH05129469A (ja) 樹脂封止型半導体装置