KR20040076028A - 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지 - Google Patents

열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지 Download PDF

Info

Publication number
KR20040076028A
KR20040076028A KR1020030011338A KR20030011338A KR20040076028A KR 20040076028 A KR20040076028 A KR 20040076028A KR 1020030011338 A KR1020030011338 A KR 1020030011338A KR 20030011338 A KR20030011338 A KR 20030011338A KR 20040076028 A KR20040076028 A KR 20040076028A
Authority
KR
South Korea
Prior art keywords
circuit pattern
substrate
heat sink
semiconductor chip
attached
Prior art date
Application number
KR1020030011338A
Other languages
English (en)
Inventor
서대성
Original Assignee
한국시그네틱스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국시그네틱스 주식회사 filed Critical 한국시그네틱스 주식회사
Priority to KR1020030011338A priority Critical patent/KR20040076028A/ko
Publication of KR20040076028A publication Critical patent/KR20040076028A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지에 관해 개시한다. 이를 위해 본 발명은, 기판 위에 열전도성이 우수한 재질의 보강재가 설치되고, 반도체 칩의 위에는 상부 히트 싱크 캡이 설치되고, 반도체 칩 아래에는 하부 히트 싱크가 설치되어 반도체 칩에서 발생하는 열을 양방향으로 방출할 수 있는 테이프 비. 지. 에이(TBGA) 패키지를 제공한다.

Description

열방출 특성을 개선한 테이프 비. 지. 에이（ＴＢＧＡ）패키지{Tape Ball Grid Array Package improving heat spreader characteristics and manufacturing method thereof}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 휘어질 수 있는 기판을 기본 골격재로 사용하는 테이프 비. 지. 에이(TBGA: Tape Ball Grid Array, 이하 'TBGA') 패키지에 관한 것이다.
최근들어 휴대용 전자제품의 크기는 점차 소형화되고 그 기능은 좀 더 확장되는 추세에 있다. 따라서 단위 체적당 반도체 패키지의 실장효율을 높이기 위해 반도체 패키지는 더욱 얇아지고, 더욱 작아져야 한다. 이렇게 반도체 패키지가 더욱 얇아지고 작아져야 하는 추세에 부응하기 위해, 반도체 패키지를 제조하는 기술 및 장비, 반도체 패키지에 사용되는 재료, 반도체 패키지의 구조 등은 크게 변화되고 있다. 나아가 반도체 패키지를 제조하는 기술은, 기존에는 단순히 반도체 칩을제조한 후에 이어지는 후 공정(backend process)이라는 개념이었지만, 이제는 반도체 칩의 수행능력을 높이는 동반자적 개념으로 확장으로 되고 있다.
이에 따라 반도체 패키지의 개발 방향 역시 점차 변화하고 있다. 즉 과거에는 반도체 칩을 얼마나 외부 환경으로부터 보호하는가, 얼마나 기계적으로 견고한가 등이 주된 개발 방향이었다. 그러나 현재에는 ① 공간적으로 얼마나 크기를 축소하였는가, ② 전력 소모가 얼마나 작은가, ③ 열방출 능력이 얼마나 뛰어난가, ④ 여러 반도체 칩을 얼마나 효율적으로 통합화할 수 있는가 등이 주요 개발방향의 지표가 되고 있다.
상술한 반도체 패키지의 개발 방향 중에서 ③ 열방출 능력에 관해 좀 더 상세히 살펴보기로 한다. 일반적으로 반도체 패키지의 열방출 능력은 θja로 표현된다. 상기 θja는 반도체 칩의 접합 온도(Die junction temperature)가 125℃를 넘지 않아야 한다는 가정 아래에서 정의된다. 상기 θja의 의미는 반도체 패키지에 1 Watt의 전력을 인가하였을 때, 반도체 칩의 접합 온도(Die junction temperature)와 대기 온도(Ambient Temperature)의 차이를 가리킨다. 따라서 θja가 높으면 높을수록 반도체 패키지의 열방출 능력은 떨어진다고 할 수 있다. 상기 열방출 능력을 표시하는 θja는 높으면 높을수록 반도체 패키지의 사용 범위가 제한되고, 높은 신뢰성을 기대할 수 없다.
도 1은 종래 기술에 의한 TBGA 패키지의 부분 단면도이다.
도 1을 참조하면, 종래 기술에 의한 TBGA 패키지는, 휘어질 수 있는 재질의 테이프 기판(22) 밑면에 다이접착용 에폭시와 같은 접착수단(24)을 사용하여 열전도성 히트 싱크(14)를 부착한다. 그 후, 상기 열도전성 히트 싱크(14) 밑면에 반도체 칩(10)이 탑재될 수 있는 공간을 마련하고, 반도체 칩(10)을 아래 방향으로 부착한다. 상기 반도체 칩(10)의 패드와 상기 테이프 기판(22)의 본드 핑거를 와이어 (12)로 연결한다.
이어서 상기 와이어(12)가 연결된 주변을 감싸도록 댐(dam, 16)을 설치하고, 봉지수지(18)로 상기 반도체 칩(10) 및 상기 와이어(18)를 덮도록 밀봉(Encapsulation)을 실시한다. 마지막으로, 상기 테이프 기판(22) 아래에 외부연결단자의 역할을 수행하는 솔더볼(20)을 부착한다. 도면의 참조부호 50은 TBGA 패키지가 탑재되는 마더 보오드(mother board)를 가리킨다.
도 1의 구조를 갖는 TBGA 패키지 중에서, 솔더볼의 개수가 256개이고, 몸체 길이가 가로 x 세로, 27 x 27 ㎜인 TBGA 패키지의 열방출 능력(θja)은 15.8℃/Watt이다. 이 경우 반도체 칩 접착 온도가 125℃를 넘지 않게 하려면, 반도체 칩에 사용 가능한 전력은 3.8 Watt 미만이어야 한다. 따라서, 3.8 Watt 이상의 전력이 TBGA 패키지에 인가되면, 반도체 칩은 오동작을 할 수 있고 요구하는 성능을 얻을 수 없게 된다.
그러므로 반도체 패키지 제조업자는 TBGA 패키지의 열방출 능력( θja)을 떨어뜨려 반도체 패키지의 응용 범위를 높이기 위하여 끊임없이 노력하고 있다.
본 발명이 이루고자 하는 기술적 과제는 TBGA 패키지에 있어서 열방출 능력을 개선할 수 있고 전기적 신뢰도를 높일 수 있는 테이프 비. 지. 에이(TBGA) 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지의 제조방법을 제공하는데 있다.
도 1은 종래 기술에 의한 TBGA 패키지의 부분 단면도이다.
도 2는 본 발명에 의한 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지의 단면도이다.
도 3은 본 발명에 의한 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지의 밑면도이다.
도 4는 본 발명에 의한 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지의 평면도이다.
도 5 내지 도 11은 본 발명에 의한 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지의 제조방법을 설명하기 위해 도시한 단면도들이다.
도 12는 본 발명에 의한 상부 히트 싱크 캡의 평면도이고, 도 13은 도12의 XIII-XIII' 절단면의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 솔더 레지스트, 102: 솔더볼 패드용 회로패턴,
103: 본드 핑거용 회로패턴, 104: 절연기판,
105: 칩 패들용 회로패턴,
108: 보강재(stiffener), 110: 기판,
112: 상부 히트 싱크 캡, 114: 와이어,
116: 반도체 칩, 118: 접지용 솔더볼 패드,
120: 하부 히트 싱크, 122: 열전도성 접착수단,
124: 솔더볼, 126: 다이접착용 에폭시,
170: 오목부, 172: 볼록부,
174: 구멍, 200: TBGA 패키지.
상기 기술적 과제를 달성하기 위하여 본 발명은, 절연기판 위에 회로패턴이 형성되고, 상기 회로패턴의 일부는 상기 절연기판의 관통홀을 통해 아래로 노출되며, 상기 회로패턴이 형성된 절연기판 위에는 솔더 레지스트가 형성된 기판과, 상기 기판의 솔더 레지스트 위 부분에 부착된 보강재(stiffener)와, 상기 기판의 칩 패들용 회로패턴 위에 탑재된 반도체 칩과, 상기 반도체 칩의 패드와 상기 기판의 본드 핑거용 회로패턴을 연결하는 와이어(wire)와, 상기 반도체 칩 및 보강재 위에서 접착되어 상기 반도체 칩 및 와이어 본딩 영역을 위에서 덮도록 설치된 상부 히트 싱크 캡(cap)과, 상기 상부 히트 싱크 캡(cap)의 측면 및 상기 와이어 본딩 영역을 채우는 봉지수지와, 상기 기판의 칩 패들용 회로패턴 아래에 접착수단을 통해 부착되는 하부 히트 싱크(heat sink)와, 상기 기판의 하부에서 솔더볼 접착용 회로패턴에 부착된 솔더볼을 구비하는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지를 제공한다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 휘어질 수 있는 재질의 절연기판 위에 회로패턴이 형성되고 상기 회로패턴의 일부는 상기 절연기판에 있는 관통홀을 통해 아래로 노출되고, 상기 회로패턴 위에는 솔더 레지스트가 형성된 기판을 준비하는 단계와, 상기 기판의 솔더 레지스트 위에 보강재를 접착하는단계와, 상기 기판의 칩 패들용 회로패턴 위에 다이접착용 에폭시를 사용하여 반도체 칩을 부착하는 단계와, 상기 기판의 본드 핑거용 회로패턴과 상기 반도체 칩의 패드를 와이어로 연결하는 와이어 본딩 공정을 진행하는 단계와, 상기 반도체 칩 및 보강재에 접착되어 상기 반도체 칩 및 상기 와이어 본딩 영역을 밀봉하는 상부 히트 싱크 캡을 설치하는 단계와, 상기 히트 싱크 캡의 측면 및 상기 와이어 본딩 영역을 봉지수지로 채우는 몰딩 공정을 진행하는 단계와, 상기 기판의 칩 패들용 회로패턴 아래에 접착수단을 통해 하부 히트 싱크를 부착하는 단계와, 상기 기판의 하부에서 솔더볼 접착용 회로패턴에 솔더볼을 부착하는 단계를 구비하는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 절연 기판은 휘어질 수 있는 재질로서 폴리이미드인 것이 적합하고, 상기 회로패턴은 솔더볼 패드(solder ball pad), 본드 핑거(bond finger) 및 칩 패들(chip paddle)을 포함하는 것이 적합하고, 상기 솔더볼 패드와 본드 핑거는 상기 절연기판 위에서 서로 대응되도록 연결된 것이 적합하다.
바람직하게는, 상기 하부 히트 싱크는 상기 솔더볼이 녹는 온도보다 낮은 온도에서 녹는 솔더 페이스트를 사용하여 상기 기판에 부착되는 것이 적합하며, 상기 기판의 회로패턴 중에서 접지 단자용 솔더볼 패드와 전기적으로 연결되도록 부착되는 것이 적합하며, 높이는 상기 솔더볼이 녹아 마더 보오드에 부착될 때 상기 마더 보오드에 동시에 부착될 수 있는 높이인 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 상부 히트 싱크 캡은 다이접착용 에폭시를 통해 상기 반도체 칩 표면에 부착되는 것이 적합하고, 봉지수지가 흘려 들어갈 수 있는 구멍이 외곽에 설치된 것이 적합하며, 상기 반도체 칩에 접착되는 부분은 오목하고 상기 와이어 본딩 영역 위 부분은 볼록한 형태인 것이 적합하다.
상기 보강재, 상부 히트 싱크 캡 및 상기 하부 히트 싱크는 열방출 특성이 우수한 재질로서 구리 혹은 구리 합금인 것이 적합하고, 상기 칩 패들용 회로패턴 아래에는 절연기판이 존재하지 않는 것이 적합하다.
본 발명에 따르면, TBGA 패키지에서 열 방출 경로를 TBGA 패키지 하부와 상부의 양방향으로 설정하여 반도체 칩에서 발생하는 열을 효과적으로 외부로 방출하여 열방출 특성을 개선할 수 있다. 또한 기판의 접지용 솔더볼 패드가 하부 히트싱크와 전기적으로 연결되어 반도체 칩의 전기적 특성을 안정화시킬 수 있다. 그리고 반도체 패키지를 마더 보오드에 실장할 때에 하부 히트 싱크가 마더 보오드에 물리적으로 연결되어 하부 히트 싱크 위에 탑재된 반도체 칩에서 발생하는 열을 효과적으로 아래 방향으로 배출할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 명세서에서 말하는 상부 히트 싱크 캡 및 하부 히트 싱크는 가장 넓은 의미로 사용하고 있으며 아래의 바람직한 실시예에 도시된 것과 같은 특정한 형상만을 한정하는 것이 아니다. 본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 상기 바람직한 실시예에 있어서는 상부 히트 싱크 캡의 형태가 원형이지만, 이는 필요에 따라 사각형 혹은 기타 다른 형태로 변형해도 무방하다. 또한 하부 히트 싱크는 다이접착용 에폭시를 사용하여 기판에 부착되었으나, 이는 접착테이프 혹은 기타 고정수단 등으로 치환할 수 있는 것이다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
도 2는 본 발명에 의한 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지의 단면도이고, 도 3은 밑면도이고, 도 4는 평면도이다.
도 2 내지 도 4를 참조하면, 본 발명에 의한 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지(200)는, 절연기판(104) 위에 회로패턴(102, 103, 105)들이 형성되고, 상기 회로패턴(102)의 일부는 상기 절연기판(104)의 관통홀을 통해 아래로 노출되며, 상기 회로패턴(102, 103, 105)이 형성된 절연기판(104) 위에는 솔더 레지스트(100)가 형성된 기판(110)을 기본 골격재로 포함한다.
상기 절연기판(104)은 휘어질 수 있는 재질이면 어느 것이나 사용이 가능하나, 바람직하게는 폴리이미드(polyimide)를 재질로 하는 것이 바람직하다. 또한, 상기 회로패턴은 솔더볼(124)이 하부에서 부착되는 솔더볼 패드(102)와, 와이어 본딩이 되는 본드 핑거(103)와, 반도체 칩(116)이 탑재되는 칩 패들(chip paddle, 105)로 이루어진다. 도면에서 참조부호 118은 접지용 솔더볼 패드를 가리킨다.
또한, 본 발명에 의한 열방출 특성을 개선한 TBGA 패키지(200)는 상기 기판(110)의 솔더 레지스트(100) 위에 부착된 보강재(stiffener, 108)를 포함한다.상기 보강재(108)는 TBGA 패키지(200)를 가공할 때에 휘어지지 않고 기판(110)을 취급할 수 있도록 지지 역할을 수행한다. 상기 보강재(108)는 열전달 특성이 우수한 재질인 구리 혹은 구리 합금으로 만들어져 기판(110), 상부 히트 싱크 캡(112)과 물리적으로 연결되어 반도체 칩에서 발생한 열을 효과적으로 대기중으로 방출시키는 작용을 한다.
본 발명에 의한 열방출 특성을 개선한 TBGA 패키지(200)는, 상기 기판(110)의 칩 패들용 회로패턴(105) 위에 탑재된 반도체 칩(116)을 포함한다. 여기서 상기 칩 패들용 회로패턴(105) 아래에는 절연기판(104)이 존재하지 않는다. 따라서 열전도성이 우수한 솔더 페이스트(122)와 같은 접착수단으로 하부 히트 싱크(120)를 상기 칩패들용 회로패턴(105) 아래에 부착하면, 반도체 칩(116)에서 발생된 열을 상기 칩 패들용 회로패턴(105), 솔더 페이스트(122) 및 하부 히트 싱크(120)를 통해 아래 방향으로 방출된다. 상기 하부 히트 싱크(120)는 열방출 특성이 우수한 재질로 만드는 것이 적합하며, 바람직하게는 구리 및 구리 합금을 사용하여 만들 수 있다.
본 발명에 의한 열방출 특성을 개선한 TBGA 패키지(200)는, 상기 반도체 칩(116)의 패드와 상기 기판(110)의 본드 핑거용 회로패턴(103)을 연결하는 와이어(wire, 114)를 포함한다. 또한 본 발명에 의한 열방출 특성을 개선한 TBGA 패키지(200)는, 상기 반도체 칩(116) 및 보강재(108) 위에서 접착되어 상기 반도체 칩(116) 및 와이어 본딩 영역을 위에서 덮도록 설치되어 있는 상부 히트 싱크 캡(112)을 포함한다. 상기 상부 히트 싱크 캡(112)은 반도체 칩(116) 및와이어(114)를 밀봉시켜 보호하는 역할을 할 뿐만 아니라, 상기 반도체 칩(116) 상부에 직접 부착되어 반도체 칩(116)에서 발생하는 열을 대기중으로 방출하거나 열전도 특성이 우수한 보강재(108)로 열을 이동시켜 외부로 방출시키는 기능을 수행한다. 상기 상부 히트 싱크 캡(112)의 자세한 형태에 대해서는 후속되는 도 12 및 도 13을 참조하여 보다 상세히 설명한다.
마지막으로 본 발명에 의한 열방출 특성을 개선한 TBGA 패키지(200)는, 상기 상부 히트 싱크 캡(112)의 측면 및 상기 와이어 본딩 영역을 채우는 봉지수지(116)와, 상기 기판(110)의 칩 패들용 회로패턴(105) 아래에 솔더 페이스트(122)와 같은 접착수단을 통해 부착되는 하부 히트 싱크(120)와, 상기 기판(110)의 하부에서 상기 솔더볼 접착용 회로패턴(102)에 부착된 솔더볼(124)을 포함한다.
본 발명에 의한 열방출 특성을 개선한 TBGA 패키지(200)는 다음과 같은 특징이 있다. 첫째, 반도체 칩(116) 위에서는 상부 히트 싱크 캡(112)을 통해 반도체 칩(116)에서 발생한 열을 외부로 방출하고, 반도체 칩(116) 아래에서는 하부 히트 싱크(112)를 통해 반도체 칩(116)에서 발생한 열을 외부로 방출한다. 또한, 기판(110) 위에는 열 방출 특성이 우수한 재질로 만들어진 보강재(108)가 있다. 따라서 상부 히트 싱크 캡(112)에 전달된 열을 보다 효과적으로 대기중으로 방출할 수 있다. 그러므로 TBGA 패키지(200)의 열방출 특성을 개선할 수 있다.
아래 표 1은 도 1에 나타난 종래 기술에 의한 TBGA 패키지와 본 발명에 의한 TBGA 패키지의 열방출 능력(θja)을 비교한 표이다.
표 1을 참조하면, 도 1에 나타난 종래 기술에 의한 TBGA 패키지의 열방출 능력(θja)은 15.8 이었으나 본 발명에 의한 열방출 특성을 개선한 TBGA 패키지의 경우, 상부 히트 싱크 캡(112)을 만들지 않은 상태에서도 열방출 능력(θja)이 14.87로 개선되었고, 도 2와 같이 상부 히트 싱크 캡(112)과 하부 히트 싱크(120)를 모두 형성한 경우에는 열방출 능력(θja)이 12.0으로 개선되었다. 따라서 열방출 능력이 개선된 만큼, TBGA 패키지(200)의 사용 전력을 높일 수 있게 되고, 사용범위가 확대된다.
TBGA 패키지 구조 비교(Remarks) 크기(body size) 솔더볼 개수(ball count) θja(℃/Watt) 검증방법
기존의 TBGA 구조 도 1의 구조 27 x 27㎜ 256 15.8 Simulation
본 발명의 TBGA 구조(I) 하부 히트 싱크 및 상부 히트 싱크 캡 포함 27 x 27㎜ 256 12.0 Simulation
본 발명의 TBGA 구조(II) 상부 히트 싱크 캡 불포함 27 x 27㎜ 256 14.87 Simulation
둘째, 기판(110)의 회로패턴 중에서 접지용 솔더볼 패드(118)가 전도성 솔더 페이스트(122)를 통해 하부 히트 싱크(120)로 연결된다. 상기 하부 히트 싱크(120)는 열전도성이 우수할 뿐만 아니라 전도성인 구리 및 구리 합금을 재질로 한다. 따라서 반도체 칩(116)이 동작할 때에 솔더볼(124)보다도 전도성이 우수하고 접지능력이 우수한 하부 히트 싱크(120)를 접지 수단으로 이용하기 때문에 TBGA 패키지의 전기적 성능이 안정화되어 개선된다.
셋째, 하부 히트 싱크(120)의 높이는 TBGA 패키지(200)를 마더 보오드(mother board)에 실장할 때, 솔더볼(124)이 녹아서 마더 보오드에 부착되는높이와 동일하게 한다. 따라서 반도체 칩(116)에서 발생한 열이 하부 히트 싱크(120)를 통해 마더 보오드로 직접 전달되어 효과적인 열 전달 경로를 만들 수 있다.
도 5 내지 도 11은 본 발명에 의한 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지의 제조방법을 설명하기 위해 도시한 단면도들이다.
도 5를 참조하면, 휘어질 수 있는 테이프 재질의 기판(110)을 준비한다. 상기 기판(110)은 절연기판(104) 위에 회로패턴(102, 103, 105)이 형성된 형태이다. 상기 회로패턴은 솔더볼 패드(102), 본드 핑거(103) 및 칩 패들(105)을 포함한다. 상기 회로패턴 중에서 솔더볼 패드(102)는 절연기판(104)에 있는 관통홀(107)을 통해 하부로 노출된다. 또한 상기 솔더볼 패드(102) 위에는 절연물질인 솔더 레지스트(100)가 덮여있다. 상기 칩 패들(105)은 반도체 칩이 탑재되는 영역이며, 상기 칩 패들(105) 아래에는 절연기판(104)이 존재하지 않는다.
상기 기판(110) 위에 접착수단(106)을 이용하여 지지수단, 예컨대 구리 혹은 구리 합금으로 된 보강재(stiffener, 108)를 라미네이션(lamination) 방법으로 접착한다.
도 6을 참조하면, 상기 보강재(108)가 형성된 결과물에서 칩 패들(105) 위에 반도체 칩(116)을 탑재한다. 상기 반도체 칩(116)은 다이접착용 에폭시(미도시)를 통해 기판의 상기 칩 패들(105) 위에 접착된다. 상기 다이접착용 에폭시는 열전달 능력이 우수하고, 전도성이 있는 재질을 사용하는 것이 적합하다.
도 7을 참조하면, 상기 반도체 칩(116)에 있는 패드(미도시)와 상기기판(110)의 본드 핑거(bond finger, 103)를 와이어(114), 예컨대 금선(gold wire)을 사용하여 연결하는 와이어 본딩 공정을 진행한다. 여기서 상기 기판(110)의 본드 핑거(103)와 상기 솔더볼 패드(102)는 상기 절연기판(104) 위에서 서로 대응되도록 연결되어 있다. 따라서, 반도체 칩(116)의 패드에서 발생된 신호는 와이어(114), 본드 핑거(103), 솔더볼 패드(102) 및 솔더볼(도11의 124)의 경로를 통해 외부로 전달된다.
도 8을 참조하면, 상기 와이어 본딩이 된 결과물에 상부 히트 싱크 캡(112)을 부착한다. 상기 상부 히트 싱크 캡(112)을 다이접착용 에폭시(126)를 사용하여 상기 반도체 칩(116)과 직접 연결되도록 부착할 수 있다. 상기 다이접착용 에폭시(126)는 열전달 특성이 우수한 재질인 것이 바람직하다. 또한 상기 상부 히트 싱크 캡(112)의 가장자리는 상기 보강재(108)에 다이접착용 에폭시(126)를 통하여 부착하거나, 아니면 부착하지 않고 그냥 둘 수도 있다.
도 9를 참조하면, 상기 상부 히트 싱크 캡(112)이 부착된 결과물에 봉지수지(116)를 봉합하는 몰딩공정을 진행한다. 상기 봉지수지(116)는 상기 상부 히트 싱크 캡(112)의 가장자리에 형성된 구멍을 통해 와이어 본딩 영역(119) 내부로 흘러 들어가 내부를 채울 수 있다. 따라서 봉지수지(116)는 와이어 본딩 영역(119) 및 상 히트 싱크 캡(112)의 측면을 봉합하게 된다(도4 참조).
도 10 및 도 11을 참조하면, 상기 몰딩 공정이 완료된 결과물에 통상의 방법에 따라 솔더볼(124)을 부착한다. 이때, 접지용 솔더볼 패드(118)에는 솔더볼(124)이 형성되지 않는다. 그 이유는 상기 접지용 솔더볼 패드(118)는 하부히트 싱크(120)와 전기적으로 연결시키기 위함이다. 따라서 TBGA 패키지(200)는 하부 히트 싱크(120)를 접지용 단자로 사용할 수 있게 된다. 이에 따라 반도체 칩(116)의 접지 특성이 안정되고, 전체적으로 TBGA 패키지(200)의 전기적 성능이 개선된다. 이어서 접착수단, 예컨대 솔더 페이스트(122)를 사용하여 하부 히트 싱크(120)를 상기 기판(110) 하부에 부착한다.
도 12는 본 발명에 의한 상부 히트 싱크 캡의 평면도이고, 도 13은 도12의 XIII-XIII' 절단면의 단면도이다.
도 12 및 도 13을 참조하면, 상부 히트 싱크 캡(112)에는 반도체 칩과 다이접착용 에폭시를 통해 접착되는 부분인 오목부(170)가 있고, 와이어 본딩 영역을 보호할 수 있는 볼록부(172)가 각각 형성되어 있다. 또한 볼록부(172) 외곽 가장자리를 따라서 구멍(174)이 형성되어 있기 때문에 봉합수지를 몰딩하는 과정에서 상기 상부 히트 싱크 캡(112) 내부로 봉합수지가 흘러 들어갈 수 있는 구조를 갖고 있다. 상기 상부 히트 싱크 캡(112)의 형태는 많은 변형이 가능하다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째, TBGA 패키지에서 열 방출 경로를 TBGA 패키지 하부와 상부의 양방향으로 설정하여 반도체 칩에서 발생하는 열을 효과적으로 외부로 방출하여 열방출 특성을 개선할 수 있다.
둘째, 기판의 접지용 솔더볼 패드가 하부 히트싱크와 전기적으로 연결되어반도체 칩의 전기적 특성을 안정화시킬 수 있다.
셋째, 반도체 패키지를 마더 보오드에 실장할 때에 하부 히트 싱크가 마더 보오드에 물리적으로 연결되어 하부 히트 싱크 위에 탑재된 반도체 칩에서 발생하는 열을 효과적으로 아래 방향으로 배출할 수 있다.

Claims (20)

  1. 절연기판 위에 회로패턴이 형성되고, 상기 회로패턴의 일부는 상기 절연기판의 관통홀을 통해 아래로 노출되며, 상기 회로패턴이 형성된 절연기판 위에는 솔더 레지스트가 형성된 기판;
    상기 기판의 솔더 레지스트 위 부분에 부착된 보강재(stiffener);
    상기 기판의 칩 패들용 회로패턴 위에 탑재된 반도체 칩;
    상기 반도체 칩의 패드와 상기 기판의 본드 핑거용 회로패턴을 연결하는 와이어(wire);
    상기 반도체 칩 및 보강재 위에서 접착되어 상기 반도체 칩 및 와이어 본딩 영역을 위에서 덮도록 설치된 상부 히트 싱크 캡(cap);
    상기 상부 히트 싱크 캡(cap)의 측면 및 상기 와이어 본딩 영역을 채우는 봉지수지;
    상기 기판의 칩 패들용 회로패턴 아래에 접착수단을 통해 부착되는 하부 히트 싱크(heat sink); 및
    상기 기판의 하부에서 솔더볼 접착용 회로패턴에 부착된 솔더볼을 구비하는것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  2. 제1항에 있어서,
    상기 절연 기판은 휘어질 수 있는 재질인 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지
  3. 제2항에 있어서,
    상기 휘어질 수 있는 재질의 절연기판은 폴리이미드인 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  4. 제1항에 있어서,
    상기 회로패턴은 솔더볼 패드(solder ball pad), 본드 핑거(bond finger) 및 칩 패들(chip paddle)을 포함하는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  5. 제4항에 있어서,
    상기 회로패턴에서 솔더볼 패드와 본드 핑거는 상기 절연기판 위에서 서로 대응되도록 연결된 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  6. 제1항에 있어서,
    상기 하부 히트 싱크는 상기 솔더볼이 녹는 온도보다 낮은 온도에서 녹는 솔더 페이스트를 사용하여 상기 기판에 부착되는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  7. 제1항에 있어서,
    상기 하부 히트 싱크는 상기 기판의 회로패턴 중에서 접지 단자용 솔더볼 패드와 전기적으로 연결되도록 부착되는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  8. 제1항에 있어서,
    상기 하부 히트 싱크의 높이는 상기 솔더볼이 녹아 마더 보오드에 부착될 때 상기 마더 보오드에 동시에 부착될 수 있는 높이인 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  9. 제1항에 있어서,
    상기 상부 히트 싱크 캡은 다이접착용 에폭시를 통해 상기 반도체 칩 표면에 부착되는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  10. 제1항에 있어서,
    상기 상부 히트 싱크 캡은 봉지수지가 흘려 들어갈 수 있는 구멍이 외곽에 설치된 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  11. 제1항에 있어서,
    상기 상부 히트 싱크 캡은 상기 반도체 칩에 접착되는 부분은 오목하고 상기 와이어 본딩 영역 위 부분은 볼록한 형태인 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  12. 제1항에 있어서,
    상기 보강재, 상부 히트 싱크 캡 및 상기 하부 히트 싱크는 열방출 특성이 우수한 재질인 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  13. 제12항에 있어서,
    상기 열방출 특성이 우수한 재질은 구리 혹은 구리 합금인 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  14. 제4항에 있어서,
    상기 칩 패들용 회로패턴 아래에는 절연기판이 존재하지 않는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  15. 휘어질 수 있는 재질의 절연기판 위에 회로패턴이 형성되고 상기 회로패턴의 일부는 상기 절연기판에 있는 관통홀을 통해 아래로 노출되고, 상기 회로패턴 위에는 솔더 레지스트가 형성된 기판을 준비하는 단계;
    상기 기판의 솔더 레지스트 위에 보강재를 접착하는 단계;
    상기 기판의 칩 패들용 회로패턴 위에 다이접착용 에폭시를 사용하여 반도체 칩을 부착하는 단계;
    상기 기판의 본드 핑거용 회로패턴과 상기 반도체 칩의 패드를 와이어로 연결하는 와이어 본딩 공정을 진행하는 단계;
    상기 반도체 칩 및 보강재에 접착되어 상기 반도체 칩 및 상기 와이어 본딩 영역을 밀봉하는 상부 히트 싱크 캡을 설치하는 단계;
    상기 히트 싱크 캡의 측면 및 상기 와이어 본딩 영역을 봉지수지로 채우는 몰딩 공정을 진행하는 단계;
    상기 기판의 칩 패들용 회로패턴 아래에 접착수단을 통해 하부 히트 싱크를 부착하는 단계; 및
    상기 기판의 하부에서 솔더볼 접착용 회로패턴에 솔더볼을 부착하는 단계를 구비하는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지 제조방법.
  16. 제15항에 있어서,
    상기 하부 히트 싱크를 부착하는 방법은 상기 솔더볼이 녹는 온도보다 낮은 온도에서 녹는 솔더 페이스트를 사용하여 상기 기판에 부착하는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지.
  17. 제15항에 있어서,
    상기 하부 히트 싱크를 부착하는 방법은 상기 기판의 회로패턴 중에서 접지 단자용 솔더볼 패드와 상기 하부 히트 싱크가 전기적으로 연결되도록 부착하는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지 제조방법.
  18. 제15항에 있어서,
    상기 상부 히트 싱크 캡은 봉지수지가 흘러 들어갈 수 있는 구멍이 외곽에 설치된 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지 제조방법.
  19. 제15항에 있어서,
    상기 보강재, 상부 히트 싱크 캡 및 하부 히트 싱크는 열방출 특성이 우수한 재질을 사용하는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지.에이(TBGA) 패키지 제조방법.
  20. 제15항에 있어서,
    상기 기판은 칩 패들용 회로패턴 아래에 절연기판이 존재하지 않는 것을 특징으로 하는 열방출 특성을 개선한 테이프 비. 지. 에이(TBGA) 패키지 제조방법.
KR1020030011338A 2003-02-24 2003-02-24 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지 KR20040076028A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030011338A KR20040076028A (ko) 2003-02-24 2003-02-24 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030011338A KR20040076028A (ko) 2003-02-24 2003-02-24 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지

Publications (1)

Publication Number Publication Date
KR20040076028A true KR20040076028A (ko) 2004-08-31

Family

ID=37362034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030011338A KR20040076028A (ko) 2003-02-24 2003-02-24 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지

Country Status (1)

Country Link
KR (1) KR20040076028A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615930B (zh) * 2017-03-17 2018-02-21 力成科技股份有限公司 散熱件及具有散熱件之晶片封裝件
US10643948B2 (en) 2018-05-28 2020-05-05 Samsung Electronics Co., Ltd. Film package and package module including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615930B (zh) * 2017-03-17 2018-02-21 力成科技股份有限公司 散熱件及具有散熱件之晶片封裝件
US10643948B2 (en) 2018-05-28 2020-05-05 Samsung Electronics Co., Ltd. Film package and package module including the same
US10840191B2 (en) 2018-05-28 2020-11-17 Samsung Electronics Co., Ltd. Film package and package module including the same

Similar Documents

Publication Publication Date Title
US6630373B2 (en) Ground plane for exposed package
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
US6737755B1 (en) Ball grid array package with improved thermal characteristics
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
TW201411788A (zh) 集成電路封裝件及其裝配方法
US20040164404A1 (en) Semiconductor package with heat dissipating structure
KR20010012187A (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP3148718B2 (ja) 熱的及び電気的に増強された半導体パッケージ
JPS6042620B2 (ja) 半導体装置の封止体
KR20040076028A (ko) 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지
JP3618393B2 (ja) 高熱伝導性を有するボールグリッドアレイ集積回路パッケージ
CN101308827A (zh) 散热型半导体封装件
KR20040077817A (ko) 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법
KR20040061860A (ko) 티이씨에스피
JPS60136348A (ja) 半導体装置
KR19980083734A (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지
KR20030086703A (ko) 반도체패키지
JP2002057247A (ja) 半導体装置と半導体装置用フイルムキャリア
JPH10308480A (ja) 半導体デバイス用封止樹脂材料及び半導体デバイス
JPH03116856A (ja) 半導体装置
KR20030035375A (ko) 방열판이 구비된 볼 그리드 어레이 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application