KR20040003127A - 캡핑층을 갖는 ｍｉｍ 캐패시터 및 그의 제조방법 - Google Patents

Abstract

캐패시터의 콘택 저항을 감소시키면서, 금속 배선 콘택 공정시 상부 전극을 보호할 수 있는 캡핑층을 갖는 MIM 캐패시터 및 그 제조방법을 개시한다. 개시된 캡핑층을 갖는 MIM 캐패시터의 제조방법은, 먼저, 반도체 기판 상부에 하부 전극을 형성하고, 상기 하부 전극 상부에 강유전막 및 금속을 포함하는 상부 전극을 형성한다. 그후, 상부 전극 상부에 폴리실리콘 캡핑층을 형성한다. 폴리실리콘 캡핑층은 수소를 포함하지 않는 가스 분위기, 예를들어 불활성 가스 분위기에서 형성한다.

Description

캡핑층을 갖는 ＭＩＭ 캐패시터 및 그의 제조방법{Capping layer of MIM capacitor and method for manufacturing the same}

본 발명은 반도체 메모리 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는 캡핑층(capping layer)을 갖는 MIM(metal-insulator-metal) 캐패시터 및 그 제조방법에 관한 것이다.

최근, 반도체 소자의 집적도가 증가함에 따라, 칩내에서 소자가 차지하는 면적이 감소되고 있다. DRAM(dynamic random access memory) 소자의 정보를 저장하는 캐패시터의 경우에도 역시, 더욱 좁아진 면적에서 이전과 동일한 또는 그 이상의 캐패시턴스를 가질 것이 요구되고 있다. 이에따라, 캐패시터의 하부 전극을 실린더(cylinder)형, 핀(fin)형 등으로 3차원 형태로 형성하거나, 하부 전극의 표면에 반구형 그레인을 피복시켜 표면적을 넓히는 방안, 유전막의 두께를 얇게 하는 방안, 또는 높은 유전 상수를 가지는 고유전 물질 또는 강유전 물질을 유전막으로 사용하는 방안이 제안되었다.

여기서, 하부 전극의 면적을 증대시키는 방식 및 유전막의 두께를 감소시키는 방식은 거의 한계에 봉착하였으며, 현재에는 고유전막을 이용하여 캐패시턴스를 증대시키는 방식이 주로 행해지고 있다.

고유전막(또는 강유전막)을 사용하여 캐패시턴스를 증대시키는 방법에 있어서, 고유전막으로는 예컨대, Ta₂O₅나 BST((Ba,Sr)TiO₃와 같은 물질이 사용되고, 전극으로는 고유전막과 반응하지 않고 일함수가 매우 높은 Pt, Ru, Ir, Rh, Os등과 같은 귀금속이 캐패시터 전극 물질로 이용되고 있다. 하지만, 이러한 고유전막은 증착 후 결정화 공정을 수반하여야 할 뿐 아니라, 캐패시터 형성후에도 고유전막내의 결함을 치유하기 위한 열처리 공정을 더 진행하여야 하므로, 공정상 번거럽다. 또한, 귀금속 물질로 된 캐패시터 상부 전극과 층간 절연막 사이에 접착 특성이 열악하므로, 캐패시터 전극과 층간 절연막 사이의 접착 특성을 개선하기 위한 막이 요구되고 있다.

이에따라, 종래에는 단일의 열처리 공정으로 고유전막의 결정화 및 결함을 치유하면서, 캐패시터의 상부 전극과 층간 절연막간의 접착 특성을 개선하기 위하여, 캐패시터 상부에 캡핑층을 도입하는 기술이 제안되었다.

도 1을 참조하여 설명하면, 기판(10) 상부에 귀금속 물질, 예를들어 Ru으로된 하부 전극(15), 유전막(20) 및 귀금속 물질, 예를들어 Ru으로 된 상부 전극(25)을 형성하여, 캐패시터(30)를 형성한다. 이때, 유전막(20)은 상술한 고유전막 또는 강유전막일 수 있다.

그후, 캐패시터를 피복하도록 캡핑층(35)을 증착한다. 캡핑층(35)은 상부 전극(25)과 이후 형성될 실리콘 산화막 계열로 된 층간 절연막간의 접착 특성을 개선하면서, 후속의 금속 배선 콘택 공정시 상부 전극(25)의 에치 스톱퍼(etch stopper)의 역할을 수행할 수 있는 물질, 예를 들어, TaO_x또는 TiN을 사용한다. 이어서, 결과물을 열처리한다. 이에따라, 유전막(20) 및 캡핑층(35)이 동시에 열처리되어, 캡핑층을 소정 온도에서 열처리하여, 유 고유전막의 결정화 및 결함을 제거함은 물론 캡핑층 역시 결정화된다. 이에따라, 다수의 열처리 공정이 배제되고, 상부 전극(25)과 층간 절연막간의 접착 특성을 개선시키면서, 이후 금속 배선 콘택 공정시 상부 전극(25)을 보호할 수 있다.

그러나, 상기한 종래의 캡핑층은 다음과 같은 문제점을 갖는다.

먼저, 캡핑층(35)을 TaO_x막으로 형성하는 경우, TaO_x막의 증착 공정이 대부분 산소 가스 분위기에서 진행되므로, 캡핑층 증착시 제공되는 산소 가스가 상부전극(25)쪽으로 확산된다. 이에따라, 상부 전극(25)의 산소 함량이 증대되어, 이후 상부 전극과 금속 배선과의 콘택시, 상부 전극과 베리어 금속막(Ti/TiN) 사이의 계면에, TiO와 같이 저항이 큰 공정 부산물이 생성된다. 이로 인하여, 콘택 저항이 증대된다.

또한, 캡핑층(35)을 TiN막으로 형성하는 경우는 다음과 같은 문제점이 있다. 먼저, TiN막을 박막(300Å 이하)으로 증착하게 되면, 다수의 열처리 공정은 배제할 수 있으나, 에치 스톱퍼로의 기능을 수행하기 어렵다. 한편, TiN막을 후막(500Å 이상)으로 증착하게 되면, 이후 열 공정시 다량의 스트레스가 인가되어, 전기적 특성이 열악해진다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 캐패시터의 콘택 저항을 감소시키면서, 금속 배선 콘택 공정시 상부 전극을 보호할 수 있는 캡핑층을 갖는 MIM 캐패시터의 제조방법을 제공하는 것이다.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 상기한 캡핑층을 갖는 MIM 캐패시터의 제조방법으로 형성되는 MIM 캐패시터를 제공하는 것이다.

도 1은 종래의 캡핑층을 갖는 MIM 캐패시터의 단면도이다.

도 2는 본 발명에 따른 MIM 캐패시터의 캡핑층을 나타내는 단면도이다.

도 3a 및 도 3b는 폴리실리콘 캡핑층을 보여주는 SEM 사진이다.

도 4는 본 발명의 다른 실시예에 따른 MIM 캐패시터의 단면도이다.

(도면의 주요 부분에 대한 부호의 설명)

100 : 반도체 기판 110 : 하부 전극

120 : 강유전막 130 : 상부 전극

140 : 캐패시터 150 : 폴리실리콘-캡핑층

160 : 보조 접착층

본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기재 및 첨부 도면에 의하여 명료해질 것이다.

상기한 본 발명의 이루고자하는 기술적 과제를 달성하기 위한 MIM 캐패시터의 제조방법은, 반도체 기판 상부에 하부 전극을 형성하고, 상기 하부 전극 상부에강유전막 및 금속을 포함하는 상부 전극을 형성한다. 그후, 상부 전극 상부에 폴리실리콘 캡핑층을 형성한다.

이때, 상기 폴리실리콘 캡핑층은 수소를 포함하지 않는 가스 분위기에서 실리콘 제공 가스를 공급하여 형성한다. 아울러, 폴리실리콘 캡핑층을 형성하는 단계 이전에, 수소를 포함하지 않는 가스로 프리 플로우하는 공정을 더 포함한다. 이때, 수소를 포함하지 않는 가스로는 불활성 가스가 이용될 수 있다.

또한, 상부 전극 및 하부 전극은 Pt, Ru, Ir, Rh, Os과 같은 귀금속군 중 어느 하나 및/또는 상기한 귀금속 산화막으로 구성된 군 중 어느 하나로 형성될 수 있다. 상기 강유전막은 Ta, Ti, Al 및 Hf 중 선택되는 하나의 물질을 포함하는 산화막 또는 (Pb,La)(Zr,Ti)O₃, SrBi₂Ta₂O₅, Bi₄Ti₄O₁₂및 (Ba,Sr)TiO₃과 같은 고유전막 중 선택되는 하나의 막으로 형성될 수 있다.

또한, 상기 상부 전극을 형성하는 단계와, 폴리실리콘 캡핑층을 형성하는 단계 사이에 보조 접착층을 더 형성할 수 있으며, 이러한 보조 접착층으로는 TiN, TaN, TiO₂, TiSiN, TaSiN 중 선택되는 하나의 막이 이용될 수 있다.

아울러, 폴리실리콘 캡핑층을 형성하는 단계 이후에, 상기 강유전막을 결정화시키기 위한 열처리 공정을 추가로 실시할 수 있으며, 상기 열처리 공정은 O₂또는 N₂가스 분위기에서 진행될 수 있다.

또한, 본 발명의 다른 견지에 따른 MIM 캐패시터는, 반도체 기판 상부에 형성되는 하부 전극과, 상기 하부 전극 상부에 형성되는 강유전막과, 상기 강유전막상부에 형성되는 금속을 포함하는 상부 전극, 및 상기 상부 전극 상부를 피복하는 폴리실리콘 캡핑층으로 구성된다. 이때, 상부 전극과 폴리실리콘 캡핑층 사이에 보조 접착층이 더 개재될 수 있으며, 이러한 보조 접착층으로는 TiN, TaN, TiO₂, TiSiN, TaSiN 중 선택되는 하나의 막이 이용될 수 있다.

(실시예)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 층이 개재되어질 수 있다.

도 2는 본 발명에 따른 MIM 캐패시터의 캡핑층을 나타내는 단면도이다. 도 3a 및 도 3b는 폴리실리콘 캡핑층을 보여주는 SEM 사진이다.

먼저, 도 2를 참조하여, 반도체 기판(100) 상부에 하부 전극(110)을 형성한다. 이때, 도면에는 도시되지 않았지만, 반도체 기판(100)에는 트랜지스터와 같은 회로 소자가 형성되어 있다. 하부 전극(110)은 예를 들어, Pt, Ru, Ir, Rh, Os과같은 귀금속군 중 어느 하나 및/또는 상기한 귀금속 산화막으로 구성된 군 중 어느 하나 또는 도핑된 폴리실리콘막으로 형성될 수 있다. 본 실시예에서는 예컨데 루테늄을 하부 전극 물질로 사용하였고, 하부 전극(110)의 형태는 공지된 다양한 형태로 제조할 수 있다. 아울러, 하부 전극(110)은 도면에 도시되지는 않았지만 하부의 회로 소자와 전기적으로 연결되도록 형성된다.

하부 전극(110) 상부에 유전막(120)을 증착한다. 유전막(120)은 예를들어, Ta, Ti, Al 및 Hf 중 선택되는 하나의 물질을 포함하는 산화막 또는 (Pb,La)(Zr,Ti)O₃, SrBi₂Ta₂O₅, Bi₄Ti₄O₁₂및 (Ba,Sr)TiO₃과 같은 강유전막 중 선택되는 하나의 막이 사용될 수 있다.

유전막(120) 상부에 상부 전극(130)을 형성한다. 상부 전극(130)은 귀금속군 및/또는 귀금속 산화막으로 구성된 군으로 형성될 수 있고, 본 실시예에서는 루테늄(Ru) 및/또는 루테늄 산화막(RuOx)으로 상부 전극(130)을 형성한다. 이에따라, 하부 전극(110), 유전막(120) 및 상부 전극(130)으로 구성되는 캐패시터(140)가 형성된다.

상부 전극(140) 상부에 본 실시예에 따른 캡핑층(150)을 형성한다. 캡핑층(150)은 상술한 바와 같이 열처리 공정을 단순화시키는 역할 이외에도, 캐패시터(150)와 이후에 형성되는 반도체 소자 예컨데, 금속 배선과의 절연을 위한 층간 절연막과의 접착력을 개선하는 역할을 한다. 본 실시예의 캡핑층(150)은 상부 전극(130)과 이후 형성되는 층간 절연막과의 접착력을 개선하고, 층간 절연막과의 식각 선택비가 우수한 물질인 폴리실리콘막으로 형성한다. 이때, 폴리실리콘 캡핑층(150)은 다음과 같은 방법으로 형성된다. 먼저, 상부 전극(150)이 형성된 결과물 상부에 수소(H₂)를 포함하지 않는 가스를 프리 플로우(pre-flow)한다. 이어서, 수소(H₂)를 포함하지 않는 가스 분위기에서 실리콘 제공 가스, 예를 들어 SiH₄가스를 공급하여 폴리실리콘 캡핑층(150)을 형성한다. 이때, 폴리실리콘 캡핑층(150)은 약 600℃ 이하, 바람직하게는 300 내지 600℃의 온도 범위에서 형성한다.

이때, 상기 수소(H₂)를 포함하지 않는 가스 분위기에서 폴리실리콘막을 증착하는 것은 다음과 같은 이유에서이다.

이론적으로, 수소(H₂)를 포함하는 가스 분위기에서 일반적인 실리콘 소오스 가스인 SiH₄가스를 공급하여 폴리실리콘막을 증착하면, SiH₄가스는 Si-H, Si-H₂, Si-H₃라디칼(radical)로 분해되고, 이러한 라디칼들의 상호 반응에 의하여, 상부 전극(130) 상부에 폴리실리콘막이 형성된다. 이때, H₂가스는 기화된다. 그러나, 수소(H₂)를 포함하는 가스 분위기에서 폴리실리콘 캡핑층(150)을 증착하게 되면, 분위기 제공 가스인 수소(H₂) 가스는 루테늄의 촉매 작용에 의하여 H(수소) 라디칼로 해리된다. 이렇게 해리된 H 라디칼은 Si-H의 H와 반응하여, H₂의 형태로 분리되고, 활성화된 Si만 남게된다. 이렇게 발생된 Si 라디칼은 상부 전극(140)인 루테늄과 반응하여 상부 전극(130) 표면에 예상치 못했던 루테늄 실리사이드가 형성된다. 루테늄 실리사이드막은 후속의 열공정시 열팽창 계수 차이로 인한 리프팅(lifting)을유발한다.

이에따라, 폴리실리콘막으로 캡핑층(150)을 형성하는 경우, 프리 플로우 공정 및 분위기 제공 가스로 수소 가스를 포함하지 않는 가스를 사용한다. 그러면, Si-H 라디칼들을 해리시키지 않아, 상부 전극(130) 상부에 폴리실리콘 캡핑층(150)만이 형성된다. 이때, 프리플로우 공정 및 분위기 조성을 위한 가스로는 아르곤(Ar), 질소(N₂) 또는 헬륨(He) 가스와 같은 불활성 가스가 이용될 수 있다.

이와같이 폴리실리콘 캡핑층(150)을 형성한다음, 유전막(120)을 결정화시켜 누설 전류를 방지하기 위하여 열처리 공정을 실시한다. 이때, 열처리 공정은 산소(O₂) 또는 질소(N₂) 분위기에서 진행한다.

여기서, 도 3a는 수소 분위기에서 폴리실리콘 캡핑층(150)을 증착하였을 경우 캡핑층의 SEM 사진으로서, 수소 분위기에서 폴리실리콘막을 증착하면, 루테늄과 실리콘 성분간의 반응이 우세해져서, 상기 사진에서와 같이 루테늄 상부 전극과 폴리실리콘 캡핑층사이에 루테늄 실리사이드막의이 형성된다. 이때, 루테늄 실리사이드막이 형성되었다는 것은 루테늄 상부 전극과 폴리실리콘 캡핑층의 경계가 불명확하다는 점에서 알 수 있다. 또한, 상기 사진을 살펴보면, 폴리실리콘 캡핑층(150)이 리프팅되어 있다.

한편, 도 3b는 본 발명과 같은 방식으로 폴리실리콘 캡핑층을 증착하였을 경우 캡핑층의 SEM 사진으로서, 본 발명과 같이 불활성 가스 분위기에서 폴리실리콘 캡핑층을 형성하면, 루테늄-상부 전극과 폴리실리콘 캡핑층간의 경계(B)가 명확할뿐만 아니라, 리프트가 발생되지 않는다.

한편, 도 4에 도시된 바와 같이, 상부 전극(130)과 폴리실리콘 캡핑층(150)사이에 루테늄 실리사이드막의 발생을 방지하기 위하여, 보조 접착층(160)을 더 개재할 수 있다. 이때, 보조 접착층(160)은 예를 들어, TiN, TaN, TiO₂, TiSiN, TaSiN 중 선택되는 하나의 막으로 형성할 수 있다. 그러면, 폴리실리콘 캡핑층(150) 증착시, 루테늄 상부 전극(130)이 노출되지 않으므로, 루테늄 상부 전극(130) 표면에 루테늄 실리사이드막이 형성되지 않는다. 이때, 보조 접착층(160)은 캡핑층(150)의 역할을 수행하지 않고 단지 접착의 기능만 제공하므로 300Å이하의 두께로 형성되어도 무방하다.

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 루테늄 상부 전극을 갖는 캐패시터를 덮는 캡핑층으로 폴리실리콘막을 사용하되, 폴리실리콘막을 수소가 포함되지 않는 가스분위기에서 증착한다.

이때, 폴리실리콘 캡핑층은 루테늄 상부 전극과 층간 절연막의 중간적인 물성을 가지므로, 접착 특성을 개선시킬 뿐 아니라, 실리콘 산화막 성분으로 된 층간 절연막간의 식각 선택비가 우수하므로, 이후 금속 배선 콘택시 에치 스톱퍼의 역할을 한다.

아울러, 상기와 같이 수소를 포함하지 않는 가스 분위기에서 폴리실리콘 캡핑층을 증착함에 따라, 루테늄 상부 전극(130) 표면에 루테늄 실리사이드를 유발하지 않아, 리프팅 현상 역시 방지된다.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (15)

1. 반도체 기판 상부에 하부 전극을 형성하는 단계;

   상기 하부 전극 상부에 강유전막을 형성하는 단계;

   상기 강유전막 상부에 금속을 포함하는 상부 전극을 형성하는 단계; 및

   상기 상부 전극 상부에 폴리실리콘 캡핑층을 형성하는 단계를 포함하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
2. 제 1 항에 있어서, 상기 폴리실리콘 캡핑층은 수소를 포함하지 않는 가스 분위기에서 실리콘 제공 가스를 공급하여 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
3. 제 2 항에 있어서, 상기 폴리실리콘 캡핑층을 형성하는 단계 이전에, 수소를 포함하지 않는 가스로 프리 플로우하는 공정을 더 포함하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
4. 제 2 항 또는 제 3 항에 있어서, 상기 수소를 포함하지 않는 가스는 불활성가스인 것을 특징으로 하는 MIM 캐패시터의 제조방법.
5. 제 1 항 또는 제 2 항에 있어서, 상기 상부 전극 및 하부 전극은 Pt, Ru, Ir, Rh, Os과 같은 귀금속군 중 어느 하나 및/또는 상기한 귀금속 산화막으로 구성된 군 중 어느 하나로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
6. 제 5 항에 있어서, 상기 강유전막은 Ta, Ti, Al 및 Hf 중 선택되는 하나의 물질을 포함하는 산화막 또는 (Pb,La)(Zr,Ti)O₃, SrBi₂Ta₂O₅, Bi₄Ti₄O₁₂및 (Ba,Sr)TiO₃과 같은 고유전막 중 선택되는 하나의 막으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
7. 제 1 항 또는 제 2 항에 있어서, 상기 상부 전극을 형성하는 단계와, 폴리실리콘 캡핑층을 형성하는 단계 사이에 보조 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
8. 제 7 항에 있어서, 상기 보조 접착층은 TiN, TaN, TiO₂, TiSiN, TaSiN 중 선택되는 하나의 막으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
9. 제 1 항, 제 2 항 또는 제 7 항에 있어서, 상기 폴리실리콘 캡핑층을 형성하는 단계 이후에, 상기 강유전막을 결정화시키기 위한 열처리 공정을 추가로 실시하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
10. 제 9 항에 있어서, 상기 열처리 공정은 O₂또는 N₂가스 분위기에서 진행되는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
11. 반도체 기판 상부에 형성되는 하부 전극;

    상기 하부 전극 상부에 형성되는 강유전막;

    상기 강유전막 상부에 형성되는 금속을 포함하는 상부 전극; 및

    상기 상부 전극 상부를 피복하는 폴리실리콘 캡핑층을 포함하는 것을 특징으로 하는 MIM 캐패시터.
12. 제 11 항에 있어서, 상기 상부 전극 및 하부 전극은 Pt, Ru, Ir, Rh, Os과 같은 귀금속군 중 어느 하나 및/또는 상기한 귀금속 산화막으로 구성된 군 중 어느 하나인 것을 특징으로 하는 MIM 캐패시터의 제조방법.
13. 제 11 항에 있어서, 상기 강유전막은 Ta, Ti, Al 및 Hf 중 선택되는 하나의 물질을 포함하는 산화막 또는 (Pb,La)(Zr,Ti)O₃, SrBi₂Ta₂O₅, Bi₄Ti₄O₁₂및 (Ba,Sr)TiO₃과 같은 고유전막 중 선택되는 하나인 것을 특징으로 하는 MIM 캐패시터의 제조방법.
14. 제 11 항에 있어서, 상기 상부 전극 및 폴리실리콘 캡핑층 사이에 보조 접착층 더 형성되어 있는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
15. 제 14 항에 있어서, 상기 보조 접착층은 TiN, TaN, TiO₂, TiSiN, TaSiN 중 선택되는 하나의 막인 것을 특징으로 하는 MIM 캐패시터의 제조방법.