KR20040000265A - 반도체 장치 - Google Patents

Abstract

본 발명은 반도체 장치에 관한 것으로서, 입력신호 라인과 전원전압 라인 사이에 직렬 연결된 복수의 다이오드를 구비하여, 외부에서 전원전압이 공급되지 않을 때 입력신호 라인으로 전원전압보다 큰 신호가 입력될 경우 반도체 장치가 동작하는 것을 방지할 수 있는 것을 특징으로 한다. 여기서 복수의 다이오드는 다이오드 연결된 MOS 트랜지스터인 것을 특징으로 한다.

본 발명에 따른 반도체 장치에 의하면, 병렬 연결형 테스트 보드를 사용하여 반도체 장치를 테스트할 때 병렬 연결된 반도체 장치들 중 현재 테스트하려고 하는 반도체 장치가 아닌 다른 반도체 장치가 동작하는 것을 방지할 수 있다. 따라서, 본 발명의 반도체 장치에 의하면, 테스트 결과 데이터의 신뢰성이 향상된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치에 관한 것으로, 특히 병렬 연결형 테스트 보드를 사용하여 반도체 장치를 테스트할 때 병렬 연결된 반도체 장치들 중 현재 테스트하려고 하는 반도체 장치가 아닌 다른 반도체 장치가 동작하는 것을 방지할 수 있는 반도체 장치에 관한 것이다.

일반적으로, 반도체 장치의 신호입력 핀들은 각각 Vcc 핀(전원전압 핀)과의사이에 클램핑 역할을 하는 클램프 트랜지스터를 회로내에 삽입하여, 입력 핀으로 공급되는 전압이 Vcc 보다 높을 경우에 입력 핀의 전압을 Vcc 레벨 이하로 유지하도록 한다. 도 1은 병렬 연결형 테스트 보드에서 병렬 연결된 반도체 장치의 dc 전류를 측정하기 위한 종래의 측정 시스템을 간략히 나타낸 도면이다. 일반적으로 병렬 연결형 테스트 보드에는 여러 개의 반도체 장치가 서로 연결되어 있는 상태에서 측정되는데, 도 1에는 2 개의 반도체 장치(10, 20)가 서로 연결되어 있는 경우에 대해 도시되어 있다. 어드레스 입력 핀 등의 신호입력 핀으로 입력신호(SI)가 인가되면 입력전압은 전압계(40)로 측정되고, 측정하려고 하는 반도체 장치로 흘러 들어가는 전류는 전류계(30)로 측정된다. 병렬 연결형 테스트 보드를 사용하여 반도체 장치를 테스트할 때, 병렬 연결된 반도체 장치들은 한번에 하나씩 테스트된다. 그런데, 병렬 연결형 테스트 보드를 사용하여 반도체 장치를 테스트할 때 병렬 연결된 반도체 장치들 중 현재 테스트하려고 하는 반도체 장치가 아닌 다른 반도체 장치가 동작하는 경우가 발생할 수 있다. 예를 들면, 현재 테스트하려고 하는 장치는 반도체 장치(10)이고, 반도체 장치(20)는 테스트를 행하지 않는다고 가정한다. 반도체 장치(10)에는 전원전압(VDD1)이 공급되지만 반도체 장치(20)에는 전원전압(VDD2)이 공급되지 않는다. 전원전압(VDD1, VDD2)이 3.5 V 일 때, 5 V 인 입력신호(SI)가 인가되면, 반도체 장치(10)는 정상적으로 테스트가 진행되고 반도체 장치(20)는 테스트가 진행되지 않아야 한다. 그런데, 전원전압(VDD2)이 인가되지 않더라도 5 V 인 입력신호에 의해 전원전압(VDD2)이 상승하게 된다. 전원전압(VDD2)이 상승하는 양은 입력신호(SI)에서 PMOS 트랜지스터(PM2)의 문턱전압(Vth)을 뺀 값이 된다. PMOS 트랜지스터(PM1, PM2)의 문턱전압(Vth)을 0.7 V 라 하면, VDD2는 4.3 V 가 되어 반도체 장치(20)는 동작하게 된다. 이와 같이 테스트를 진행하지 않아야 될 제품이 동작함으로 인해 테스트를 해야 할 제품의 테스트된 데이터의 신뢰성이 떨어지게 된다.

본 발명의 목적은 병렬 연결형 테스트 보드를 사용하여 반도체 장치를 테스트할 때 병렬 연결된 반도체 장치들 중 현재 테스트하려고 하는 반도체 장치가 아닌 다른 반도체 장치가 동작하는 것을 방지할 수 있는 반도체 장치를 제공하는 것이다.

도 1은 병렬 연결형 테스트 보드에서 병렬 연결된 반도체 장치의 dc 전류를 측정하기 위한 종래의 측정 시스템을 간략히 나타낸 도면이다.

도 2는 병렬 연결형 테스트 보드에서 병렬 연결된 반도체 장치의 dc 전류를 측정하기 위한 본 발명의 측정 시스템을 간략히 나타낸 도면이다.

<도면의 주요부분에 대한 부호의 설명>

10, 20, 50, 60 : 반도체 장치

30 : 전류계

40 : 전압계

본 발명에 따른 반도체 장치는 입력신호 라인과 전원전압 라인 사이에 직렬 연결된 복수의 다이오드를 구비하여, 외부에서 전원전압이 공급되지 않을 때 상기 입력신호 라인으로 전원전압보다 큰 신호가 입력될 경우 반도체 장치가 동작하는 것을 방지할 수 있는 것을 특징으로 한다. 상기 복수의 다이오드는 다이오드 연결된 MOS 트랜지스터인 것을 특징으로 한다.

본 발명에 따른 반도체 장치는 상기 복수의 다이오드 각각에 병렬로 연결된 퓨즈를 구비하고, 이 퓨즈들 각각을 적절히 절단함으로써 상기 입력신호 라인으로부터 상기 전원 라인으로 유입되는 전압의 양을 조절할 수 있는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 반도체 장치에 대해 설명한다.

도 2는 병렬 연결형 테스트 보드에서 병렬 연결된 반도체 장치의 dc 전류를 측정하기 위한 본 발명의 측정 시스템을 간략히 나타낸 도면으로서, 제 1 노드(N1)와 접지 사이에 연결되어 있고 제 1 노드(N1)로 입력되는 입력신호(SI)의 전압을 측정하는 전압계, 제 1 노드(N1)와 제 2 노드(N2) 사이에 연결되어 있고 입력신호(SI)를 수신하여 제 1 노드(N1)와 제 2 노드(N2) 사이에 흐르는 전류를 측정하는 전류계, 제 2 노드(N2)를 통해 입력신호(SI)를 동시에 수신하는 제 1 반도체 장치(50), 및 제 2 반도체 장치(60)를 구비한다.

제 1 반도체 장치(50)는 전원전압(VDD1)과 제 2 노드(N2) 사이에 직렬 연결되어 있고 각각의 게이트 단자와 소스 단자가 연결되어 있는 PMOS 트랜지스터들(PM1, PM2, PM3), PMOS 트랜지스터(PM3)의 소스 단자와 드레인 단자 사이에 병렬로 연결되어 있는 퓨즈(F5), PMOS 트랜지스터(PM4)의 소스 단자와 드레인 단자 사이에 병렬로 연결되어 있는 퓨즈(F6), 제 2 노드(N2)에 연결된 드레인 단자와 인에이블 신호(PSIG1)가 인가되는 게이트 단자를 갖는 NMOS 트랜지스터(NM1), NMOS 트랜지스터(NM1)의 소스 단자에 연결된 드레인 단자와 인에이블 신호(PSIG1)가 인가되는 게이트 단자를 갖는 NMOS 트랜지스터(NM2), NMOS 트랜지스터(NM2)의 소스 단자와 접지 사이에 연결되어 있는 퓨즈(F1), NMOS 트랜지스터(NM2)의 드레인 단자에 연결된 드레인 단자와 NMOS 트랜지스터(NM2)의 게이트 단자에 연결된 게이트 단자를 갖는 NMOS 트랜지스터(NM3), 및 NMOS 트랜지스터(NM3)의 소스 단자와 접지 사이에 연결되어 있는 퓨즈(F2)를 구비한다.

제 2 반도체 장치(60)는 제 1 반도체 장치(50)와 동일한 구성을 갖는다.

이하, 도 2에 도시된 본 발명에 따른 반도체 장치의 동작에 대해 설명한다.

병렬 연결형 테스트 보드에는 여러 개의 반도체 장치가 서로 연결되어 있으며, 한번에 하나씩 순차적으로 측정된다. 도 2에는 설명을 용이하게 하기 위해 2 개의 반도체 장치가 서로 연결되어 측정되는 경우에 대해 도시하였다. 제 1 반도체 장치(50)에 전원전압(VDD1)이 공급되고 인에이블 신호(PSIG1)가 "하이" 상태로 되면 제 1 반도체 장치(50)는 정상적으로 동작한다. 이 때 입력신호(SI)가 전류계(30)를 통과하여 노드(N2)에 인가되면 전류가 NMOS 트랜지스터(NM1)를 통해 흐르고, 이 전류는 전류계(30)에 의해 측정된다. 전류미러를 형성하는 트랜지스터들(NM2, NM3)은 크기가 서로 다를 수 있고 퓨즈들(F1, F2)도 각각 연결되어 있거나 절단되어 있을 수 있다.

제 1 반도체 장치(50)가 측정중일 때에 제 2 반도체 장치(60)에서는 전원전압(VDD2)이 공급되지 않기 때문에 제 2 반도체 장치(60)는 동작하지 않아야 한다. 예를 들어, 전원전압(VDD1, VDD2)이 3.5 V 이고 입력신호(SI)를 5 V 라 할 때, 제 2 반도체 장치(60)에는 전원전압(VDD2)이 공급되지 않더라도 전원전압(VDD2)은 입력신호(SI)의 전압에서 PMOS 트랜지스터(PM2)의 문턱전압(Vth)을 뺀 값만큼 상승하게 된다. PMOS 트랜지스터(PM1, PM2)의 문턱전압(Vth)을 0.7 V 라 하면, 전원전압(VDD2)은 4.3 V 가 되어 반도체 장치(20)는 동작하게 된다. 퓨즈(F7)와 퓨즈(F8)가 절단되면 전원전압(VDD2)과 노드(N2) 사이에는 다이오드 연결된 3 개의 트랜지스터(PM5, PM6, PM2)가 존재하게 되고, 전원전압(VDD2)은 2.9 V 가 되어 반도체 장치(20)는 동작하지 않게 된다.

반도체 장치(60)가 동작하는 전원전압(VDD2)의 크기에 따라 퓨즈(F7, F8)를 적절하게 절단하여 입력신호 라인에서 전원전압 라인으로 유입되는 전압의 양을 조절할 수 있다.

종래의 기술에서는 현재 테스트하려고 하는 반도체 장치가 아닌 다른 반도체 장치가 동작하는 경우가 발생할 수 있었는데, 본 발명에 따른 반도체 장치에 의해 이런 현상을 방지할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

상술한 바와 같이, 본 발명에 따른 반도체 장치는 병렬 연결형 테스트 보드를 사용하여 반도체 장치를 테스트할 때 병렬 연결된 반도체 장치들 중 현재 테스트하려고 하는 반도체 장치가 아닌 다른 반도체 장치가 동작하는 것을 방지할 수 있다. 따라서, 본 발명의 반도체 장치에 의하면, 테스트 결과 데이터의 신뢰성이 향상된다.

Claims (4)

1. 입력신호 라인과 전원전압 라인 사이에 직렬 연결된 복수의 다이오드를 구비하여, 외부에서 전원전압이 공급되지 않을 때 상기 입력신호 라인으로 전원전압보다 큰 신호가 입력될 경우 반도체 장치가 동작하는 것을 방지할 수 있는 것을 특징으로 하는 반도체 장치.
2. 제 1 항에 있어서, 상기 복수의 다이오드는 다이오드 연결된 MOS 트랜지스터인 것을 특징으로 하는 반도체 장치.
3. 제 1 항 또는 제 2 항에 있어서, 상기 반도체 장치는

   상기 복수의 다이오드 각각에 병렬로 연결된 퓨즈를 구비하고, 이 퓨즈들 각각을 적절히 절단함으로써 상기 입력신호 라인으로부터 상기 전원 라인으로 유입되는 전압의 양을 조절할 수 있는 것을 특징으로 하는 반도체 장치.
4. 제 1 항 또는 제 2 항에 있어서, 상기 반도체 장치는

   병렬 연결형 테스트 보드를 사용하여 반도체 장치를 테스트할 때 병렬 연결된 반도체 장치들 중 현재 테스트하려고 하는 반도체 장치가 아닌 다른 반도체 장치가 동작하는 것을 방지할 수 있는 것을 특징으로 하는 반도체 장치.