KR20030074233A - 자기 저장 장치용 합성 페리 자성 기준층 - Google Patents

자기 저장 장치용 합성 페리 자성 기준층 Download PDF

Info

Publication number
KR20030074233A
KR20030074233A KR10-2003-0013710A KR20030013710A KR20030074233A KR 20030074233 A KR20030074233 A KR 20030074233A KR 20030013710 A KR20030013710 A KR 20030013710A KR 20030074233 A KR20030074233 A KR 20030074233A
Authority
KR
South Korea
Prior art keywords
magnetic
layer
magnetic material
reference layer
material layers
Prior art date
Application number
KR10-2003-0013710A
Other languages
English (en)
Other versions
KR100978641B1 (ko
Inventor
샤르마마니쉬
트란룽더
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030074233A publication Critical patent/KR20030074233A/ko
Application granted granted Critical
Publication of KR100978641B1 publication Critical patent/KR100978641B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H01F10/3277—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets by use of artificial ferrimagnets [AFI] only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Magnetic Record Carriers (AREA)

Abstract

본 발명은 자기 저장 장치용의 합성 페리 자성 기준층(synthetic ferrimagnet reference layer)(14)에 관한 것이다. 기준층(14)은 제 1 및 제 2 자기 방향으로 자화되어 구동될 수 있는 제 1 자기 재료층(50)과 제 2 자기 재료층(52)을 가진다. 자기 재료층(50, 52) 사이의 스페이서층(spacer layer)(54)은 자기층(50, 52)을 반대 방향으로 자기적으로 결합시키는데 적합한 수치를 가진다. 자기 재료의 층(50, 52)은 실질적으로 동일한 보자력(coercivity)을 가진다.

Description

자기 저장 장치용 합성 페리 자성 기준층{SYNTHETIC FERRIMAGNET REFERENCE LAYER FOR A MAGNETIC STORAGE DEVICE}
본 발명은 자기 저장 장치(magnetic storage device)의 분야에 관한 것이다. 더 자세하게는, 본 발명은 자기 저장 장치용의 합성 페리 자성 기준층(synthetic ferrimagnet reference layer)에 관한 것이다.
자기 랜덤 액세스 메모리(magnetic random access momory : MRAM)는 DRAM, SRAM 및 플래쉬 메모리(flash memory) 등의 단기적 저장 메모리에 비해서 더 작은 전력을 소모하는 비휘발성 메모리 셀이다. MRAM은 하드 드라이브 등의 종래의 장기적 저장 장치에 비해서 훨씬(대단히) 빠른 판독 및 기록 동작을 수행할 수 있다. 게다가, MRAM은 더 소형(compact)이고, 하드 드라이브에 비해서 전력을 덜 소모한다.
전형적인 MRAM 장치는 메모리 셀의 어레이, 메모리 셀의 열을 따라 연장된 워드 라인(word line) 및 메모리 셀의 행을 따라 연장된 비트 라인(bit line)을 포함한다. 각각의 메모리 셀은 워드 라인과 비트 라인의 교차점에 위치한다.
이러한 메모리 셀은 스핀 의존 터널링 접합(spin dependent tunneling junction : SDT) 등의 터널링 자기 저항(tunneling magneto-resistive : TMR) 장치에 기반을 두고 있다. 전형적인 SDT 접합은 피닝층(pinned layer), 센스층(sense layer) 및 피닝층과 센스층 사이에 개재된 절연 터널 장벽(insulating tunnel barrier)을 포함한다. 피닝층은 관심 범위 내에서 인가된 자기장의 존재에 의해서 회전되지 않도록 고정된 자기 방향을 가진다. 센스층은 2개의 방향 중의 한쪽-피닝층의 자화와 동일한 방향 또는 피닝층의 자화와 반대 방향-으로 향하도록 자화(magnetization)될 수 있다. 피닝층과 센스층이 동일한 방향으로 자화되면, SDT 접합의 배향(orientation)은 "평행(parallel)"하다고 할 수 있다. 피닝층과 센스층의 자화 배향이 서로 반대이면, SDT 접합의 배향은 "반평행(anti-parallel)"하다고 할 수 있다. 이러한 2개의 안정한 배향인 평행 및 반평행은 '0' 및 '1'의 논리값에 대응될 수 있다.
피닝층의 자화 배향은 아래에 놓인 반강자성(antiferromagnetic : AF) 피닝층에 의해 고정될 수 있다. AF 피닝층은 큰 교환 필드(exchange field)를 제공하며, 이는 피닝층의 자화를 한 방향으로 고정한다. 아래에 놓인 AF층은 일반적으로 제 1 및 제 2 시드층(seed layer)이다. 제 1 시드층은 제 2 시드층이 결정 구조의 배향으로 성장하도록 허용한다. 제 2 시드층은 AF 피닝층의 결정 구조 방향을 설정한다.
종래의 몇몇 자기 저항 메모리 장치(magneto-resistive memory device) 내의 피닝층은 순 자기 모멘트(net magnetic moment)를 가지는데, 이는 바람직하지 않은 효과를 가져온다. 이러한 문제점 중의 하나는 탈자화계(demagnetizing field)이다. 예를 들면, 피닝층의 자기층은 센스층에 도달(reach)하여 센스층과 상호 작용한다. 센스층이 자체의 자화 배향으로 정보를 저장하기 때문에, 확실히 센스층의 자화 배향은 유지되어야 한다. 그러므로, 자기장의 세기가 너무 커지면 피닝층으로부터의 자기장의 상호 작용으로 데이터가 손실될 수 있다. 두 번째의 문제점은 피닝층에서의 자기장의 존재로 인해 데이터층의 상태를 스위칭하기 위해서 비대칭(asymmetric) 자기장이 데이터층의 상태를 스위칭하기 위해 사용될 필요가 있는데, 이는 기록 공정을 더 복잡하게 만든다. 더 추가적인 문제점은 기록 공정 도중에 표류 자기장(stray magnetic field)에 대한 내성이 저하된다는 것이다.
고용량 메모리를 제조하는 것이 바람직하기 때문에, 이러한 메모리 셀의 어레이를 가능한 한 조밀하게 제조하는 것이 바람직하다. 불행하게도, 모든 기준층의 점증적 탈자기 효과(cumulative demagnetizing effect)로 인해 메모리 셀이 패킹(packing)될 수 있는 밀도가 제한된다.
피닝된 구조의 또 다른 단점은 피닝을 달성해야할 재료(예를 들면, AF 피닝층 및 시트층)가 제조하기 복잡하고 비용이 비싸다는 점이다.
그러므로, 자기 저항 메모리 셀을 사용하는 정보 저장 장치의 필요성이 존재한다. 종래의 자기 저장 장치 내에 존재할 수 있는 탈자기화계를 최소화시키는 장치에 대한 필요성이 추가적으로 존재한다. 또한 종래의 자기 저장 장치에 비해 더 경제적으로, 더 소량의 간단한 재료를 가지고 제조할 수 있는 장치에 대한 필요성이 추가적으로 존재한다.
따라서, 본 발명의 실시예는 자기 저장 장치용의 합성 페리 자성 기준층을 제공한다. 본 발명의 실시예는 종래의 자기 저장 장치에 존재할 수 있는 탈자기화계를 최소화하는 장치를 제공한다. 또한, 자기 저장 장치용의 합성 페리 자성 기준층이 개시된다. 기준층은 제 1 및 제 2 자기 배향으로 자화되어 작동될 수 있는 제 1 및 제 2 자기 재료층을 가진다. 자기 재료층 사이의 스페이서층은 자기층을 반대 방향으로 자기적으로 결합시키기에 적합한 수치를 가진다. 자기 재료층은 실질적으로 동일한 보자력(coercivity)을 가진다.
본 명세서에 통합되어 일부를 형성하는 첨부된 도면에서는 본 발명의 실시예에 대해서 도시하고, 그에 해당하는 설명과 함께 본 발명의 원리를 설명하는 역할을 수행한다.
도 1은 본 발명의 실시예에 따른 자기 메모리 장치를 도시하는 도면,
도 2a 및 도 2b는 본 발명의 실시예에 따른 기준층을 도시하는 도면,
도 3a는 본 발명의 실시예에 따른 기준층의 히스테리시스 곡선(hysteresis loop)을 도시하는 도면,
도 3b는 본 발명의 실시예에 따른 기준층에 대한 도 3a의 히스테리시스 곡선의 확대도,
도 4a 및 도 4b는 본 발명의 실시예에 따른 기준층을 도시하는 도면,
도 5는 본 발명의 실시예에 따라 자기 메모리 장치의 비트를 판독하기 위한 공정 단계에 대한 순서도,
도 6은 본 발명의 실시예에 따른 자기 저장 장치를 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
11 : 자기 터널 접합14 : 기준층
16 : 터널 장벽18, 20, 22 : 도전체
24 : 절연체50, 52 : 자기 재료층
54 : 스페이서층
아래의 본 발명의 상세한 설명에서, 본 발명의 완전한 이해를 제공하기 위해서 다수의 구체적인 세부 사항을 제시한다. 그러나, 당업자들에게는, 본 발명이 이러한 구체적인 세부 사항 없이도 실행될 수 있고, 이와 다른 요소나 방법을 사용하여 실행될 수 있다는 사실이 명백할 것이다. 본 발명의 관점을 불필요하게 모호하게 만들지 않도록, 잘 알려진 방법, 절차, 부품 및 회로 등의 다른 예시는 설명하지 않았다.
도 1을 참조하면, 자기 메모리 소자(10)는 데이터층(12), 기준층(14) 및 데이터층(12)과 기준층(14) 사이의 터널 장벽(16)을 가지는 자기 터널 접합(magnetic tunnel junction)(11)을 포함한다. 층(12, 14)은 둘 다 페리 자성 재료(ferrimagnetic material)로 제조할 수 있다. 데이터층(12)은 2 방향 중의 한쪽으로 배향될 수 있는 자화(벡터 M1으로 나타냄)를 가지는데, 전형적으로는 데이터층(12)의 용이축(the easy axis)(EA1)을 따라서 배향된다.
기준층(14)은 순 자기 모멘트가 실질적으로 영이 되도록 구성될 수 있다. 그러므로, 기준층(14)의 순 자기 벡터는 실질적으로 영이라 할 수도 있다. 그러나, 기준층(14)은 예를 들면, 자기 벡터(M2A, M2B) 등의 복수의 자기 벡터를 가질 수 있다. 이러한 2개의 벡터는 같고 반대 방향이어서, 그에 따라 어느 정도 떨어진 거리에서 서로 상쇄될 수 있다. 그러나, 자화 벡터(M2A)는 자화 벡터(M2B)에 비해서 터널 벡터에 더 근접할 수 있다. 2개의 자화 벡터(M2A, M2B)는 두 방향 중의 어느 쪽으로도 배향될 수 있는데, 전형적으로는 y축을 따라서 배향된다. 그러나 자기 벡터(M2A, M2B)는 기준층(14)의 용이축(EA2)에 수직해야 할 필요는 없다.
데이터층(12)과 기준층(14)의 자화 벡터(M1 및 M2A)가 동일한 방향을 가리키면, 자기 터널 접합(11)의 자화 배향은 "평행"하다고 말할 수 있다. 데이터층(12)과 기준층(14)의 자화 벡터(M1 및 M2A)가 서로 반대 방향을 가리키면, 자기 터널 접합(11)의 자화 배향은 "반평행"하다고 말할 수 있다. 이러한 2개의 자화 배향(평행 및 반평행)은 논리값 '0' 및 '1'에 대응될 수 있다. 어떤 자화 배향에 의해서 표현된 논리값은 임의적이다.
절연 터널 장벽(16)에 의해 데이터층(12)과 기준층(14) 사이에 양자 역학 터널링(quantum mechanical tunneling)이 발생될 수 있다. 이러한 터널링 현상은 전자 스핀에 의존하여, 자기 터널 접합(11)의 저항이 데이터층(12) 및 기준층(14)의 자화 벡터(M1 및 M2A)의 상대적 배향에 대한 함수가 되게 한다. 그러므로, 1 비트는 데이터층(12)과 기준층(14)의 자화 배향을 서로 다르게 되도록 설정하는 것에 의해 저장될 수 있다. 예를 들면, 자기 터널 접합(11)의 자화 배향이 평행하면 자기 터널 접합(11)의 저항은 제 1 저항값(R)이고, 자화 배향이 반평행이면, 제 2 저항값(R+ΔR)이 된다. 그러나, 본 발명은 두 층의 자화 배향이 서로 평행하거나 반형행이어야 한다고 제한하지는 않는다. 더 일반적으로, 2개의 서로 다른 상태에서, 위의 층 사이에서 측정된 저항이 서로 다르게 되도록 각 층의 자화 배향을 선택할 수도 있다. 2개의 안정한 자화 배향은 데이터층(12) 및 기준층(14)의 자화 벡터(M1 및 M2A)의 자기 방향 사이의 제 1 각도 범위와 제 2 각도 범위를 포함할 수 있는데, 여기에서, 터널층 양단의 전기 저항은 2개의 안정한 방향에 대응되는 제 1 및 제 2 저항을 가진다.
절연 터널 장벽(16)은 알루미늄 산화물(Al2O3), 실리콘 이산화물(SiO2), 탄탈 산화물(Ta2O5), 실리콘 질화물(SiN4), 알루미늄 질화물(AlNx) 또는 마그네슘 산화물(MgO)로 형성될 수 있다. 다른 유전체 및 특정한 반도체 재료가 절연 터널 장벽(insulating tunnel barrier)(16)으로 사용될 수 있다. 절연 터널 장벽(16)의 두께는 0.5㎚ 내지 약 3㎚의 범위일 수 있다. 그러나, 본 발명은 이러한 범위를 한정하지 않는다.
데이터층(12)은 페리 자성 재료로 형성될 수 있다. 기준층(14)은 인공 반강자성체(artificial antiferromagnet)로도 알려져 있는 합성 페리 자성체(SF)로 구현될 수 있다.
y축을 따라 연장하는 제 1 도전체(18)는 데이터층(12)과 접촉되어 있다. x축을 따라 연장하는 제 2 도전체(20)는 기준층(14)과 접촉하고 있다. 제 1 및 제 2 도전체(18, 20)는 직교하는 것으로 도시되어 있다. 그러나, 본 발명은 직교하는 배향에 한정되지 않는다. 제 2 도전체(20)의 아래에는 제 3 도전체(22)가 있는데, 또한 x축을 따라 연장된다. 전기 절연체(24)(예를 들면, 유전 재료층)는 제 2 및 제 3 도전체(20, 22)를 분리한다. 도전체(18, 20, 22)는 알루미늄 구리, 금 및 은 등의 전기적으로 도전성인 재료로 형성될 수 있다.
다음으로, 도 2a 및 2b를 참조하면, 합성 페리 자성 기준층(14)은 스페이서층(54)(예를 들면, 스페이서 층(54)은 금속일 수 있음)에 의해 분리된 제 1 및 제 2 강자성층(ferromagnetic layer)(50, 52)을 포함할 수 있다. 강자성층(50, 52)은, 예를 들면, 코발트 철(CoFe), 니켈 철(NiFe), 코발트(Co) 등의 재료로 형성될 수 있으며, 스페이스층(54)은 예를 들면, 루테늄(Ru), 레늄(Re), 로듐(Rh), 구리(Cu), 텔루르(Te), 크롬(Cr) 등의 전기적으로 도전성이고 자기적으로는 절연성인 재료로 형성될 수 있다.
도 2a 및 도 2b에서 도시된 바와 같이, 제 1 및 제 2 강자성층(50, 52)을 결합시켜, 그들의 자기 방향이 반평행하도록 스페이스층(54)의 수치(예를 들면, 두께)를 선택할 수 있다. 이 두께는 스페이서층(54)을 형성하는 재료에 의존한다.일 실시예에서, 이 두께는 약 0.2㎚에서 2㎚ 사이일 수 있다. 그러나 다른 두께로도 2개의 강자성층(50, 52)을 결합하기에 적합할 수 있다.
예를 들면, 상부 강자성층(52)의 자화 벡터(M2A)가 음의 y축을 따라 도시되어 있다. 하부 강자성층(50)의 자화 벡터(M2B)는 도 2a의 양의 y축을 따라 도시되어 있다.
극도로 낮은 보자력으로 인해, SF 기준층(14)의 자화 벡터(M2A, M2B)는 도 2a 및 도 2b에 도시된 자화 배향 사이에서 쉽게 스위칭될 수 있다. 실제적으로, 강자성층(50, 52)의 자화 벡터(M2A, M2B)의 자기 배향은 자기장이 인가되기 바로 전에 어떤 방향으로도 될 수 있다. 일단 자기장이 인가되면, 그들의 자기 배향을 알 수 있다. 도 2a 및 도 2b에 도시된 알려진 위치(예를 들면, 인가된 자기장에 수직한 위치)로 자화 벡터(M2A, M2B)를 위치시키기 위해서는 매우 작은 자기장을 강자성층(50, 52)에 인가하기만 하면 된다.
본 발명의 몇몇 실시예에서, 합성 페리 자성 기준층(14)은 2개 이상의 강자성층을 포함한다. 이들 실시예에서, 인접한 강자성층은 스페이서층(54)에 의해 결합되어, 서로 반대 방향의 자기 배향을 가질 수 있다. 합성 페리 자성 기준층(14)의 순 자기 모멘트는 실질적으로 영이다. 실시예에서는 합성 페리 자성 기준층(14) 내에 짝수 및 홀수의 강자성층을 제공한다.
도 3a는 CoFe 3nm/Ru 0.75nm/CoFe 3nm의 예시적인 수치와 재료로 이루어진 합성 페리 자성 기준층(14)의 전형적인 히스테리시스 곡선(hysteresis loop)을 도시한다. 각각의 강자성층(50, 52)은 개별적으로, 예를 들면, 약 10∼100에르스텟(Oersted)(예를 들면, 약 800∼8000 암페어/미터)의 보자력과 유사한 히스테리시스 곡선을 가진다. 그러나 본 발명은 이 보자력의 범위에 한정되지 않는다. 2개의 강자성층(50, 52)의 보자력은 실질적으로 동일할 수도 있다. 이는 같은 두께의 동일 재료를 사용함으로써 성립될 수 있으나, 본 발명은 실질적으로 동일한 보자력을 이루기 위해 이러한 방법에 한정되지 않는다. 더욱이, 각 강자성층이 동일한 보자력을 가질 필요가 없다. 2개 이상의 강자성층을 가진 실시예에서, 강자성층의 결합된 보자력에 의해 기준층(14)의 순 자기 모멘트는 실질적으로 영이 될 수 있다.
예시된 바와 같이, 결합된 강자성층(50, 52)의 히스테리시스 곡선은 순 자기 모멘트가 영인 원점을 통과할 수 있다. 2개 이상의 강자성층을 가진 실시예에서, 강자성층의 결합된 모멘트로 기준층(14)의 순 자기 모멘트가 실질적으로 영이 될 수 있다. 그러므로, 몇몇 실시예에서는, 강자성층이 동일한 모멘트를 가지지 않는다.
2개의 강자성층(50, 52)의 자화 벡터(M2A, M2B) 사이의 교환 결합(exchange coupling)은 매우 강할 수도 있다. 결과적으로, 강자성층(50, 52)의 자화 벡터(M2A, M2B)를 포화시키기 위해서는 매우 강한 자기장이 필요할 수도 있다. 예를 들면, 강자성층(50, 52)을 모두 같은 방향으로 완전히 회전시키기 위해서는 4000 에르스텟(예를 들면, 3.2×105암페어/미터)의 자기장이 필요할 것이다. 스페이서층(54)으로서 적합한 층 두께와 재료를 선택하는 것에 의해서, 정상 작동 상태에서 매우 작은 회전만이 발생되고, 강자성층(50, 52)이 180° 차이의 방향을 향하도록 적당히 강한 교환 결합을 형성할 수 있다.
도 3a를 계속하여 참조하면, 상대적으로 강한 자기장에 노출되었을 때, 강자성층(50, 52)이 회전하여 인가된 장의 방향으로 향할 수도 있다. 이는 Hs가 양 또는 음의 방향으로 큰 지점에서, 히스테리시스 곡선의 아래에 2중 화살표를 평행하게 하여 도시되어 있다. 이는 또한 도 4a 및 도 4b에도 도시되어 있는데, 여기에서 자화 벡터(M2A, M2B)는 인가된 자기장(H)에 평행한 것으로 도시되어 있다. 강자성층(50, 52)을 둘다 포화시키기 위해서 요구되는 장은 자기 저항 장치를 판독하는 데 통상적으로 사용되는 것보다도 실질적으로 더 크다.
더 낮은 자기장 하에서는 2개의 안정한 자화 배향이 존재할 수도 있고, 이들은 인가된 장에 대해 직교할 수도 있다. 도 3을 다시 참조하면, y축에 가까워질 때, 화살표는 강자성층(50, 52)의 자화 벡터가 인가된 장에 대해 직교한다는 것을 나타내기 위해서 위와 아래를 가리키도록 도시되어 있다.
도 3b는 낮게 인가된 자기장을 도시하는 도 3a의 히스테리시스 곡선에 대해 더 세부적으로 도시한다. 자기 저항 장치에서 판독 및 기록 동작을 위해 전형적으로 사용되는 자기장 하에서, 자기 벡터(M2A, M2B) 사이의 180°에서 벗어난 회전의 양은 매우 작을 것이다. 예를 들면, 인가된 자기장이 대략 100 에르스텟(약 800∼8000 암페어/미터)일 때, θ각도는 대략 2°이다. θ는 자기 벡터(M2A, M2B)가 인가된 장에 대해 직교하는 방향에서 벗어난 각도이다. 그러므로, 자기 벡터는 정상 작동 상태 하에서 인가된 장에 대해 거의 직교한다. 또한 이 상태는 도 2a및 도 2b에 도시되어 있다.
다음으로, 도 5의 순서도를 참조하면, 이 실시예는 자기 저장 장치를 작동하기 위한 방법을 제시한다. 프로세스 단계(510)는 데이터층(12) 내에 정보의 비트를 저장한다. 이는 하나 혹은 그 이상의 전류를 선택된 워드 라인(18) 및/또는 비트 라인(20)에 인가하여 데이터층(12) 내의 자화 벡터(M1)를 설정하는 것에 의해 성립될 수 있다. 강자성층(50, 52)의 자기 배향(M2A, M2B)은 나중에 설정될 수 있으므로, 이 시점에서 중대한 문제는 아니다.
예를 들면, 일 실시예에서, 데이터는 기록 전류를 제 1 및 제 2 도전체(18, 20)에 공급하는 것에 의해 자기 터널 접합(11)에 기록될 수 있다. 제 1 도전체(18)에 공급된 전압은 제 1 도전체(18) 주위에 자기장을 생성하고, 제 2 도전체(20)에 공급된 전압은 제 2 도전체(20) 주위에 자기장을 생성한다. 2개의 자기장이 결합되면, 데이터층(12)의 보자력을 초과하게 되므로, 데이터층(12)의 자화 벡터(M1)가 원하는 방향으로 설정되도록 한다(이 방향은 제 1 및 제 2 도전체(18, 20)에 공급된 전류의 방향에 의존할 것임). 위의 자화는 논리값 '1'에 대응하는 방향 또는 논리값 '0'에 대응하는 방향 중 어느 쪽으로도 설정될 수 있다.
기록 전류가 도전체(18, 20)로부터 제거된 후에, 데이터층(12)의 자화 벡터(M1)는 자체의 방향을 유지한다. 강자성층(50, 52)의 자화 벡터(M2A, M2B)는 기록 프로세스에 의해 영향을 받을 수 있고, 방향을 유지하거나 유지하지 않을 수 있다. 기준층(14)이 "초 연성(ultra-soft)"이면, 기록 전류가 제 1 및 제 2 도전체(18, 20)에서 제거되었을 때, 자화 벡터(M2A, M2B)는 그 자화 배향을 상실할 수있다.
일 실시예에서, 제 3 도전체(22)가 기록 동작을 보조하기 위해서 사용될 수 있다. 기록 동작 중에 제 3 도전체(22)에 전류를 공급하는 것에 의해서, 제 3 도전체(22) 주위의 결과적인 자기장은 다른 2개의 자기장과 결합되어 데이터층(12)의 자화 벡터(M1)를 원하는 배향으로 설정하는 것을 돕는다.
단계(520)에서, 자기장이 기준층(14)에 인가되어 기준층(14)의 층(예를 들면, 강자성층(52)) 내에 자기 배향(예를 들면, M2A)을 설정하는데 이는 실질적으로 자기장과 직교한다. 기준층(14) 그 자체는 실질적으로 동일한 보자력을 가지고, 서로 반대 방향에서 자기적으로 결합된 제 1 및 제 2 층을 가진다. 기준층(14)의 제 1 강자성층(52)의 자기 배향은 데이터층(12) 내의 자기 배향(M1)과 실질적으로 평행하거나 실질적으로 반평행하다.
예를 들면, 전류가 제 3 도전체(22)에 공급될 수 있고, 그에 따른 자기장으로 강자성층(50, 52)의 자화 벡터(M2A, M2B)가 특정한 방향으로 설정될 수 있다. 제 3 도전층(22)이 하나의 강자성층(50 또는 52)으로부터 다른 것에 비해 더 멀리 위치되기 때문에, 각 강자성층(50, 52) 내에서의 자기 배향은 한 방향으로 향하려는 자체의 성향으로 알 수 있는데, 이 방향은 부분적으로, 제 3 도전체(22)를 통과하는 전류의 방향에 의존한다. 결과적인 자기장은 데이터층(12)의 자화 벡터(M1)에 영향을 주지 않는다. 더욱이, 기준층(14)의 보자력이 극도로 낮기 때문에, 제 3 도전체 전류의 크기도 낮을 것이다. 예를 들면, 균형(balanced) 합성 페리 자성 기준층(14)의 보자력은 수 에르스텟(예를 들면, 수백 암페어/미터)에 불과할 수 있다.
단계(530)에서, 데이터층(12)의 자기 배향을 결정하기 위해서 제 1 강자성층(52)과 데이터층(12) 사이의 저항을 측정한다. 이 방식으로, 저장 소자에 저장된 비트가 결정된다. 이 단계는 전류가 제 3 도전체(22)에 공급되는 동안 자기 터널 접합(11)의 양단에 전압을 인가하는 것에 의해 성취될 수 있다. 자기 터널 접합(11) 양단에 전압을 인가하는 데 제 1 및 제 2 도전체(18, 20)를 사용할 수 있다. 이 전압은 센스 전류가 자기 터널 접합(11)을 거쳐서 흐르게 한다. 센스 전류(Is)는 자기 터널 접합(11)의 저항에 역비례한다. 그러므로, Is=V/R 또는 Is=V/(R+ΔR)이고, 여기에서, Is는 센스 전류, R은 소자(10)의 공칭 저항(nominal resistance), ΔR는 평행 자화 배향과 반평행 자화 배향 사이의 저항 차이이다.
다음으로 도 6을 참조하면, 도 6은 자기 터널 접합(11)의 어레이(612)를 포함하는 MRAM 소자(610)를 도시한다. 자기 터널 접합(11)은 행과 열로 배열되어 있는데, 행은 y 방향을 따라 연장되고, 열은 x 방향을 따라서 연장된다. MRAM 소자(610)의 도시를 단순화하기 위해서 비교적 작은 수의 자기 터널 접합(11)만을 도시하였다. 실제적으로, 어떤 크기의 어레이도 사용될 수 있다.
워드 라인(18)으로서 기능하는 전기적으로 도전성 요소는 어레이(612)의 한 쪽의 면 내에서 x 방향을 따라서 연장된다. 워드 라인(18)은 자기 터널 접합(11)의 데이터층(12)과 접촉하고 있다. 비트 라인(20)으로서 기능하는 전기적으로 도전성인 요소는 어레이(612)에 인접한 쪽의 면 위에서 y 방향을 따라 연장된다. 비트 라인(20)은 자기 터널 접합(11)의 기준층(14)과 접촉되어 있다. 어레이(612)의 각 행에 대해 하나의 워드 라인(18)이 존재하고, 어레이(612)의 각 열에 대해 하나의 비트 라인(20)이 존재할 수 있다. 각각의 자기 메모리 터널 접합(11)은 워드 라인(18)과 비트 라인(20)의 교차점에 위치한다.
판독 라인(read line)(22)으로서 기능하는 전기적 도전성 요소는 또한 y 방향을 따라서 연장된다. 기록 라인(write line)(22)은 비트 라인(20)에 비해 터널 접합으로부터 더 떨어져 있으며, 비트 라인(20)으로부터 절연될 수 있다. 또한, MRAM 소자(610)는 제 1 및 제 2 행 디코더(614a, 614b), 제 1 및 제 2 열 디코더(616a, 616b) 및 판독/기록 회로(618)를 포함할 수 있다. 판독/기록 회로(618)는 센스 증폭기(620), 접지 접속(ground connections)(622), 행 전류 소스(624), 전압 소스(626) 및 열 전류 소스(628)를 포함한다.
선택된 자기 터널 접합(11) 상의 기록 동작 도중에, 제 1 행 디코더(614a)는 선택된 워드 라인(18)의 한쪽 끝을 행 전류 소스(624)에 접속시키고, 제 2 행 디코더(614b)는 선택된 워드 라인(18)의 반대쪽 끝을 접지시키며, 제 1 열 디코더(616a)는 선택된 비트 라인(20)의 한쪽 끝을 접지시키고, 제 2 열 디코더(616b)는 선택된 비트 라인(20)의 반대쪽 끝을 열 전류 소스(628)에 접속시킨다. 결과적으로, 기록 전류는 선택된 워드 라인(18)과 비트 라인(20)을 통해서 흐른다. 기록 전류는 자기장을 생성하는데 이것으로 자기 터널 접합(11)이 스위칭된다. 또한 열 디코더(616a, 616b)는 기록 전류가 선택된 자기 터널 접합(11)을 교차하여 판독 라인(22)을 통해 흐르게 한다. 이 제 3 기록 전류는 선택된 자기터널 접합(11)의 스위칭을 보조하는 추가적인 자기장을 생성한다.
데이터층(12)의 용이축은 y 방향으로 향할 수 있다. 그러므로, 데이터층(12)은 y 방향에서 자체의 자기 벡터를 가질 수 있다.
선택된 자기 터널 접합(11)에서의 판독 동작 도중에, 제 1 및 제 2 열 디코더(616a, 616b)는 선택된 자기 터널 접합(11)과 교차하는 판독 라인(22)을 통해 안정한 판독(기준) 전류(steady read(reference) current)가 흐르게 한다. 판독 전류는 자화 벡터(M2A, M2B)가 워드 라인(18)에 평행하게 배향되게 하는 자기장을 생성할 것이다.
판독 전류가 인가되고 있는 동안, 제 1 행 디코더(614a)는 전압 소스(626)를 선택된 워드 라인(18)에 접속시키고, 제 1 열 디코더(616a)는 선택된 비트 라인(20)을 센스 증폭기(620)의 가상의 접지 입력단에 접속시킨다. 결과적으로, 센스 전류가 선택된 자기 터널 접합(11)을 통해 센스 증폭기(620)의 입력단으로 흐른다. 이러한 방식으로, 선택된 자기 터널 접합(11)의 저항을 결정할 수 있다. 그러나 본 발명은 이러한 자기 터널 접합(11)의 저항을 결정하는 방법에 한정되지 않는다.
그러므로 설명된 자기 터널 접합(11)은 개별적인 기준층(14)을 더 포함하는데, 각각의 기준층(14)은 그에 대응하는 데이터층(12) 및 터널 장벽(16)과 동일한 지오메트리(geometry)를 가진다. 그러나, 본 발명은 데이터층 및 터널 장벽과 동일한 지오메트리를 가지는 기준층(14)에 한정되지 않는다, 그 대신에, 기준층(14)은 워드 라인(18) 및 비트 라인(20)과 동일한 지오메트리를 가질 수 있으며, 그 이외의 것도 가능하다.
본 발명은 특정한 실시예를 설명하였으나, 본 발명은 이러한 실시예에 한정되어 해석되기보다는 아래의 청구항에 따라 해석되어야 한다.
본 발명에 의하면, 종래의 자기 저장 장치에 존재할 수 있는 탈자기화계를 최소화하며, 종래의 자기 저장 장치에 비해 더 경제적으로, 더 소량의 단순한 재료로 제조될 수 있는 장치를 제공한다.

Claims (10)

  1. 자기 저장 장치(magnetic storage device)용 기준층(reference layer)에 있어서,
    제 1 및 제 2 자기 배향으로 자화되어 작동될 수 있는 제 1 자기 재료층(50)과,
    제 1 및 제 2 자기 배향으로 자화되어 작동될 수 있는 제 2 자기 재료층(52)과,
    상기 제 1 및 제 2 자기 재료층(50, 52) 사이의 스페이서층(spacer layer)(54)을 포함하되,
    상기 제 1 및 제 2 자기 재료층(50, 52)은 실질적으로 동일한 보자력(coercivity)을 가지고,
    상기 스페이서층(54)은 상기 제 1 및 제 2 자기 재료층(50, 52)을 반대 방향으로 결합시키기에 적합한 수치를 가지는
    자기 저장 장치용 기준층.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 자기 재료층(50, 52)은 그들의 자기 방향이 인가된 자기장의 방향과 실질적으로 직교하도록 구성되는 자기 저장 장치용 기준층.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 자기 재료층(50, 52)은 강자성층(ferromagnetic layer)인 자기 저장 장치용 기준층.
  4. 제 1 항에 있어서,
    상기 스페이서층(54)은 전기적으로는 도전성이나, 자기적으로는 절연성인 자기 저장 장치용 기준층.
  5. 제 1 항에 있어서,
    상기 제 1 및 제 2 자기 재료층(50, 52)은 실질적으로 동일한 두께인 자기 저장 장치용 기준층.
  6. 자기 저장 장치에 있어서,
    합성 페리 자성 기준층(synthetic ferrimagnet reference layer)(14)과,
    제 1 및 제 2 자기 배향을 가지는 데이터층(dater layer)(12)과,
    상기 기준층(14) 및 상기 데이터층(12) 사이의 터널층(tunnel layer)(16)과,
    상기 제 1 및 제 2 자기 재료층(50, 52) 사이의 스페이서층(54)을 포함하되,
    상기 기준층(14)은,
    제 1 자기 재료층(50)과,
    제 2 자기 재료층(52)을 포함하고,
    상기 제 1 및 제 2 자기 재료층(50, 52)은 기준층(14)의 순 자기 모멘트가 실질적으로 영이 되도록 자화되어 구동될 수 있고,
    상기 스페이서층(54)은 상기 제 1 자기 재료층(50)과 상기 제 2 자기 재료층(52)을 반대 방향으로 자기적으로 결합시키는 데 적합한 수치를 가지며,
    상기 기준층(14)은 2개의 안정한 자기 배향을 가지는데, 첫 번째 안정한 상태에서는 상기 제 1 자기 재료층(50)이 제 1 방향을 향하고, 상기 제 2 자기 재료층(52)이 반대 방향을 향하며, 두 번째 안정한 상태에서는 상기 제 1 자기 재료층이 상기 반대 방향을 향하고, 상기 제 2 자기 재료층(52)은 상기 제 1 방향을 향하는데, 상기 방향은 인가된 자기장에 대해 실질적으로 직교하는
    자기 저장 장치.
  7. 제 8 항에 있어서,
    상기 제 2 층(52) 내에 상기 데이터층(12)의 상기 자기 배향에 대해 실질적으로 평행(parallel)하거나 반평행(anti-parallel)한 자기 배향을 형성하기 위한 수단을 더 포함하는 자기 저항 장치.
  8. 제 8 항에 있어서,
    상기 제 2 자기 재료층(52)은 상기 2개의 안정한 자기 배향이 상기 데이터층(12) 내의 상기 자기 배향에 비례하는 제 1 각도 범위와 제 2 각도 범위를 포함하도록 상기 데이터층(12)에 비례하여 위치되며,
    상기 스페이서층(54) 양단의 전기 저항이 상기 2개의 안정한 방향에 대응하는 제 1 및 제 2 방향을 가지는
    자기 저항 장치.
  9. 자기 저장 장치용의 합성 페리 자성 기준층에 있어서,
    제 1 및 제 2 자기 방향을 가지는 복수의 자기 재료층(50, 52)과,
    인접하는 상기 복수의 자기 재료층(50, 52) 사이에 존재하는 적어도 하나의 스페이서층(54)을 포함하되,
    상기 적어도 하나의 스페이서층(54)은 상기 인접한 층을 반대 방향으로 자기적으로 결합하기에 적합한 수치를 가지고,
    상기 복수의 자기 재료층(50, 52)은 상기 기준층(14)의 순 자기 모멘트가 실질적으로 영이 되도록 자화되어 구동되는
    자기 저장 장치용 합성 페리 자성 기준층.
  10. 제 9 항에 있어서,
    상기 복수의 자기 재료층(50, 52)은 그들의 자기 방향이 인가된 자기장의 방향과 실질적으로 직교하는 방향을 향하도록 구성되는 자기 저장 장치용 합성 페리 자성 기준층.
KR1020030013710A 2002-03-06 2003-03-05 자기 저장 장치용 합성 페리 자성 기준층 KR100978641B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/093,344 2002-03-06
US10/093,344 US6625059B1 (en) 2002-03-06 2002-03-06 Synthetic ferrimagnet reference layer for a magnetic storage device

Publications (2)

Publication Number Publication Date
KR20030074233A true KR20030074233A (ko) 2003-09-19
KR100978641B1 KR100978641B1 (ko) 2010-08-27

Family

ID=27754047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030013710A KR100978641B1 (ko) 2002-03-06 2003-03-05 자기 저장 장치용 합성 페리 자성 기준층

Country Status (6)

Country Link
US (1) US6625059B1 (ko)
EP (1) EP1343170A3 (ko)
JP (1) JP4477829B2 (ko)
KR (1) KR100978641B1 (ko)
CN (1) CN100419902C (ko)
TW (1) TW200304143A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071711A (ko) * 2009-12-21 2011-06-29 삼성전자주식회사 자기 메모리 소자 및 그 동작방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967350B2 (en) * 2002-04-02 2005-11-22 Hewlett-Packard Development Company, L.P. Memory structures
US7167391B2 (en) * 2004-02-11 2007-01-23 Hewlett-Packard Development Company, L.P. Multilayer pinned reference layer for a magnetic storage device
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
US7622784B2 (en) * 2005-01-10 2009-11-24 International Business Machines Corporation MRAM device with improved stack structure and offset field for low-power toggle mode writing
US20090257168A1 (en) * 2008-04-11 2009-10-15 Northern Lights Semiconductor Corp. Apparatus for Storing Electrical Energy
US8890266B2 (en) 2011-01-31 2014-11-18 Everspin Technologies, Inc. Fabrication process and layout for magnetic sensor arrays
US9583696B2 (en) 2014-03-12 2017-02-28 Qualcomm Incorporated Reference layer for perpendicular magnetic anisotropy magnetic tunnel junction
US9666215B2 (en) 2015-10-28 2017-05-30 International Business Machines Corporation Termination layer-compensated tunneling magnetoresistance in ferrimagnetic Heusler compounds with high perpendicular magnetic anisotropy
JP2020042882A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 磁気メモリ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6501678B1 (en) * 1999-06-18 2002-12-31 Koninklijke Philips Electronics N.V. Magnetic systems with irreversible characteristics and a method of manufacturing and repairing and operating such systems
JP2001067620A (ja) * 1999-08-24 2001-03-16 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子の製造方法
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
JP2001196658A (ja) * 2000-01-07 2001-07-19 Fujitsu Ltd 磁気素子及び磁気記憶装置
US6385082B1 (en) * 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071711A (ko) * 2009-12-21 2011-06-29 삼성전자주식회사 자기 메모리 소자 및 그 동작방법

Also Published As

Publication number Publication date
CN100419902C (zh) 2008-09-17
CN1442861A (zh) 2003-09-17
JP4477829B2 (ja) 2010-06-09
KR100978641B1 (ko) 2010-08-27
EP1343170A2 (en) 2003-09-10
EP1343170A3 (en) 2003-11-19
JP2003272374A (ja) 2003-09-26
TW200304143A (en) 2003-09-16
US6625059B1 (en) 2003-09-23
US20030169620A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
US6958927B1 (en) Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
EP1038299B1 (en) Low switching field magnetic tunneling junction usable for multi-state magnetic memory cell
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
JP4658102B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
KR100910571B1 (ko) 자기 메모리 장치
US6845036B2 (en) Magnetic non-volatile memory coil layout architecture and process integration scheme
EP1248265A2 (en) Magnetic memory cell
US20040130936A1 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
EP2656346B1 (en) Memory array having local source lines
JP2004064073A (ja) 磁気メモリデバイスおよび方法
KR100978641B1 (ko) 자기 저장 장치용 합성 페리 자성 기준층
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 9