JP4658102B2 - 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法 - Google Patents

Description

本発明は磁気抵抗素子に関する。また、本発明はデータ記憶にも関する。

磁気ランダムアクセスメモリ（「ＭＲＡＭ」）は、短期および長期データ記憶のために考えられている不揮発性メモリである。ＭＲＡＭは、ＤＲＡＭ、ＳＲＡＭおよびフラッシュメモリのような短期メモリよりも電力消費が小さい。ＭＲＡＭは、ハードドライブのような従来の長期記憶装置よりも非常に（数桁の大きさだけ）高速に読出しおよび書込み操作を実行することができる。さらに、ＭＲＡＭは、ハードドライブに比べてコンパクトで、電力消費が小さい。また、ＭＲＡＭは、超高速プロセッサおよびネットワーク装置のような組み込まれる用途のためにも検討されている。

典型的なＭＲＡＭ素子は、メモリセルのアレイと、メモリセルの行に沿って延在するワード線と、メモリセルの列に沿って延在するビット線とを含む。各メモリセルは、ワード線とビット線との交点に配置される。

メモリセルは、スピン依存トンネル（ＳＤＴ）接合のようなトンネル磁気抵抗（ＴＭＲ）素子に基づく場合がある。典型的なＳＤＴ接合は、ピン止め層（ｐｉｎｎｅｄ ｌａｙｅｒ）と、センス層と、ピン止め層とセンス層との間に挟まれた絶縁性トンネル障壁とを含む。ピン止め層は、対象の範囲内に磁界がかけられている場合でも回転しないように固定されている磁化の向きを有する。センス層は、２つの向き、すなわちピン止め層の磁化の向きと同じ向きか、またはピン止め層の磁化の向きとは反対の向きのいずれかに向けられることができる磁化を有する。ピン止め層とセンス層の磁化が同じ向きである場合には、ＳＤＴ接合の向きは「平行」であると言われる。ピン止め層とセンス層の磁化が反対の向きである場合には、ＳＤＴ接合の向きは「反平行」であると言われる。これら２つの安定した向き、平行および反平行は、「０」および「１」の論理値に対応できる。

ピン止め層の磁化の向きは、下側にある反強磁性（ＡＦ）ピンニング層（ｐｉｎｎｉｎｇ ｌａｙｅｒ）によって固定され得る。ＡＦピンニング層は大きな交換磁界を与え、その磁界はピン止め層の磁化を一方向に保持する。ＡＦ層の下側には通常、第１および第２のシード層（ｓｅｅｄ ｌａｙｅｒ）が存在する。第１のシード層によって、第２のシード層は、（１１１）結晶構造方位で成長することが可能になる。第２のシード層は、ＡＦピンニング層のための（１１１）結晶構造方位を確立する。
米国特許第６２５９６４４号明細書

本発明の目的は、磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法を提供することである。

データ層および基準層を含む磁気トンネル接合を有する磁気抵抗素子の読出し方法であって、ビット線の一端から前記ビット線の他端に読出し電流を供給し、前記基準層の磁化を既知の向きに一時的に設定する段階と、ワード線と前記ビット線の他端との間に、前記磁気トンネル接合を介して電圧を印加し、前記磁気トンネル接合にセンス電流を流す段階と、前記読出し電流と前記センス電流との和から前記磁気トンネル接合の抵抗を判定する段階と、を有することを特徴とする。

本発明の他の態様および利点は、一例として本発明の原理を示す添付図面とともに取り上げられる、以下の詳細な説明から明らかになるであろう。

本発明により、磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法が提供される。

図１を参照すると、磁気メモリ素子１０は、データ層１２と、基準層１４と、データ層１２と基準層１４との間の絶縁性トンネル障壁１６とを有する磁気トンネル接合１１を含む。層１２および１４は、強磁性材料から形成される。データ層１２は、典型的にはデータ層１２の容易軸（ＥＡ１）に沿って、２つの方向のいずれかに向けられることができる磁化（ベクトルＭ１によって表される）を有する。基準層１４は、典型的にはその容易軸（ＥＡ２）に沿って、２つの方向のいずれかに向けられることができる磁化（ベクトルＭ２によって表される）を有する。容易軸（ＥＡ１、ＥＡ２）はｘ軸に沿って延在するように示される。

データ層１２および基準層１４の磁化ベクトル（Ｍ１およびＭ２）が同じ方向を指している場合には、磁気トンネル接合１１の向きは「平行」であると言われる。データ層１２および基準層１４の磁化ベクトル（Ｍ１およびＭ２）が逆の方向を指している場合には、磁気トンネル接合１１の向きは「反平行」であると言われる。これら２つの安定した向き、平行および反平行は、「０」および「１」の論理値に対応できる。

絶縁性トンネル障壁１６によって、データ層１２と基準層１４との間に量子力学的トンネル効果が生じるようになる。このトンネル現象は電子スピン依存であり、磁気トンネル接合１１の抵抗が、データ層１２および基準層１４の磁化ベクトル（Ｍ１およびＭ２）の相対的な向きの関数になる。たとえば、磁気トンネル接合１１の抵抗は、磁気トンネル接合１１の磁化の向きが平行である場合には第１の値（Ｒ）であり、磁化の向きが反平行である場合には第２の値（Ｒ＋ΔＲ）である。絶縁性トンネル障壁１６は、酸化アルミニウム（Ａｌ_２Ｏ_３）、二酸化シリコン（ＳｉＯ_２）、酸化タンタル（Ｔａ_２Ｏ_５）、窒化シリコン（ＳｉＮ_４）、窒化アルミニウム（ＡｌＮｘ）または酸化マグネシウム（ＭｇＯ）から形成され得る。他の誘電体およびある半導体材料が、絶縁性トンネル障壁１６のために使用され得る。絶縁性トンネル障壁１６の厚みは、約０．５ｎｍ〜約３ｎｍの範囲とすることができる。

データ層１２の保磁力（Ｈ_Ｃ１）は、基準層１４の保磁力（Ｈ_Ｃ２）よりも非常に高い（図２を参照すると、データ層１２および基準層１４のためのヒステリシスループＬ１およびＬ２がそれぞれ示される）。データ層１２の保磁力（Ｈ_Ｃ１）は、基準層１４の保磁力より少なくとも２〜５倍大きくできる。たとえば、データ層１２の保磁力（Ｈ_Ｃ１）は約１９７５Ａ／ｍ（約２５Ｏｅ）とすることができ、基準層１４の保磁力（Ｈ_Ｃ２）は約３９５Ａ／ｍ（約５Ｏｅ）とすることができる。基準層１４の保磁力（Ｈ_Ｃ２）をできる限り低くすることが好ましい（たとえば、基準層１４をできる限り薄くすることにより）。したがって、基準層１４はデータ層１２よりも「軟らかい」と見なされる。なぜなら、その磁化ベクトル（Ｍ２）が非常に反転しやすいためである。

２つの層１２および１４の保磁力は、２つの層１２および１４のために、異なるビット形状、幾何学的形状、組成、厚み等を用いることにより異なるようにすることができる。可能性のある強磁性層材料には、ニッケル鉄（ＮｉＦｅ）、ニッケル鉄コバルト（ＮｉＦｅＣｏ）、コバルト鉄（ＣｏＦｅ）、他の磁気的に軟らかいＮｉＦｅおよびＣｏの合金、ドープドアモルファス強磁性合金およびパーマロイ（登録商標）が含まれる。たとえば、データ層１２は、ＮｉＦｅＣｏまたはＣｏＦｅのような材料から形成されことができ、基準層１４はＮｉＦｅのような材料から形成され得る。

ｘ軸に沿って延在する第１の導体１８が、データ層１２と接触する。ｙ軸に沿って延在する第２の導体２０が基準層１４と接触する。第１の導体１８および第２の導体２０は、直交するように示される。第２の導体２０の上には第３の導体２２が存在し、第３の導体２２もｙ軸に沿って延在する。電気的絶縁体２４（たとえば、誘電体材料の層）が、第２の導体２０および第３の導体２２を分離する。導体１８，２０，２２は、アルミニウム、銅、金または銀のような導電性材料から形成される。

第１の導体１８および第２の導体２０に書込み電流を供給することにより、磁気トンネル接合１１にデータを書き込むことができる。第１の導体１８に供給される電流は、第１の導体１８の周囲に磁界を生成し、第２の導体２０に供給される電流は、第２の導体２０の周囲に磁界を生成する。２つの磁界は、結合されるときに、データ層１２の保磁力（Ｈ_Ｃ１）を超え、それゆえ、データ層１２の磁化ベクトル（Ｍ１）が、所望の向きに設定される（その向きは、第１の導体１８および第２の導体２０に供給される電流の方向に依存するであろう）。その磁化は、論理「１」に対応する向きか、論理「０」に対応する向きのいずれかに設定されるであろう。基準層１４の保磁力（Ｈ_Ｃ２）はデータ層１２の保磁力よりも低いので、結合された磁界によって、基準層１４の磁化（Ｍ２）が、データ層１２の磁化（Ｍ１）と同じ向きを有するようになる。

第１の導体１８および第２の導体２０から書込み電流を除去した後に、データ層１２の磁化ベクトル（Ｍ１）はその向きを保持する。基準層１４の磁化ベクトル（Ｍ２）はその向きを保持する場合も保持しない場合もある。基準層１４が「非常に軟らかい」場合には、第１の導体１８および第２の導体２０から書込み電流が除去されるとき、その磁化の向きを保持できなくなるであろう。

第３の導体２２は、書込み操作を補助するために用いられ得る。書込み操作中に第３の導体２２に電流を供給することにより、第３の導体２２の周囲に結果として生成される磁界は、他の２つの磁界と結合されて、データ層１２の磁化ベクトル（Ｍ１）を所望の向きに設定することを支援する。

図３は、磁気メモリ素子１０を読み出す第１の方法を示す。第３の導体２２に電流が供給され、結果として生成される磁界によって、基準層１４の磁化ベクトル（Ｍ２）が特定の向きを有するようになる（ブロック１１０）。結果として生成される磁界は、データ層１２の磁化ベクトル（Ｍ１）には影響を及ぼさない。基準層１４の保磁力（Ｈ_Ｃ２）は低いので、第３の導体２２の電流の大きさも小さくすることができる。

第３の導体２２に電流が供給されるとき、磁気トンネル接合１１の両端に電圧が印加される（ブロック１１０）。第１の導体１８および第２の導体２０を用いて、磁気トンネル接合１１の両端に電圧を印加することができる。その電圧によって、磁気トンネル接合１１にセンス電流が流れるようになる。

磁気トンネル接合１１の抵抗は、磁気トンネル接合１１を流れる電流をセンシング（検出）することにより測定される（ブロック１１２）。検出された電流は、磁気トンネル接合１１の抵抗に反比例する。したがって、Ｉ_Ｓ＝Ｖ／ＲまたはＩ_Ｓ＝Ｖ／（Ｒ＋ΔＲ）であり、ここでＶは印加される電圧であり、Ｉ_Ｓは検出される電流であり、Ｒは素子１０の公称抵抗であり、ΔＲは平行な磁化の向きから反平行の磁化の向きに移行することにより生じる抵抗の変化である。

ここで図４ａおよび図４ｂを参照する。１ＭΩの公称抵抗（Ｒ）と、３０％のトンネル磁気抵抗とを有する磁気トンネル接合１１について考察する。読出し電流（Ｉ_Ｒ）は、第３の導体２２内へ流れるものとして示される。読出し電流（Ｉ_Ｒ）によって、基準層１４の磁化ベクトル（Ｍ２）は左を指すようになる。測定された抵抗がＲ＝１ＭΩの場合には、データ層１２は第１の論理値を格納する（図４ａ）。測定された抵抗がＲ＝１．３ＭΩである場合には、データ層は第２の論理値を格納する（図４ｂ）。したがって、基準層１４の磁化を既知の向きに設定し、素子１０の抵抗（ＲまたはＲ＋ΔＲのいずれか）を測定することにより、磁気メモリ素子１０に格納された論理値が判定される。

図５は、磁気メモリ素子１０を読み出す第２の方法を示す。第３の導体２２に両極性パルスが印加され（ブロック２１０）、接合抵抗の移行（ｔｒａｎｓｉｔｉｏｎ）が検査される（２１２）。移行の方向（すなわち、高抵抗から低抵抗、または低抵抗から高抵抗の移行）は、データ層１２の磁化の向きを示し、それゆえ、磁気メモリ素子１０に格納された論理値を示す。

図６ａ〜図６ｅは、論理「０」を格納するデータ層１２に関連して第２の方法をさらに示す。両極性パルス２５０が、第３の導体２２にかけられる（図６ａ）。両極性パルス２５０は正の極性２５２（論理「０」に対応する）と、後続する負の極性２５４（論理「１」に対応する）とを有する。正の極性２５２は、基準層１４の磁化を、データ層１２の磁化と同じ向きに向け（図６ｂ）、それにより素子１０の磁化の向きが平行になり、その抵抗値がＲ_ｐになる。その後、負の極性２５４が基準層１４の磁化ベクトル（Ｍ２）を逆の方向に向け（図６ｃ）、それにより素子１０の磁化の向きは反平行になり、その抵抗値はＲ＋ΔＲすなわちＲ_ａｐになる。したがって、素子１０の抵抗は、低抵抗から高抵抗に移行する（図６ｄ）。低抵抗から高抵抗への移行は、メモリ素子１０に論理「０」が格納されていることを示す。対応するセンス電流（Ｉ_Ｓ）が図６ｅに示される。

図７ａ〜図７ｅは、論理「１」を格納するデータ層１２に関連して第２の方法を示す。同じ両極性パルス２５０が第３の導体２２に印可される（図７ａ）。磁気メモリ素子は、反平行の磁化の向き（図７ｂ）から平行の磁化の向き（図７ｃ）に移行し、それにより磁気メモリ素子１０の抵抗は高抵抗から低抵抗に移行する（図７ｄ）。こうして、高抵抗から低抵抗への移行は、磁気メモリ素子１０に論理「１」が格納されていることを示す。対応するセンス電流（Ｉ_Ｓ）が図７ｅに示される。

両極性読出し操作はそれ自体を参照する。それゆえ、この動的なアプローチは、種々の素子にわたる抵抗変動に影響を受けない。

両極性パルスは、１つの負の極性が後続する１つの正の極性に限定されず、正の極性が論理「０」に対応し、負の極性が論理「１」に対応することも限定されない。たとえば、正の極性を論理「１」に容易に対応させることができ、両極性パルスが負の極性で開始し、正の極性に移行することなども可能である。

抵抗の移行を検出するための簡単なセンス増幅器３１０が図８に示される。磁気トンネル接合１１を流れるセンス電流（Ｉ_Ｓ）が、センス増幅器３１２に供給される。センス増幅器３１２の第１および第２の出力は、センス電流の大きさに比例する電圧（Ｖ_{ＳＥＮＳＥ}）を供給する。第１の出力は、比較器３１６の第１の入力（ＩＮ＋）に供給される。センス増幅器３１２の第２の出力は、数ｎｓｅｃの遅延を有する遅延エレメント３１４に供給される。遅延エレメント３１４の出力は、比較器３１６の第２の入力（ＩＮ−）に供給される。比較器３１６は、第１の比較器入力（ＩＮ＋）のセンス電圧（Ｖ_{ＳＥＮＳＥ}）と第２の比較器入力（ＩＮ−）の遅延したセンス電圧とを比較する。比較器３１６の出力（ＶＯＵＴ）は、磁気メモリ素子１０に格納された論理状態を示す。

図９ａおよび図９ｂは、図８の回路のためのタイミング図である。図９ａは図６ａ〜図６ｅに対応し、図９ｂは図７ａ〜図７ｅに対応する。

磁気メモリ素子１０は、従来のＳＤＴ接合よりも簡単な構造を有する。磁気メモリ素子１０は、ＳＤＴ接合よりも製造が簡単である。なぜなら、シード層およびＡＦピンニング層が必要ないためである。容易軸を設定するためのデータ層のアニーリングは依然として実行される場合があるが、より低い温度で行われ、あまりクリティカルではない。さらに、堆積プロセスの複雑さは著しく低減される。別の利点は、データ層１２が金属導体の上側に存在し、結果として、データ薄膜がより均一になり、それゆえ磁気応答および製造性（ウェーハにわたってより均一性が高い点で）がより良好になることである。

ここで図１０を参照すると、磁気トンネル接合１１のアレイ１２を含むＭＲＡＭ素子４１０が示される。磁気トンネル接合１１は行および列に配列され、行はｘ方向に沿って延在し、列はｙ方向に沿って延在する。ＭＲＡＭ素子４１０の図示を簡単にするために、比較的少数の磁気トンネル接合１１のみが示される。実際には、任意のサイズのアレイを用いることができる。

ワード線１８として機能するトレースが、アレイ１２の一方の側の面内でｘ方向に沿って延在する。ワード線１８は、磁気トンネル接合１１のデータ層１２と接触する。ビット線２０として機能するトレースが、アレイ１２の隣接する側の面内でｙ方向に沿って延在する。ビット線２０は、磁気トンネル接合１１の基準層１４と接触する。アレイ１２の各行に対して１つのワード線１８と、アレイ１２の各列に対して１つのビット線２０とが存在できる。各磁気メモリトンネル接合１１は、ワード線１８とビット線２０との交点に配置される。

読出し線２２として機能するトレースもｙ方向に沿って延在する。読出し線２２はビット線２０の上側に存在し、かつビット線２０から絶縁される（代替において、読出し線２２はビット線２０の下側、ワード線１８の上側または下側、行および列に沿ってなどで存在できる）。読出し線２２は、ワード線１８およびビット線２０とは独立している。

また、ＭＲＡＭ素子４１０は、第１の行デコーダ４１４ａおよび第２の行デコーダ４１４ｂと、第１の列デコーダ４１６ａおよび第２の列デコーダ４１６ｂと、読出し／書込み回路４１８とを含む。読出し／書込み回路４１８は、センス増幅器４２０と、グランド接続４２２と、行電流源４２４と、電圧源４２６と、列電流源４２８とを含む。

選択された磁気トンネル接合１１における書込み操作中に、第１の行デコーダ４１４ａが、選択されたワード線１８の一端を行電流源４２４に接続し、第２の行デコーダ４１４ｂがその選択されたワード線１８の反対側の端部をグランドに接続し、第１の列デコーダ４１６ａが、選択されたビット線２０の一端をグランドに接続し、第２の列デコーダ４１６ｂがその選択されたビット線２０の反対側の端部を列電流源４２８に接続する。結果として、書込み電流が、選択されたワード線１８およびビット線２０に流れる。書込み電流は磁界を生成し、それにより磁気トンネル接合１１が切り替えられる。また、列デコーダ４１６ａおよび４１６ｂによって、選択された磁気トンネル接合１１を横切る読出し線２２にも書込み電流が流れるようになる。この第３の書込み電流は付加的な磁界を生成し、その磁界は、選択された磁気トンネル接合１１を切り替える際に役立つ。

選択された磁気トンネル接合１１における読出し操作中に、第１の行デコーダ４１４ａが電圧源４２６を選択されたワード線１８に接続し、第１の列デコーダ４１６ａが、選択されたビット線２０をセンス増幅器４２０の仮想グランド入力に接続する。結果として、選択された磁気トンネル接合１１を通ってセンス増幅器４２０の入力までセンス電流が流れる。その合間に、第１の列デコーダ４１６ａおよび第２の列デコーダ４１６ｂによって、安定した読出し電流または両極性電流パルスのいずれかが、選択された磁気トンネル接合１１を横切る読出し線２２に流れるようになる。安定した読出し電流が、選択された読出し線２２に供給される場合には、選択された磁気トンネル接合１１の抵抗状態が、センス増幅器４２０によってセンシングされる。両極性パルスが、選択された読出し線２２に供給される場合には、接合抵抗の移行がセンス増幅器４２０によって検査される（接合抵抗の移行を検査するためのセンス増幅器４２０は、図８に示されるセンス増幅器３１２と同じ構成を有することができる）。

磁気トンネル接合１１は、多数の並列経路を介して互いに結合される。１つの交点において検出される抵抗は、他の行および列内の磁気トンネル接合１１の抵抗と並列なその交点にある磁気トンネル接合１１の抵抗に等しくなる。したがって、磁気トンネル接合１１のアレイ１２は、交点抵抗網として特徴付けることができる。

磁気トンネル接合１１が１つの交点抵抗網として接続されるので、寄生電流またはスニークパス電流が、選択された磁気トンネル接合１１における読出し操作を妨害する可能性がある。ダイオードまたはトランジスタのような遮断素子が磁気トンネル接合１１に接続されてもよい。これらの遮断素子は寄生電流を遮断することができる。

代替において、寄生電流は、譲受人の特許文献１に開示される「等電位」法を用いることにより処理されてもよい。等電位法を用いるように構成される場合には、読出し／書込み回路４１８は、選択されないビット線２０に、選択されたビット線２０と同じ電位を与えても、または選択されないワード線１８に、選択されたビット線２０と同じ電位を与えてもよい。

読出し線２２はビット線２０から電気的に絶縁されるので、読出し線は、磁気トンネル接合１１の抵抗***差結合に加わることはない。それゆえ、等電位は読出し線２２にはかけられない。

図１０は、３つの異なるタイプのトレース、すなわちワード線１８と、ビット線２０と、読出し線２２とを有するＭＲＡＭ素子４１０を示す。しかしながら、本発明はそのような構成に限定されない。たとえば、本発明によるＭＲＡＭ素子は、２つのみの異なるタイプのトレース、すなわちワード線１８およびビット線２０のみを有することができる。

図１１を参照すると、ワード線１８とビット線２０とを含むが、読出し線２２は含まないＭＲＡＭ素子５１０が示される。磁気トンネル接合１１は、ワード線１８とビット線２０との交点に配置される。

さらに図１２を参照すると、ワード線１８およびビット線２０のみを用いる読出し操作が示される。第１の行デコーダ５１４ａが電圧源５２６を、選択されたワード線１８に接続し、第１の列デコーダ５１６ａが、選択されたビット線２０の一端を、センス増幅器５２０の仮想グランド入力に接続する。結果として、選択された磁気トンネル接合１１を通ってセンス増幅器５２０までセンス電流（Ｉ_Ｓ）が流れる。第２の列デコーダ５１６ｂが列電流源５２８を、その選択されたビット線２０の他端部に接続する。結果として、選択されたビット線２０を通ってセンス増幅器５２０まで読出し電流（Ｉ_Ｒ）が流れる。読出し電流（Ｉ_Ｒ）は、基準層の磁化ベクトルを設定する。センス増幅器５２０は、センス電流と読出し電流との和（Ｉ_Ｓ＋Ｉ_Ｒ）をセンシングする。読出し電流（Ｉ_Ｒ）の大きさがわかっているので、センス電流（Ｉ_Ｓ）の大きさ、ひいては磁気トンネル接合１１の抵抗および論理状態を判定することができる。

これまでに説明された磁気トンネル接合１１は個別の基準層１４を含み、各基準層１４は、その対応するデータ層１２およびトンネル障壁１６と同じ幾何学的形状を有する。しかしながら、本発明は、データ層およびトンネル障壁と同じ幾何学的形状を有する基準層に限定されない。

代わりに、その基準層は、ワード線１８およびビット線２０と同じ幾何学的形状を有することができる。そのような基準層は、「基準線」と呼ばれるであろう。

ここで図１３ａを参照すると、多数の磁気トンネル接合６１１によって共有される基準線６１０が示される。基準線６１０の上側には、ビット線２０および読出し線２２が層状に積み重ねられる。基準線６１０は、ビット線２０および読出し線２２と同じ方向に延在する。したがって、ある列の各磁気トンネル接合６１１は個別のデータ層１２と、個別のトンネル障壁１６と、共有される基準線６１０とを含む。

本発明は、図１３ａに示されるような、ビット線２０の下側に積層される基準線６１０に限定されない。代わりに、基準線６１０はビット線２０の上側に積層されても（図１３ｂを参照）、あるいは読出し線２２の上側または下側に積層されても（さらに、読出し線２２と同じ方向に延在することになる）、あるいはワード線１８の上側または下側に積層されてもよい（さらに、ワード線１８と同じ方向に延在することになる）。基準線６１０がビット線２０の上側に積層され、それゆえ、トンネル障壁１６と接触しない場合には、図１３ｂに示されるように、トンネル障壁１６と、ワード線１８およびビット線２０との間に、パターニングされた層１４が形成される。

本発明は、ワード線１８、ビット線２０または読出し線２２に対して積層される基準線に限定されない。基準線は、図１４〜図１７に示されるように、ワード線、ビット線および／または読出し線と組み合わされてもよい。基準線は、他の線のうちの任意の線の上側に基準線の強磁性材料を被覆することにより、他の線のうちの任意の線と組み合わされ得る。基準線と他の線とを組み合わせる１つの利点は、余分な相互接続層が排除されることである。被覆のさらなる利点は、被覆によって読出しおよび書込み電流の大きさを低減することが可能になるため、電力消費を低減できることである。

図１４は、強磁性材料（たとえば、ＮｉＦｅ）で被覆されるビット線２０を示す。被覆７１２は、軟らかいまたは非常に軟らかい基準線７１０を形成する。ビット線２０は、読出し線２２と絶縁性トンネル障壁１６との間に配置される。誘電体層（図示せず）が、読出し線２２を基準線７１０から分離することができる。

強磁性被覆７１２は、ビット線２０を完全に包囲し、磁束の閉じ込めを行うことができる。トンネル障壁１６とビット線２０との間の被覆７１２の部分は、他の部分より薄くされてもよい。

書込み操作中に、ビット線２０に書込み電流が印加され、結果として生成される磁界によって基準線７１０が飽和するようになる。基準線７１０のより薄い部分は、磁界をデータ層１２に向ける。

読出し操作中に、読出し線２２に読出し電流が流れ、基準線７１０の磁化の向きを設定する一方、ワード線およびビット線にセンス電流および寄生電流が流れる。強磁性被覆７１２は、読出し操作中にワード線に流れるセンス電流および寄生電流によって生成される磁界が存在しても飽和することはない。飽和しない限り、センス電流および寄生電流から生じる任意の磁界によって、データ層１２が妨害を受けることはないであろう。

図１５は、強磁性材料（たとえば、ＮｉＦｅ）で被覆される読出し線２２を示す。被覆は、軟らかいまたは非常に軟らかい基準線８１０を形成する。読出し線２２は、ワード線２０と絶縁性トンネル障壁１６との間に配置される。強磁性被覆は読出し線２２を完全に包囲し、磁束の閉じ込めを行うことができる（図１６に示されるように）か、読出し線２２を部分的に包囲することができる（図示せず）。そのような読出し線２２の被覆されない部分は、トンネル障壁１６と直に接触し、残りの部分は強磁性材料で被覆される。

強磁性被覆８１２は、読出し磁界（すなわち、読出し線２２に読出し電流が供給されるときに生じ、基準線８１０の磁化ベクトルを配向するために用いられる磁界）が存在する場合でも飽和することはない。被覆８１２が読出し磁界を完全に収容する限り、読出し磁界は、被覆８１２を越えて延在してデータ層１２を妨害することはないであろう。

図１４の構成と比較すると、ワード線２０はデータ層１２からさらに離れており、それにより書込み操作中にワード線２０によってかけられる磁界の強度が低減される。低減された磁界を補償するために、書込み操作中に、被覆読出し線８１０にも書込み電流が供給される。書込み操作中に読出し線２２によって与えられる磁界により、切替えが補助される。

図１６は、ビット線２０および読出し線２２の両方に被覆される強磁性材料を含む基準線９１２を示す。基準線９１２は３つの部分、すなわち下側部分９１２ａ、上側部分９１２ｂおよびキャップ部分９１２ｃを含む。下側部分９１２ａは、誘電体９１４によって、他の２つの部分９１２ｂおよび９１２ｃから分離される。他の部分９１２ｂおよび９１２ｃから電気的に絶縁されるが、下側部分９１２ａは他の部分９１２ｂおよび９１２ｃと磁気的に結合される。

基準線９１２の下側部分９１２ａは読出し線２２を含む。被覆が読出し線２２の底面および側面を覆う。読出し線２２の上側表面は、強磁性被覆で覆われないが、誘電体９１４で覆われる。

基準線９１２の上側部分９１２ｂはビット線２０を含む。被覆がビット線２０の上面および側面を覆う。ビット線２０の下側表面は、被覆で覆われないが、誘電体９１４で覆われる。ビット線２０および読出し線２２も誘電体９１４によって分離される。

読出し線２２は、ビット線２０より大きな断面を与えられ、製造公差を補償する。製造中に、基準線の上側部分９１２ｂは、下側部分９１２ａ上の中央に配置されるべきである。しかしながら、実際には、位置合わせ不良が生じ得る。位置合わせ不良が生じる場合であっても、上側部分は依然として、下側部分９１２ａ上に配置されることになり、ビット線２０と読出し線２２との間に短絡が生じない。

キャップ部分９１２ｃは、上側部分９１２ｂから外側に、下側部分９１２ａの側壁上に延在する。キャップ部分９１２ｃは誘電体９１４も覆う。キャップ部分９１２ｃは、下側部分９１２ａと上側部分９１２ｂとの間で磁束経路を閉じる。キャップ部分９１２ｃと下側部分９１２ａの側壁との間の隙間は、誘電体９１４で充填されてもよい。その隙間によって、ビット線２０と読出し線２２との間の短絡を防止する。ビット線２０によって生成される磁界は、隙間を横切って、かつキャップ部分９１２ｃ内へ延びる。

基準線９１２の上側部分９１２ｂ上に複数の絶縁性トンネル障壁１６が形成され、絶縁性トンネル障壁１６上には対応するデータ層１２が形成される。ワード線１８がデータ層１２上に形成される。

下側部分９１２ａの被覆厚の描写は誇張されている。その厚みは、下側部分９１２ａ、上側部分９１２ｂおよびキャップ部分９１２ｃに関して約１ｎｍ〜５０ｎｍとすることができる（典型的な値は５ｎｍである）。読出し線２２によって生成される読出し磁界だけでは、基準線９１２の上側部分９１２ｂは飽和しない。ビット線２０によってのみ生成される書込み磁界は、基準線９１２の下側部分９１２ａを飽和させることができる。

ビット線２０と読出し線２２との間の電気的な絶縁（すなわち誘電体９１４）によって、ビット線２０と読出し線２２とに個別の電流が供給されることが可能になる。その個別の電流によって、読出しおよび書込み操作中に磁界を独立して制御することが可能になる。ビット線２０および読出し線２２に供給される電流を調整することにより、結果として生成される２つの磁界を調整して、下側部分９１２ａの磁化のみを配向するか、上側部分９１２ｂの磁化のみを配向するか、または基準線９１２の上側部分９１２ａおよび下側部分９１２ｂの両方の磁化を配向できる。

図１７は、下側部分９１２ａ’の側壁が誘電体層９１４’より上方に延在する基準線９１２’を示す。キャップ部分９１２ｃ’の側壁と下側部分９１２ａ’の側壁との間には、空隙または絶縁体が存在する。

本発明は、ワード線を被覆することに限定されない。ワード線およびビット線が入れ換えられ、代わりにビット線が強磁性材料で被覆されてもよい。

基準層および基準線は強磁性体に限定されない。たとえば、基準線は、人工反強磁性体としても知られている合成フェリ磁性体（ＳＦ）として実施されてもよい。図１８ａおよび図１８ｂを参照すると、ＳＦ基準層１０１０が、金属スペーサ層１０１６によって分離される第１の強磁性層１０１２および第２の強磁性層１０１４を含むことができる。強磁性層１０１２および１０１４は、ＣｏＦｅ、ＮｉＦｅまたはＣｏのような材料から形成されることができ、スペーサ層１０１６はＲｕ、Ｒｅ、ＲｈまたはＣｕのような、導電性かつ磁気的に非伝導性の材料から形成され得る。２つの強磁性層１０１２と１０１４との間には、強い層間交換結合が存在する。この結合の大きさおよびその符号も（正または負のいずれであっても）、スペーサ層の厚み／材料と、強磁性層の材料および厚みとの関数である。その結合は負であり、すなわち２つの強磁性層１０１２および１０１４の磁化ベクトルは反平行である。

特定のＦＭ層のビットのサイズ、その形状および厚みが、その保磁力、すなわちヒステリシスループのｘ軸成分を決定する。ヒステリシスループの１つが図１９に示される。ＦＭ層の全体積および層材料の単位磁化（単位体積当たりの磁気モーメント）が、その層の全磁化またはモーメント、すなわちヒステリシスループのｙ軸成分を決定する。

２つのＦＭ層１０１２および１０１４の保磁力は、わずかに異なる場合がある（たとえば、７９０±３９５Ａ／ｍ（１０±５Ｏｅ）、３９５０±７９０Ａ／ｍ（５０±１０Ｏｅ））。ＳＦ基準層１０１０の保磁力は、個々のＦＭ層１０１２および１０１４の保磁力よりも小さい。２つのＦＭ層１０１２および１０１４の磁化が反対の方向を指すため、それらのモーメントは、相殺される傾向がある。すなわち、Ｍ_ＳＦ＝Ｍ_１−Ｍ_２である。ここで、Ｍ_１は第１の強磁性層１０１２の磁気モーメントであり、Ｍ_２は第２の強磁性層１０１４の磁気モーメントであり、Ｍ_ＳＦは結果として生成される、ＳＦ基準層１０１０の磁気モーメントである。その結果が図２０のヒステリシスループである。

スペーサ層１０１６の厚みは、約０．２ｎｍ〜２ｎｍの間とすることができる。各強磁性層１０１２および１０１４は、たとえば、約７９０〜７９００Ａ／ｍ（約１０〜１００Ｏｅ）の保磁力と、類似のヒステリシスループとを有してもよい。たとえば、第１の層１０１２の厚みが３ｎｍであり、第２の層１０１４の厚みが４ｎｍである場合には、その結果的な不均衡によって、１ｎｍの厚みに等価なヒステリシスループになるであろう。結果的な保磁力は、第１の層１０１２および第２の層１０１４の厚みの比を変更することにより、７９０Ａ／ｍ（１０Ｏｅ）未満まで制御され得る。この低い保磁力によって、ＳＦ基準層１０１０の磁化ベクトルは、図１８ａおよび図１８ｂに示される向きの間で容易に切り替えられることが可能になる。

２つの層１０１２および１０１４の磁化ベクトル間の交換結合は、非常に強力である。結果として、強磁性層１０１２および１０１４の磁化ベクトルを切り離すためには、非常に大きな磁界（たとえば、３．１６×１０^５Ａ／ｍ（４０００Ｏｅ））が必要とされるであろう。

典型的なＳＦ基準層１０１０は以下の通りである。

ＳＦ基準層は上記のような３層構造に限定されない。ＳＦ基準層は４つ以上の層を含むことができる。たとえば、ＳＦ基準層は、全てが異なる厚みを有する５つの基準層、ＦＭ１／Ｒｕ１／ＦＭ２／Ｒｕ２／ＦＭ３を含むことができる。

ＳＦ基準層は被覆されてもよい。被覆は、漂遊磁界を低減することができ、読出し／書込み電流要件を低減することができる（読出しおよび書込み操作中に生成される磁界を集中させることにより）。

本発明はＴＭＲ素子に関して説明したが、そのような素子に限定されない。本発明は、類似の動作上の特性を有する他のタイプの磁気抵抗素子に適用することができる。たとえば、本発明は、巨大磁気抵抗（ＧＭＲ）素子にも適用することができる。ＧＭＲ素子はＴＭＲ素子と同じ基本構造を有するが、データ層および基準層が、絶縁性トンネル障壁の代わりに、導電性の非磁性金属層によって分離される点が異なる。典型的なスペーサ層の金属は、金、銀および銅を含む。データおよび基準磁化ベクトルの相対的な向きは、ＧＭＲ素子の面内抵抗に影響を与える。

本発明は、ＧＭＲ素子およびＴＭＲ素子に限定されない。たとえば、本発明は上側および下側スピンバルブに適用することができる。

本発明のいくつかの特定の実施形態を説明および図示してきたが、本発明はそのように説明および図示された特定の形態または部品の配置に限定されない。代わりに、本発明は特許請求の範囲にしたがって解釈される。

以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施形態を示す。

１．データ層および基準層を含む磁気抵抗素子において読出し操作を実行する方法であって、前記基準層の磁化を既知の向きに一時的に設定すること（１１０、２１０）、及び前記素子の抵抗状態を判定すること（１１２、２１２）からなる、方法。

２．前記抵抗状態が、前記素子の両端に電圧を印加し（１１０）、前記素子に流れる電流をセンシングする（１１２）ことにより判定される、上記１に記載の方法。

３．前記抵抗状態が、前記素子に両極性パルスを印加し（２１０）、素子抵抗の移行をセンシングする（２１２）ことにより判定される、上記１に記載の方法。

４．前記両極性パルスによって前記素子にセンス電流が流れるようにし、前記移行が、前記センス電流を電圧信号に変換すること（３１２）、前記電圧信号を遅延させること（３１４）、及び遅延していない電圧信号と、遅延した電圧信号とを比較すること（３１６）とによってセンシングされ、前記比較の結果は、素子抵抗が高抵抗状態から低抵抗状態に移行するか、または低抵抗状態から高抵抗状態に移行するかを示す、上記３に記載の方法。

５．前記基準層の磁化の向きが、前記基準層を外部磁界にさらすことにより一時的に設定される、上記１に記載の方法。

６．前記素子の抵抗が素子の両端に電圧を印加する（５２６）ことにより判定され、それにより基準電流が前記素子に流れ、及び前記素子に電流を供給すること（５２８）とによっても判定され、抵抗状態が前記素子に流れる電流の和から判定される、上記１に記載の方法。

本発明による磁気メモリ素子の図である。 図１に示される磁気メモリ素子のデータ層および基準層のためのヒステリシスループの図である。 図１に示される磁気メモリ素子において読出し操作を実行する第１の方法の図である。 第１の方法に対応する、素子の磁化の向きの図である。 第１の方法に対応する、素子の磁化の向きの図である。 図１に示される磁気メモリ素子において読出し操作を実行する第２の方法の図である。 第２の方法をさらに示す図である。 第２の方法をさらに示す図である。 第２の方法をさらに示す図である。 第２の方法をさらに示す図である。 第２の方法をさらに示す図である。 第２の方法をさらに示す図である。 第２の方法をさらに示す図である。 第２の方法をさらに示す図である。 第２の方法をさらに示す図である。 第２の方法をさらに示す図である。 第２の方法を実現するための回路の図である。 図８に示される回路のためのタイミング図である。 図８に示される回路のためのタイミング図である。 本発明によるＭＲＡＭ素子の図である。 本発明による代替のＭＲＡＭ素子の図である。 読出し操作中の代替のＭＲＡＭ素子の図である。 本発明によるＭＲＡＭ素子のための被覆された導体の図である。 本発明によるＭＲＡＭ素子のための被覆された導体の図である。 本発明によるＭＲＡＭ素子のための被覆された導体の図である。 本発明によるＭＲＡＭ素子のための被覆された導体の図である。 本発明によるＭＲＡＭ素子のための被覆された導体の図である。 本発明によるＭＲＡＭ素子のための被覆された導体の図である。 本発明による磁気メモリ素子のための合成フェリ磁性体基準層の図である。 本発明による磁気メモリ素子のための合成フェリ磁性体基準層の図である。 合成フェリ磁性体基準層の個々の強磁性層のためのヒステリシスループの図である。 合成フェリ磁性体基準層のためのヒステリシスループの図である。

符号の説明

１０ 磁気メモリ素子、
１１ 磁気トンネル接合、
１２ データ層、
１４ 基準層、
１６ 絶縁性トンネル障壁、
３１２ センス増幅器、
３１６ 比較器。

Claims (3)

1. データ層および基準層を含む磁気トンネル接合を有する磁気抵抗素子の読出し方法であって、
   前記基準層と接触するビット線の一端から当該ビット線の他端に読出し電流を供給し、前記基準層の磁化を既知の向きに一時的に設定する段階と、
   前記データ層と接触するワード線と前記ビット線の他端との間に、前記磁気トンネル接合を介して電圧を印加し、前記磁気トンネル接合にセンス電流を流す段階と、
   前記読出し電流と前記センス電流との和から前記磁気トンネル接合の抵抗を判定する段階と、
   を有することを特徴とする読出し方法。
2. 前記センス電流は、前記磁気トンネル接合に両極性パルスを印加することによって流れることを特徴とする請求項１に記載の読出し方法。
3. 前記磁気トンネル接合の抵抗を判定することは、前記抵抗の状態の移行をセンシングすることを含み、
   前記抵抗状態の移行のセンシングは、
   前記センス電流を電圧信号に変換する段階と、
   前記電圧信号を遅延させる段階と、
   遅延していない電圧信号と遅延した電圧信号とを比較する段階と、を含み、
   前記比較の結果は、前記抵抗状態が高抵抗状態から低抵抗状態に移行するか、または低抵抗状態から高抵抗状態に移行するかを示すことを特徴とする請求項２に記載の読出し方法。

Images