KR20030059411A - 반도체소자의 소자분리절연막 형성방법 - Google Patents

반도체소자의 소자분리절연막 형성방법 Download PDF

Info

Publication number
KR20030059411A
KR20030059411A KR1020010088271A KR20010088271A KR20030059411A KR 20030059411 A KR20030059411 A KR 20030059411A KR 1020010088271 A KR1020010088271 A KR 1020010088271A KR 20010088271 A KR20010088271 A KR 20010088271A KR 20030059411 A KR20030059411 A KR 20030059411A
Authority
KR
South Korea
Prior art keywords
insulating film
pattern
forming
semiconductor substrate
device isolation
Prior art date
Application number
KR1020010088271A
Other languages
English (en)
Inventor
권영우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010088271A priority Critical patent/KR20030059411A/ko
Publication of KR20030059411A publication Critical patent/KR20030059411A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 깊은 트렌치와 얕은 트렌치로 구성되는 2중 구조의 트렌치를 형성하고, 상기 2중 구조의 트렌치 하부 반도체기판에 필드 스톱 이온주입(field stop ion implantation)영역을 형성한 후 상기 2중 구조의 트렌치를 매립하는 소자분리절연막을 형성함으로써 소자분리 특성을 향상시키고, 인접 셀의 영향에 의한 디스터브 리프레쉬(disturb refresh) 특성을 향상시키는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법{Forming method for field oxide of semiconductor device}
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 보다 상세하게 깊은 트렌치와 얕은 트렌치로 되는 이중 구조의 트렌치를 형성하고, 상기 트렌치 하부의 반도체기판에 필드 스톱 이온주입공정을 실시하여 소자간의 절연 특성을 향상시키는 반도체소자의 소자분리절연막 형성방법에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디멘젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리 기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.
일반적으로 소자분리 기술에서 디자인 룰이 감소함에 따라 작은 버즈빅(bird's beak) 길이와 큰 체적비를 요구하고 있다.
그러나, 종래의 로코스(LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함) 공정방법은 소자분리절연막이 얇아지는 문제와 버즈빅 현상으로 기가(Giga DRAM)급 소자에서는 적용하는데 한계가 있다.
또한, 트렌치 소자분리 공정도 공정의 복잡성뿐만 아니라 디자인 룰이 감소할수록 트렌치 영역을 매립하는 것이 어려워지므로 실제로 디자인 룰이 0.1 ㎛ 에 접근하면 트렌치 소자분리 공정도 적용하기가 어려워 질 것이다.
이하, 첨부된 도면을 참고로 하여 상세히 설명하기로 한다.
도 1 은 종래기술에 따른 반도체소자의 소자분리절연막 형성방법에 의한 활성영역과 소자분리영역을 도시하는 평면도로서, (Ⅰ)은 소자분리영역을 나타내고, (Ⅱ)는 활성영역을 나타낸다.
도 2a 내지 도 2d 는 도 1 의 선A-B에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 공정 단면도이다.
먼저, 반도체기판(11) 상부에 질화막(13)을 소정 두께 형성한다. 이때, 도면에는 나타나 있지는 않지만 상기 질화막(13)을 형성하기 전에 상기 반도체기판(11)과 질화막(13) 간에 스트레스를 줄이기 위하여 패드산화막을 형성할 수도 있다.
다음, 상기 질화막(13) 상부에 소자분리영역으로 예정되는 부분을 노출시키는 감광막패턴(15)을 형성한다. (도 2a 참조)
그 다음, 상기 감광막패턴(15)을 식각마스크로 상기 질화막(13)을 식각하여 질화막패턴(14)을 형성한다. (도 2b 참조)
다음, 상기 감광막패턴(15)을 제거한다.
그 다음, 상기 질화막패턴(14)을 하드마스크로 사용하여 상기 반도체기판(11)을 소정 두께 제거하여 트렌치(17)를 형성한다. (도 2c 참조)
다음, 전체표면 상부에 매립절연막(도시안됨)을 형성한다.
그 다음, 상기 매립절연막을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 소자분리절연막(19)을 형성한다. 이때, 상기 CMP공정은 상기 질화막패턴(14)을 연마장벽으로 이용하여 실시되며, 상기CMP공정 시 상기 질화막패턴(14)도 소정 두께 제거된다.
다음, 상기 질화막패턴(14)을 제거한 후 세정공정을 실시한다. (도 2d 참조)
그 후, 원하는 곳에 불순물을 이온주입하여 웰을 형성한다. 이때, 상기 이온주입공정 시 필드 스톱 이온주입공정이 실시된다.
상기와 같이 종래기술에 따른 반도체소자의 소자분리절연막 형성방법은, 얕은 트랜치 소자분리(shallow trench isolation)공정으로 트렌치를 형성하고, 절연물질을 매립시킨 후 평탄화공정을 실시하여 소자분리절연막을 형성한 후 웰 형성공정 중 필드 스톱 이온주입공정이 실시되었으나, 소자분리절연막이 얕게 형성되기 때문에 소자분리 특성이 저하되고, 인접 셀(cell)에 의한 영향으로 원하는 데이터(data)와 반대에 데이터가 나타나는 디스터브 리프레쉬(disturb refresh) 현상이 발생되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 깊은 트렌치와 얕은 트렌치로 되는 2중 구조의 트렌치를 사용하고, 트렌치 하부의 반도체기판에 필드 스톱 이온주입영역을 형성한 다음, 소자분리절연막을 형성함으로써 소자분리 특성을 향상시키는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 소자분리절연막 형성방법에 의한 활성영역과 소자분리영역을 도시하는 평면도.
도 2a 내지 도 2d 는 도 1 의 선A-B에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 공정 단면도.
도 3 은 본 발명에 따른 반도체소자의 소자분리절연막 형성방법에 의한 활성영역과 소자분리영역을 도시하는 평면도.
도 4a 내지 도 4f 는 도 3 의 선A-B에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 공정 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11, 101 : 반도체기판 13, 103 : 질화막
14 : 질화막패턴 15 : 감광막패턴
17 : 트렌치 19, 115 : 소자분리절연막
103a : 질화막 제1패턴 103b : 질화막 제2패턴
105 : 제1감광막패턴 107 : 깊은 트렌치
109 : 필드스톱 이온주입영역 111 : 제2감광막패턴
113 : 얕은 트렌치
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은,
반도체기판 상부에 절연막을 소정 두께 형성하는 공정과,
소자분리영역으로 예정되는 부분보다 좁은 부분을 노출시키는 제1소자분리마스크를 식각마스크로 상기 절연막을 식각하여 절연막 제1패턴을 형성하는 공정과,
상기 절연막 제1패턴을 식각마스크로 상기 반도체기판을 식각하여 깊은 트렌치를 형성하는 공정과,
전면적으로 불순물을 이온주입하여 상기 깊은 트렌치 하부의 반도체기판에 필드 스톱 이온주입영역을 형성하는 공정과,
소자분리영역으로 예정되는 부분을 노출시키는 제2소자분리마스크를 식각마스크로 상기 절연막 제1패턴을 식각하여 절연막 제2패턴을 형성하는 공정과,
상기 절연막 제2패턴을 식각마스크로 상기 반도체기판을 소정 두께 식각하여 얕은 트렌치를 형성하는 공정과,
전체표면 상부에 매립절연막을 형성한 다음, 화학적 기계적 연마공정으로 제거하여 소자분리절연막을 형성하는 공정과,
상기 절연막 제2패턴을 제거하는 공정과,
상기 절연막은 패드산화막과 질화막의 적층구조인 것을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3 은 본 발명에 따른 반도체소자의 소자분리절연막 형성방법에 의한 활성영역과 소자분리영역을 도시하는 평면도로서, (Ⅰ)은 소자분리영역을 나타내고, (Ⅱ)는 활성영역을 나타낸다.
도 4a 내지 도 4f 는 도 3 의 선A-B에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 공정 단면도이다.
먼저, 반도체기판(101) 상부에 질화막(103)을 소정 두께 형성한다. 이때, 도면에는 나타나 있지는 않지만 상기 질화막(103)을 형성하기 전에 상기 반도체기판(101)과 질화막(103) 간에 스트레스를 줄이기 위하여 패드산화막을 형성할 수도 있다.
다음, 상기 질화막(103) 상부에 소자분리영역으로 예정되는 부분보다 좁은 부분을 노출시키는 제1감광막패턴(105)을 형성한다. (도 4a 참조)
그 다음, 상기 제1감광막패턴(105)을 식각마스크로 상기 질화막(103)을 식각하여 질화막 제1패턴(103a)을 형성한다. (도 4b 참조)
다음, 상기 제1감광막패턴(105)을 제거한다.
그 다음, 상기 질화막 제1패턴(103a)을 하드마스크로 사용하여 상기 반도체기판(101)을 소정 두께 제거하여 깊은 트렌치(107)를 형성한다. 이때, 상기 깊은 트렌치(107)는 종래의 트렌치보다 폭이 좁고 깊게 형성된다.
다음, 상기 구조에 전면적으로 불순물을 이온주입하여 상기 깊은 트렌치(107) 하부의 반도체기판(101)에 필드 스톱 이온주입영역(109)을 형성한다. 이때, NMOS인 경우 n형 불순물이 이온주입되고, PMPS인 경우 p형 불순물이 주입된다. (도 4c 참조)
그 다음, 전체표면 상부에 소자분리영역으로 예정되는 부분을 노출시키는 제2감광막패턴(111)을 형성한다.
다음, 상기 제2감광막패턴(111)을 식각마스크로 상기 질화막 제1패턴(103a)을 식각하여 질화막 제2패턴(103b)을 형성한다.
그 다음, 상기 제2감광막패턴(111)을 제거한다.
다음, 상기 질화막 제2패턴(103b)을 식각마스크로 상기 반도체판(101)을 소정 두께 식각하여 얕은 트렌치(113)를 형성한다. (도 4e 참조)
그 다음, 전체표면 상부에 매립절연막(도시안됨)을 형성한다.
다음, 상기 매립절연막을 CMP공정으로 제거하여 소자분리절연막(115)을 형성한다. 이때, 상기 CMP공정은 상기 질화막 제2패턴(103b)을 연마장벽으로 이용하여 실시되며, 상기 CMP공정 시 상기 질화막 제2패턴(103b)도 소정 두께 제거된다.
그 다음, 상기 질화막 제2패턴(103b)을 제거한 후 세정공정을 실시한다. (도 4f 참조)
그 후, 이온주입공정을 실시하여 원하는 곳에 웰을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 깊은 트렌치와 얕은 트렌치로 구성되는 2중 구조의 트렌치를 형성하고, 상기 2중 구조의 트렌치 하부 반도체기판에 필드 스톱 이온주입영역을 형성한 후 상기 2중 구조의 트렌치를 매립하는 소자분리절연막을 형성함으로써 소자분리 특성을 향상시키고, 인접 셀에 의한 영향으로 열화되는 디스터브 리프레쉬 특성을 향상시키는 이점이 있다.

Claims (2)

  1. 반도체기판 상부에 절연막을 소정 두께 형성하는 공정과,
    소자분리영역으로 예정되는 부분보다 좁은 부분을 노출시키는 제1소자분리마스크를 식각마스크로 상기 절연막을 식각하여 절연막 제1패턴을 형성하는 공정과,
    상기 절연막 제1패턴을 식각마스크로 상기 반도체기판을 식각하여 깊은 트렌치를 형성하는 공정과,
    전면적으로 불순물을 이온주입하여 상기 깊은 트렌치 하부의 반도체기판에 필드 스톱 이온주입영역을 형성하는 공정과,
    소자분리영역으로 예정되는 부분을 노출시키는 제2소자분리마스크를 식각마스크로 상기 절연막 제1패턴을 식각하여 절연막 제2패턴을 형성하는 공정과,
    상기 절연막 제2패턴을 식각마스크로 상기 반도체기판을 소정 두께 식각하여 얕은 트렌치를 형성하는 공정과,
    전체표면 상부에 매립절연막을 형성한 다음, 화학적 기계적 연마공정으로 제거하여 소자분리절연막을 형성하는 공정과,
    상기 절연막 제2패턴을 제거하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 절연막은 패드산화막과 질화막의 적층구조인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
KR1020010088271A 2001-12-29 2001-12-29 반도체소자의 소자분리절연막 형성방법 KR20030059411A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088271A KR20030059411A (ko) 2001-12-29 2001-12-29 반도체소자의 소자분리절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088271A KR20030059411A (ko) 2001-12-29 2001-12-29 반도체소자의 소자분리절연막 형성방법

Publications (1)

Publication Number Publication Date
KR20030059411A true KR20030059411A (ko) 2003-07-10

Family

ID=32215847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088271A KR20030059411A (ko) 2001-12-29 2001-12-29 반도체소자의 소자분리절연막 형성방법

Country Status (1)

Country Link
KR (1) KR20030059411A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707593B1 (ko) * 2005-12-27 2007-04-13 동부일렉트로닉스 주식회사 반도체 소자의 이중 소자분리 구조 및 그 형성 방법
KR100932314B1 (ko) * 2007-08-24 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN101710575A (zh) * 2009-12-04 2010-05-19 上海集成电路研发中心有限公司 一种防止深沟绝缘工艺中产生空洞的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707593B1 (ko) * 2005-12-27 2007-04-13 동부일렉트로닉스 주식회사 반도체 소자의 이중 소자분리 구조 및 그 형성 방법
KR100932314B1 (ko) * 2007-08-24 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7651933B2 (en) 2007-08-24 2010-01-26 Hynix Semiconductor Inc. Method of fabricating semiconductor device
CN101710575A (zh) * 2009-12-04 2010-05-19 上海集成电路研发中心有限公司 一种防止深沟绝缘工艺中产生空洞的方法

Similar Documents

Publication Publication Date Title
KR100645188B1 (ko) 반도체 소자의 격리영역 형성방법
KR20030059411A (ko) 반도체소자의 소자분리절연막 형성방법
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
KR100289663B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR20030002709A (ko) 플래시 메모리 소자의 소자분리막의 트랜치 형성 방법
KR100462365B1 (ko) 매몰 트랜지스터를 갖는 고전압 반도체 소자 및 그 제조방법
KR100232198B1 (ko) 반도체소자의 격리영역 형성방법
KR100403317B1 (ko) 반도체소자의 제조방법
KR20010058136A (ko) 반도체 소자의 제조방법
KR20030000127A (ko) 반도체소자의 제조방법
KR100305018B1 (ko) 반도체소자의 소자분리방법
KR100770455B1 (ko) 반도체소자의 제조방법
KR101022672B1 (ko) 트렌치형 소자분리를 갖는 반도체소자 및 그의 제조 방법
KR100277870B1 (ko) 반도체 소자의 격리영역 형성방법
KR20040002241A (ko) 반도체소자의 소자분리막 형성방법
KR20030002363A (ko) Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법
KR100361765B1 (ko) 반도체소자의 제조방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
KR19980040647A (ko) 반도체 장치의 소자분리방법
KR20020010806A (ko) 반도체소자의 소자분리막 형성 방법
KR20010063864A (ko) 반도체소자의 제조방법
KR20030000490A (ko) 반도체소자의 제조방법
KR20030055794A (ko) 반도체 소자의 소자분리막 형성방법
KR20030086839A (ko) 반도체 소자의 소자분리막 형성방법
KR20010059021A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination