KR20030054672A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20030054672A
KR20030054672A KR1020010084885A KR20010084885A KR20030054672A KR 20030054672 A KR20030054672 A KR 20030054672A KR 1020010084885 A KR1020010084885 A KR 1020010084885A KR 20010084885 A KR20010084885 A KR 20010084885A KR 20030054672 A KR20030054672 A KR 20030054672A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
forming
semiconductor device
film
Prior art date
Application number
KR1020010084885A
Other languages
English (en)
Inventor
박형순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010084885A priority Critical patent/KR20030054672A/ko
Publication of KR20030054672A publication Critical patent/KR20030054672A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 층간절연막을 평탄화시키기 위한 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 발생한 스크래치(scratch)영역을 SOG(spin on glass)막 또는 열처리공정으로 매립함으로써 콘택 플러그 간에 브리지(bridge)가 발생하는 것을 방지하여 소자의 공정 수율 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 제조방법{Method for manufacturing a semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게 층간절연막을 평탄화시키기 위한 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정에 의해 형성된 스크래치영역을 매립시켜 콘택 플러그 간에 브리지가 발생하는 것을 방지하는 반도체소자의 제조방법에 관한 것이다.
반도체소자가 고집적화됨에 따라 소자의 형성공정 중 단차의 발생이 증가하면서, 사진공정이 더욱 더 어렵게 되었다. 그런 이유로 평탄화 공정의 중요성은 날로 증가되고 있다.
최근 각광 받고 있는 CMP공정은 이에 적합한 공정이라 할 수 있으나, 직접 웨이퍼의 표면을 물리적인 마찰에 의해 연마하기 때문에 파티클(particle)이 많이 발생하고, 미세한 패턴을 보호하는 데에 문제점이 발생하였다. 특히, 경도가 낮은 박막을 CMP공정으로 평탄화시키는 경우 스크래치 영역이 발생하여 소자의 신뢰성을 저하시키는 문제점이 있다.
이하, 첨부된 도면을 참고로 하여 상세히 설명하기로 한다.
도 1a 내지 도 1e 는 종래기술에 따른 반도체소자의 제조방법을 도시한 공정 단면도이다.
먼저, 반도체기판(11) 상부에 워드라인 또는 비트라인 등의 도전배선(13)을 형성한다. 이때, 상기 도전배선(13)의 상부에는 마스크절연막패턴(15)이 적층되어 있고, 상기 도전배선(13)과 마스크절연막패턴(15)의 측벽에는 도전배선(13) 간의 절연을 위한 절연막 스페이서(17)가 구비되어 있다.
다음, 전체표면 상부에 층간절연막(19)을 형성한다. 이때, 상기층간절연막(19)은 매립 특성이 우수한 BPSG(boro phospho silicate glass)막으로 형성된다. (도 1a 참조)
그 다음, 상기 층간절연막(19)을 평탄화시키는 CMP공정을 실시한다. 이때, 상기 CMP공정에 의해 층간절연막(19)의 표면으로부터 2000Å 깊이에 스크래치영역(21)이 발생된다. (도 1b 참조)
다음, 콘택마스크를 식각마스크로 이용하여 상기 층간절연막(19)을 식각하여 콘택홀(23)을 형성한다. 이때, 상기 층간절연막(19)의 스크래치영역(21)은 상기 콘택홀(23) 간을 연결하는 터널(22)로 형성된다. (도 1c 참조)
그 다음, 전체표면 상부에 다결정실리콘층(25)을 형성한다. 이때, 상기 다결정실리콘층(25)은 상기 터널(22)에도 매립된다. (도 1d 참조)
다음, 상기 다결정실리콘층(25)을 식각하여 콘택 플러그(27)를 형성한다. 이때, 상기 터널(22)에 의해 상기 콘택 플러그(27) 간에 브리지가 발생한다. (도 1e 참조)
도 2 는 종래기술에 따른 반도체소자의 제조방법으로 콘택 플러그를 형성한 후 층간절연막이 제거된 사진으로서, CMP공정으로 발생된 스크래치로 형성된 터널에 도전층이 매립되어 콘택 플러그 간에 브리지가 발생한 것을 나타낸다.
상기와 같은 종래기술에 따른 반도체소자의 제조방법은 층간절연막으로 사용되는 BPSG막은 경도가 낮기 때문에 CMP공정으로 평탄화시키는 경우 스크래치영역을 발생시키고, 상기 스크래치영역은 터널형태로 형성되어 콘택 플러그 간에 브리지를 발생시킨다. 그리고, 상기 BPSG막보다 경도가 높은 박막을 층간절연막으로 사용하는 경우에는 매립 특성이 저하되어 콘택 플러그 간에 브리지를 발생시켜 소자의 공정 수율 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 층간절연막을 평탄화시키는 CMP공정을 진행하고, SOG막의 도포 공정 또는 열처리공정을 실시하여 상기 CMP공정에 의한 스크래치영역을 매립시켜 콘택 플러그 간에 브리지가 발생하는 것을 방지하는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e 는 종래기술에 따른 반도체소자의 제조방법을 도시한 공정 단면도.
도 2 는 종래기술에 따른 반도체소자의 제조방법으로 콘택 플러그를 형성한 후 층간절연막이 제거된 사진.
도 3a 내지 도 3f 는 본 발명에 따른 반도체소자의 제조방법을 도시한 공정 단면도.
< 도면의 주요부분에 대한 부호 설명 >
11, 31 : 반도체기판 13, 33 : 도전배선
15, 35 : 마스크절연막패턴 17, 37 : 절연막 스페이서
19, 39 : 층간절연막 21, 41 : 스크래치영역
22 : 터널 23, 45 : 콘택홀
25, 47 : 다결정실리콘층 27, 49 : 콘택 플러그
43 : SOG막
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은,
층간절연막을 평탄화시키는 화학적 기계적 연마공정으로 발생된 스크래치영역을 제거하는 반도체소자의 제조방법에 있어서,
반도체기판 상부에 도전배선을 형성하는 공정과,
전체표면 상부에 층간절연막을 형성하는 공정과,
상기 층간절연막을 평탄화시키는 화학적 기계적 연마공정을 실시하는 공정과,
상기 화학적 기계적 연마공정으로 발생된 스크래치영역을 매립시키는 공정과,
콘택마스크를 식각마스크로 이용하여 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
상기 콘택홀을 매립하는 콘택플러그를 형성하는 공정과,
상기 층간절연막은 BPSG막인 것과,
상기 화학적 기계적 연마공정으로 발생된 스크래치영역은 SOG막 또는 열처리공정으로 매립시키는 공정을 포함하는 것을 제1특징으로 한다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은,
층간절연막을 평탄화시키는 화학적 기계적 연마공정으로 발생된 스크래치영역을 제거하는 반도체소자의 제조방법에 있어서,
반도체기판 상부에 도전배선을 형성하는 공정과,
전체표면 상부에 층간절연막을 형성하는 공정과,
상기 층간절연막을 평탄화시키는 화학적 기계적 연마공정을 실시하는 공정과,
전체표면 상부에 SOG막을 도포하여 상기 화학적 기계적 연마공정으로 발생된 스크래치영역을 매립시키는 공정과,
콘택마스크를 식각마스크로 이용하여 상기 SOG막과 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
상기 콘택홀을 매립하는 콘택플러그를 형성하는 공정과,
상기 층간절연막은 BPSG막인 것과,
상기 SOG막은 유기계 SOG막 또는 무기계 SOG막인 것과,
상기 SOG막은 100 ∼ 1000Å 두께로 형성되는 것과,
상기 SOG막은 400 ∼ 450℃에서 20 ∼ 60분간 열처리되는 것을 포함하는 것을 제2특징으로 한다.
또한, 이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은,
층간절연막을 평탄화시키는 화학적 기계적 연마공정으로 발생된 스크래치영역을 제거하는 반도체소자의 제조방법에 있어서,
반도체기판 상부에 도전배선을 형성하는 공정과,
전체표면 상부에 층간절연막을 형성하는 공정과,
상기 층간절연막을 평탄화시키는 화학적 기계적 연마공정을 실시하는 공정과,
상기 층간절연막을 플로우시켜 상기 화학적 기계적 연마공정으로 발생된 스크래치영역을 매립시키는 열처리공정과,
콘택마스크를 식각마스크로 이용하여 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
상기 콘택홀을 매립하는 콘택플러그를 형성하는 공정과,
상기 층간절연막은 BPSG막인 것과,
상기 열처리공정은 800 ∼ 1500℃의 N2분위기에서 20 ∼ 60분간 실시되는 것과,
상기 열처리공정은 800 ∼ 1500℃의 H2/O2를 이용한 습식분위기에서 20 ∼ 60분간 실시되는 것을 포함하는 것을 제3특징으로 한다.
본 발명의 원리는 경도가 낮은 BPSG막을 평탄화시키기 위한 CMP공정 시 발생된 스크래치영역을 SOG막으로 매립시키거나 열처리공정을 실시하여 상기 BPSG막을 플로우시켜 매립시켜 콘택 플러그 간에 브리지가 발생하는 것을 방지하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 상세한 설명을 하기로 한다.
도 3a 내지 도 3f 는 본 발명에 따른 반도체소자의 제조방법을 도시한 공정 단면도이다.
먼저, 반도체기판(31) 상부에 워드라인 또는 비트라인 등의 도전배선(33)을 형성한다. 이때, 상기 도전배선(33)의 상부에는 마스크절연막패턴(35)이 적층되어 있고, 상기 도전배선(33)과 마스크절연막패턴(35)의 측벽에는 도전배선(33) 간의 절연을 위한 절연막 스페이서(37)가 구비되어 있다.
다음, 전체표면 상부에 층간절연막(39)을 형성한다. 이때, 상기 층간절연막(39)은 매립 특성이 우수한 BPSG막으로 형성된다. (도 3a 참조)
그 다음, 상기 층간절연막(39)을 평탄화시키는 CMP공정을 실시한다. 이때, 상기 CMP공정에 의해 상기 층간절연막(39)의 표면으로부터 2000Å 깊이에 스크래치영역(41)이 형성된다. (도 3b 참조)
다음, 전체표면 상부에 SOG막(43)을 도포하여 상기 스크래치영역(41)을 매립시킨다. 이때, 상기 SOG막(43)은 유기계 또는 무기계 SOG막이 사용되며, 상기 층간절연막(39) 상에 최소한의 두께가 남도록 100 ∼ 1000Å 두께 형성된다.
한편, 상기 SOG막(43)을 도포한 후 400 ∼ 450℃에서 20 ∼ 60분간 열처리공정을 실시할 수도 있다. (도 3c 참조)
그 다음, 콘택마스크를 식각마스크로 이용하여 상기 SOG막(43)과 층간절연막(39)을 식각하여 콘택홀(45)을 형성한다. (도 3d 참조)
다음, 전체표면 상부에 다결정실리콘층(47)을 형성한다. (도 3e 참조)
그 다음, 상기 다결정실리콘층(47)을 식각하여 콘택 플러그(49)를 형성한다. 여기서, 상기 콘택 플러그(49) 형성 후 상기 SOG막(43)은 거의 남지 않는다. (도 3f 참조)
또한, 본 발명에 따른 다른 실시예로서 도 3b 까지의 공정을 실시한 다음, 열처리공정을 실시하여 층간절연막으로 사용되는 BPSG막을 플로우시켜 스크래치영역을 매립시킬 수도 있다. 그리고, 상기 스크래치영역을 매립시킨 후 후속 공정은 도 3d 내지 도 3f 까지의 공정과 같다.
여기서, 상기 열처리공정은 800 ∼ 1500℃의 N2분위기 또는 H2/O2를 이용한 습식분위기에서 20 ∼ 60분간 실시된다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 층간절연막을 평탄화시키기 위한 CMP공정으로 발생한 스크래치영역을 SOG막 또는 열처리공정으로 매립함으로써 콘택 플러그 간에 브리지가 발생하는 것을 방지하여 소자의 공정 수율 및 신뢰성을 향상시키는 이점이 있다.

Claims (12)

  1. 층간절연막을 평탄화시키는 화학적 기계적 연마공정으로 발생된 스크래치영역을 제거하는 반도체소자의 제조방법에 있어서,
    반도체기판 상부에 도전배선을 형성하는 공정과,
    전체표면 상부에 층간절연막을 형성하는 공정과,
    상기 층간절연막을 평탄화시키는 화학적 기계적 연마공정을 실시하는 공정과,
    상기 화학적 기계적 연마공정으로 발생된 스크래치영역을 매립시키는 공정과,
    콘택마스크를 식각마스크로 이용하여 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
    상기 콘택홀을 매립하는 콘택플러그를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 층간절연막은 BPSG막인 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 화학적 기계적 연마공정으로 발생된 스크래치영역을 SOG막 또는 열처리공정으로 매립시키는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 층간절연막을 평탄화시키는 화학적 기계적 연마공정으로 발생된 스크래치영역을 제거하는 반도체소자의 제조방법에 있어서,
    반도체기판 상부에 도전배선을 형성하는 공정과,
    전체표면 상부에 층간절연막을 형성하는 공정과,
    상기 층간절연막을 평탄화시키는 화학적 기계적 연마공정을 실시하는 공정과,
    전체표면 상부에 SOG막을 도포하여 상기 화학적 기계적 연마공정으로 발생된 스크래치영역을 매립시키는 공정과,
    콘택마스크를 식각마스크로 이용하여 상기 SOG막과 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
    상기 콘택홀을 매립하는 콘택플러그를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 층간절연막은 BPSG막인 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 4 항에 있어서,
    상기 SOG막은 유기계 SOG막 또는 무기계 SOG막인 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 4 항에 있어서,
    상기 SOG막은 100 ∼ 1000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 4 항에 있어서,
    상기 SOG막은 400 ∼ 450℃에서 20 ∼ 60분간 열처리되는 것을 특징으로 하는 반도체소자의 제조방법.
  9. 층간절연막을 평탄화시키는 화학적 기계적 연마공정으로 발생된 스크래치영역을 제거하는 반도체소자의 제조방법에 있어서,
    반도체기판 상부에 도전배선을 형성하는 공정과,
    전체표면 상부에 층간절연막을 형성하는 공정과,
    상기 층간절연막을 평탄화시키는 화학적 기계적 연마공정을 실시하는 공정과,
    상기 층간절연막을 플로우시켜 상기 화학적 기계적 연마공정으로 발생된 스크래치영역을 매립시키는 열처리공정과,
    콘택마스크를 식각마스크로 이용하여 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
    상기 콘택홀을 매립하는 콘택플러그를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 층간절연막은 BPSG막인 것을 특징으로 하는 반도체소자의 제조방법.
  11. 제 9 항에 있어서,
    상기 열처리공정은 800 ∼ 1500℃의 N2분위기에서 20 ∼ 60분간 실시되는 것을 특징으로 하는 반도체소자의 제조방법.
  12. 제 9 항에 있어서,
    상기 열처리공정은 800 ∼ 1500℃의 H2/O2를 이용한 습식분위기에서 20 ∼ 60분간 실시되는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020010084885A 2001-12-26 2001-12-26 반도체소자의 제조방법 KR20030054672A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010084885A KR20030054672A (ko) 2001-12-26 2001-12-26 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010084885A KR20030054672A (ko) 2001-12-26 2001-12-26 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20030054672A true KR20030054672A (ko) 2003-07-02

Family

ID=32213300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010084885A KR20030054672A (ko) 2001-12-26 2001-12-26 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20030054672A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050070891A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 마이크로 스크래치 결함 방지 방법
KR100693785B1 (ko) * 2004-12-27 2007-03-12 주식회사 하이닉스반도체 반도체 메모리 소자의 층간절연막 형성 방법
CN111554576A (zh) * 2020-05-18 2020-08-18 中国科学院微电子研究所 一种平坦化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150035A (ja) * 1996-11-18 1998-06-02 Asahi Chem Ind Co Ltd 半導体装置の製造方法
KR19980018994A (ko) * 1996-08-30 1998-06-05 다까노 야스아끼 반도체 디바이스 제조 방법 및 연마액(Fabrication Method of Semiconductor Device and Abrasive Liquid Used Therein)
KR19980075804A (ko) * 1997-04-02 1998-11-16 윤종용 반도체 장치의 평탄화 방법
JP2000012679A (ja) * 1998-06-06 2000-01-14 United Microelectronics Corp 浅いトレンチ絶縁構造部を製造する方法
KR20010092398A (ko) * 2000-03-21 2001-10-24 니시가키 코지 소자 분리 영역 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018994A (ko) * 1996-08-30 1998-06-05 다까노 야스아끼 반도체 디바이스 제조 방법 및 연마액(Fabrication Method of Semiconductor Device and Abrasive Liquid Used Therein)
JPH10150035A (ja) * 1996-11-18 1998-06-02 Asahi Chem Ind Co Ltd 半導体装置の製造方法
KR19980075804A (ko) * 1997-04-02 1998-11-16 윤종용 반도체 장치의 평탄화 방법
JP2000012679A (ja) * 1998-06-06 2000-01-14 United Microelectronics Corp 浅いトレンチ絶縁構造部を製造する方法
KR20010092398A (ko) * 2000-03-21 2001-10-24 니시가키 코지 소자 분리 영역 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050070891A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 마이크로 스크래치 결함 방지 방법
KR100693785B1 (ko) * 2004-12-27 2007-03-12 주식회사 하이닉스반도체 반도체 메모리 소자의 층간절연막 형성 방법
CN111554576A (zh) * 2020-05-18 2020-08-18 中国科学院微电子研究所 一种平坦化方法

Similar Documents

Publication Publication Date Title
KR100492906B1 (ko) 반도체소자의 층간절연막 형성 방법
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
JP3111924B2 (ja) 半導体装置の製造方法
KR20030054672A (ko) 반도체소자의 제조방법
KR100254567B1 (ko) 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법
KR100400324B1 (ko) 반도체소자의 제조방법
KR100755141B1 (ko) 반도체 소자 콘택 플러그 및 그 제조 방법
KR100268809B1 (ko) 반도체소자의비아콘택형성방법
US20020063334A1 (en) Integrated circuit devices having a composite insulation layer and methods of manufacturing same
KR20080060020A (ko) 반도체 소자의 제조방법
KR20030054673A (ko) 반도체소자의 제조방법
KR100328449B1 (ko) 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법
KR100476371B1 (ko) 금속층간의평탄화절연막형성방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100664806B1 (ko) 반도체 소자의 제조 방법
KR100723789B1 (ko) 반도체 소자의 평탄화 방법
KR100562319B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100650711B1 (ko) 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법
KR20030052811A (ko) 반도체소자의 제조방법
KR101044611B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100664788B1 (ko) 반도체 소자의 금속막 평탄화 방법
KR100575621B1 (ko) 금속배선 형성방법
KR20030000473A (ko) 반도체 소자의 제조 방법
KR20030001146A (ko) 반도체 소자 제조 방법
KR20000035750A (ko) 반도체 장치의 층간 도전층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application