KR20040062150A - 액정 표시장치 - Google Patents

액정 표시장치 Download PDF

Info

Publication number
KR20040062150A
KR20040062150A KR1020020088477A KR20020088477A KR20040062150A KR 20040062150 A KR20040062150 A KR 20040062150A KR 1020020088477 A KR1020020088477 A KR 1020020088477A KR 20020088477 A KR20020088477 A KR 20020088477A KR 20040062150 A KR20040062150 A KR 20040062150A
Authority
KR
South Korea
Prior art keywords
gate
line
lines
liquid crystal
low voltage
Prior art date
Application number
KR1020020088477A
Other languages
English (en)
Inventor
전철주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020088477A priority Critical patent/KR20040062150A/ko
Publication of KR20040062150A publication Critical patent/KR20040062150A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시장치에 관한 것으로, 액정 표시패널의 모서리에 실장되는 게이트 저전압 전송라인의 라인길이에 따른 저항차 보상정보를 통해 게이트 구동 집적회로들 내에 구비된 복수의 저항어레이들을 선택적으로 게이트 저전압 전송라인과 접속되도록 함으로써, 게이트 저전압 전송라인의 라인길이에 따른 저항차로 인해 게이트 구동 집적회로들의 경계에서 게이트 저전압이 계단 형상의 단차를 갖는 것을 방지할 수 있게 된다.

Description

액정 표시장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시장치에 관한 것으로, 보다 상세하게는 액정 표시패널 상에 실장되는 라인 온 글래스(line on glass : LOG) 배선들의 저항차이로 인한 화질불량을 개선하기에 적당하도록 한 액정 표시장치에 관한 것이다.
일반적으로, 액정 표시장치는 매트릭스(matrix) 형태로 배열된 액정 셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 액정 셀들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다.
따라서, 액정 표시장치는 화소 단위의 액정 셀들이 매트릭스 형태로 배열되는 액정 표시패널과; 상기 액정 셀들을 구동시키는 구동회로(driving circuit)를 구비한다.
상기 액정 표시패널은 일정한 이격간격을 두고 대향하여 합착된 컬러필터(color filter) 기판 및 박막 트랜지스터 어레이(thin film transistor array) 기판과, 그 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 이격 간격에 형성된 액정층으로 구성된다.
상기 액정 표시패널의 박막 트랜지스터 어레이 기판 상에는 화상정보를 액정 셀들에 전송하기 위한 복수의 데이터 라인들과; 주사신호를 액정 셀들에 전송하기 위한 복수의 게이트 라인들이 서로 직교하며, 이들 데이터 라인들과 게이트 라인들의 교차부마다 액정 셀들이 정의된다.
상기 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 대향하는 내측 면에는 각각 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 이때, 화소전극은 박막 트랜지스터 어레이 기판 상에 액정 셀 별로 형성되는 반면에 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다. 따라서, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 액정 셀들의 광투과율을 개별적으로 조절할 수 있게 된다.
이와같이 화소전극에 인가되는 전압을 액정 셀 별로 제어하기 위하여 각각의 액정 셀에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다.
상기 구동회로는 상기 게이트 라인들에 주사신호를 공급하는 게이트 구동부와; 상기 데이터 라인들에 화상정보를 공급하는 데이터 구동부와; 상기 게이트 구동부 및 데이터 구동부의 구동 타이밍을 제어하는 타이밍 제어부와; 액정 표시장치에 사용되는 다양한 구동전압들을 공급하는 전원 공급부를 구비한다.
상기 타이밍 제어부는 외부의 그래픽 처리부로부터 공급되는 화상정보 및 제어신호를 통해 상기 게이트 구동부와 데이터 구동부의 구동 타이밍을 제어하며, 데이터 구동부에 화상정보를 공급한다.
상기 전원 공급부는 외부의 그래픽 처리부로부터 공급되는 전원을 이용하여 액정 표시장치에 사용되는 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 및 감마 기준전압(Vref)과 같은 구동전압을 생성하여 게이트 구동부, 데이터 구동부, 감마 전압발생부 및 액정 표시패널들에 공급한다.
상기 게이트 구동부는 상기 게이트 라인들에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 상기 데이터 구동부로부터 데이터 라인들을 경유하여 화상정보가 공급된다.
상기 화상정보는 액정 셀들의 화소전극에 개별적으로 공급되며, 상기 공통전압(Vcom)이 공통전극에 공급되어, 화소전극과 공통전극 사이의 전압차에 따라 액정층에 전계가 인가됨에 따라 액정 셀들의 광투과율을 개별적으로 조절하여 원하는 화상을 표시할 수 있게 된다.
상기 액정 표시패널과 직접 접속되는 데이터 구동부와 게이트 구동부는 다수개의 집적회로(integrated circuit : 이하, IC)들로 집적화된다.
상기 데이터 구동 IC 들과 게이트 구동 IC 들은 각각 테이프 캐리어 패키지(tape carrier package : 이하, TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으로 액정 표시패널에 접속되거나 또는 칩 온 글래스(chip on glass : 이하, COG) 방식으로 액정 표시패널에 실장된다.
상기 TCP 상에 실장되어 탭 방식으로 액정 표시패널에 접속되는 데이터 구동 IC 들과 게이트 구동 IC 들은 TCP 에 접속된 인쇄 회로기판(printed circuit board : 이하, PCB)에 실장된 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받고, 또한 서로 접속된다.
즉, 상기 데이터 구동 IC 들은 데이터 PCB 에 실장된 신호라인들을 통해 직렬로 접속되고, 또한 전술한 타이밍 제어부와 전원 공급부로부터 인가되는 화상정보, 제어신호들 및 구동전압들을 공통적으로 공급받게 된다.
상기 게이트 구동 IC 들은 게이트 PCB 에 실장된 신호라인들을 통해 직렬로 접속되고, 또한 전술한 타이밍 제어부와 전원 공급부로부터 인가되는 제어신호들 및 구동전압들을 공통적으로 공급받게 된다.
한편, 상기 COG 방식으로 액정 표시패널에 실장되는 데이터 구동 IC 들과 게이트 구동 IC 들은 액정 표시패널의 박막 트랜지스터 어레이 기판 상에 실장되는 라인 온 글래스(line on glass : 이하, LOG) 배선들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받고, 또한 서로 접속된다.
최근 들어, 상기 데이터 구동 IC 들이나 또는 게이트 구동 IC 들이 탭 방식으로 액정 표시패널에 접속되는 경우에도 LOG 배선들을 액정 표시패널에 실장하여 PCB 를 제거할 수 있는 기술이 개발됨에 따라 액정 표시장치를 더욱 박형화할 수 있게 되었다.
특히, 상기 데이터 구동 IC 들에 비해 적은 갯수의 신호들을 필요로 하는 게이트 구동 IC 들에 대하여 LOG 배선들을 액정 표시패널에 실장함으로써, 게이트 PCB 를 제거하고 있다.
즉, 액정 표시패널에 탭 방식으로 접속되는 게이트 구동 IC 들은 액정 표시패널의 박막 트랜지스터 어레이 기판 상에 실장되는 LOG 배선들을 통해 제어신호들 및 직류전압들을 공급받고, 또한 서로 접속된다.
상기한 바와같이 게이트 PCB 가 제거된 액정 표시장치를 첨부한 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도1은 게이트 PCB가 제거된 액정 표시장치를 간략히 보인 예시도로서, 이에 도시한 바와같이 액정 표시패널(1)과; 상기 액정 표시패널(1)의 일측 장변과 데이터 PCB (12) 사이에 접속된 복수의 데이터 TCP (8)들과; 상기 액정 표시패널(1)의 일측 단변에 접속된 복수의 게이트 TCP (14)들과; 상기 데이터 TCP (12)들에 각각실장된 데이터 구동 IC (10)들과; 상기 게이트 TCP (14)들에 각각 실장된 게이트 구동 IC (16)들로 구성된다.
상기 액정 표시패널(1)은 박막 트랜지스터 어레이 기판(2)과 컬러필터 기판(4)이 소정의 간격을 갖도록 대향 합착되고, 그 이격 간격에 액정층(도면 상에 도시되지 않음)이 형성되어 구성된다.
상기 박막 트랜지스터 어레이 기판(2)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(4)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(2)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(2)과 컬러필터 기판(4)이 대향 합착된 영역에는 화소들이 매트릭스 형태로 배열되는 화상 표시부(21)가 구비된다.
상기 화상 표시부(21)의 박막 트랜지스터 어레이 기판(2)에는 복수의 게이트 라인(20)들이 횡으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인(18)들이 종으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인(20)들과 데이터 라인(18)들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 개별적으로 구비되어 매트릭스 형태로 배열된다.
상기 화상 표시부(21)의 컬러필터 기판(4)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터층과; 상기 박막 트랜지스터 어레이 기판(2)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.
한편, 상기 박막 트랜지스터 어레이 기판(2)의 돌출된 영역에 구비된 게이트패드부와 데이터 패드부는 상기 화상 표시부(21)에 대응되도록 형성된다.
따라서, 상기 박막 트랜지스터 어레이 기판(2)의 일측 단변 및 일측 장변이 만나는 모서리 영역은 사용되지 않는 액정 표시패널(1)의 더미영역이었지만, 최근 들어 그 모서리 영역에 LOG 배선(26)들을 형성함으로써, 제어신호들 및 구동전압들이 게이트 구동 IC (16)들에 공급되도록 한다.
상기 데이터 TCP (8)에는 데이터 구동 IC (10)와 전기적으로 접속되는 입력패드(24)들 및 출력패드(25)들이 형성된다.
상기 데이터 TCP (8)의 입력패드(24)들은 데이터 PCB (12)와 전기적으로 접속되고, 출력패드(25)들은 박막 트랜지스터 어레이 기판(2)의 데이터 패드부와 전기적으로 접속된다.
특히, 첫번째 데이터 TCP (8)는 박막 트랜지스터 어레이 기판(2)에 실장된 LOG 배선(26)들과 전기적으로 접속되는 게이트신호 전송배선(22)이 추가로 형성된다. 이 게이트신호 전송배선(22)은 데이터 PCB (12)를 경유하여 타이밍 제어부 및 전원 공급부로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 LOG 배선(26)들에 전송한다.
상기 데이터 구동 IC (10)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정 표시패널(1)의 데이터 라인(18)들에 공급한다.
한편, 상기 게이트 TCP (14)에는 게이트 구동 IC (16)들이 실장되고, 그 게이트 구동 IC (16)들과 전기적으로 접속되는 게이트신호 전송배선(28)들 및 출력패드(30)들이 형성된다.
상기 게이트신호 전송배선(28)들은 박막 트랜지스터 어레이 기판(2)에 실장된 LOG 배선(26)들과 전기적으로 접속되고, 출력패드(30)들은 박막 트랜지스터 어레이 기판(2)의 게이트 패드부와 전기적으로 접속된다.
상기 게이트 구동 IC (16)들은 LOG 배선(26)들 및 게이트신호 전송배선(28)들을 통해 인가되는 게이트 제어신호들 및 게이트 구동전압들에 응답하여 주사신호, 즉 게이트 고전압신호(Vgh)를 게이트 라인(20)들에 순차적으로 공급한다. 또한, 게이트 구동 IC (16)들은 게이트 고전압신호(Vgh)가 공급되지 않는 기간에는 게이트 저전압신호(Vgl)를 게이트 라인(20)들에 공급한다.
한편, 상기 LOG 배선(26)들은 통상 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 전원 공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 타이밍 제어부로부터 공급되는 게이트 제어신호들을 개별적으로 공급한다.
상기한 바와같은 LOG 배선(26)들은 상기 박막 트랜지스터 어레이 기판(2) 상에 게이트 라인들 및 게이트 전극들을 형성하는 공정에서 동시에 패터닝되어 형성되므로, 통상 AlNd 재질의 비교적 비저항값(0.046)이 큰 금속층으로 형성된다.
또한, 상기 LOG 배선(26)들은 박막 트랜지스터 어레이 기판(2)의 일측 단변 및 일측 장변이 만나는 모서리 부분의 매우 한정된 좁은 공간에 미세하게 이격되도록 패터닝되어 형성된다.
따라서, 상기 LOG 배선(26)들은 기존의 게이트 PCB 상에 동박으로 형성되는신호라인들과 비교하여 상대적으로 높은 저항값을 갖게 되며, 그 저항값은 LOG 배선(26)들의 길이에 비례함에 따라 상기 데이터 PCB (12)로부터 멀어질수록 저항값은 점차 증가하여 게이트 제어신호들 및 게이트 구동전압들이 감쇄하게 된다.
그 결과, 상기 LOG 배선(26)들을 통해 공급되는 게이트 구동신호들 및 게이트 구동전압들이 LOG 배선(26)의 저항값에 의해 왜곡됨으로써, 화상 표시부(21)에서 표시되는 화상이 열화된다.
특히, 상기 LOG 배선(26)들을 통해 공급되는 게이트 구동전압들 중에 게이트 저전압(Vgl)의 왜곡이 화상표시부(21)의 화질에 큰 영향을 미치게 된다. 이는 게이트 저전압(Vgl)을 공급하여 현재 프레임(frame)에서 게이트 고전압(Vgh) 구간 동안 화소에 인가된 화소전압을 다음 프레임의 화소전압이 충전되기 전까지 유지시키기 때문이다. 즉, 게이트 저전압(Vgl)이 왜곡되는 경우에 화소에 충전된 화소전압이 가변되어 화상 표시부(21)에 표시되고 있는 현재 프레임의 화질에 직접적인 영향을 끼치게 된다.
상기 게이트 저전압(Vgl)을 공급하는 LOG 배선(26)은 도2에 도시한 바와같이 제1데이터 TCP (8A)와 제1 내지 제4게이트 TCP (14A∼14D)들 사이에 각각 접속되는 제1 내지 제4게이트 저전압 전송라인(VGLL1∼VGLL4)들로 구성된다. 이때, 제1 내지 제4게이트 저전압 전송라인(VGLL1∼VGLL4)들은 라인길이에 비례하는 라인 저항값(a,b)을 갖고, 상기 제1 내지 제4게이트 TCP (14A∼14D)들을 경유하여 직렬로 연결된다.
상기한 바와같은 제1 내지 제4게이트 저전압 전송라인(VGLL1∼VGLL4)들의 라인저항값(a,b)에 의해 제1 내지 제4게이트 구동 IC (16A∼16D)들에 공급되는 게이트 저전압(Vgl)이 달라진다.
즉, 상기 제1게이트 TCP (14A)에 실장된 제1게이트 구동 IC (16A)에는 제1게이트 저전압 전송라인(VGLL1)의 라인저항값(a)에 의해 전압강하된 제1게이트 저전압(VGL1)이 공급되어 액정 표시패널(1)의 제1수평블럭(A)의 게이트 라인들에 공급된다. 이때, 제1게이트 저전압(VGL1)은 도3의 예시도에 도시한 바와같이 제1게이트 구동 IC (16A) 내부에 구비된 총합 y의 저항값을 갖는 저항어레이(R-ARRAY1)에 의해 순차적으로 분압되며, 그 분압된 전압(VGL1A1∼VGL1An)들이 제1수평블럭(A)의 게이트 라인들에 각각 공급된다.
한편, 상기 제2게이트 TCP (14B)에 실장된 제2게이트 구동 IC (16B)에는 제1게이트 저전압 전송라인(VGLL1)의 라인저항값(a), 제1게이트 구동 IC (16A)의 내부 라인저항값(x) 및 제2게이트 저전압 전송라인(VGLL2)의 라인저항값(b)에 의해 전압강하된 제2게이트 저전압(VGL2)이 공급된다. 이때, 제2게이트 저전압(VGL2)은 도4의 예시도에 도시한 바와같이 제2게이트 구동 IC (16B) 내부에 구비된 총합 y의 저항값을 갖는 저항어레이(R-ARRAY2)에 의해 순차적으로 분압되며, 그 분압된 전압(VGL1B1∼VGL1Bn)들이 제2수평블럭(B)의 게이트 라인들에 각각 공급된다.
또한, 상기 제3게이트 TCP (14C)에 실장된 제3게이트 구동 IC (16C)에는 제1게이트 저전압 전송라인(VGLL1)의 라인저항값(a), 제1게이트 구동 IC (16A)의 내부 라인저항값(x), 제2게이트 저전압 전송라인(VGLL2)의 라인저항값(b), 제2게이트 구동 IC (16B)의 내부 라인저항값(x) 및 제3게이트 저전압 전송라인(VGLL3)의 라인저항값(b)에 의해 전압강하된 제3게이트 저전압(VGL3)이 공급된다. 이때, 제3게이트 저전압(VGL3)은 도5의 예시도에 도시한 바와같이 제3게이트 구동 IC (16C) 내부에 구비된 총합 y의 저항값을 갖는 저항어레이(R-ARRAY3)에 의해 순차적으로 분압되며, 그 분압된 전압(VGL1C1∼VGL1Cn)들이 제3수평블럭(C)의 게이트 라인들에 각각 공급된다.
그리고, 상기 제4게이트 TCP (14D)에 실장된 제4게이트 구동 IC (16D)에는 제1게이트 저전압 전송라인(VGLL1)의 라인저항값(a), 제1게이트 구동 IC (16A)의 내부 라인저항값(x), 제2게이트 저전압 전송라인(VGLL2)의 라인저항값(b), 제2게이트 구동 IC (16B)의 내부 라인저항값(x), 제3게이트 저전압 전송라인(VGLL3)의 라인저항값(b), 제3게이트 구동 IC (16C)의 내부 라인저항값(x) 및 제4게이트 저전압 전송라인(VGLL4)에 의해 전압강하된 제4게이트 저전압(VGL4)이 공급된다. 이때, 제4게이트 저전압(VGL4)은 도6의 예시도에 도시한 바와같이 제4게이트 구동 IC (16D) 내부에 구비된 총합 y의 저항값을 갖는 저항어레이(R-ARRAY4)에 의해 순차적으로 분압되며, 그 분압된 전압(VGL1D1∼VGL1Dn)들이 제4수평블럭(D)의 게이트 라인들에 각각 공급된다.
상기한 바와같이 게이트 구동 IC (16)별로 제1 내지 제4수평블럭(A∼D)들의 게이트 라인들에 공급되는 제1 내지 제4게이트 저전압(VGL1∼VGL4)들에 차이가 발생함에 따라 제1 내지 제4수평블럭(A∼D)들 사이에 휘도차가 발생하게 된다.
특히, 도7의 예시도에 도시한 바와같이 제1 내지 제4수평블럭(A∼D)들의 경계에서 제1 내지 제4게이트 저전압(VGL1∼VLG4)들이 계단 형상의 단차를 갖게 됨에따라 제1 내지 제4수평블럭(A∼D)들이 경계면을 따라 분할된 것처럼 표시되는 가로선(32) 불량이 발생하여 액정 표시패널(1)의 화질저하를 초래한다.
따라서, 본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 액정 표시패널 상에 실장되는 LOG 배선들의 저항차이로 인한 화질불량을 개선할 수 있는 액정 표시장치를 제공하는데 있다.
도1은 게이트 PCB가 제거된 액정 표시장치를 간략히 보인 예시도.
도2는 도1에 도시된 라인 온 글래스 배선들의 라인저항에 의한 화상 표시부의 수평블럭간의 휘도차 발생을 설명하기 위한 예시도.
도3은 도2에 있어서, 제1게이트 구동 집적회로를 상세히 보인 예시도.
도4는 도2에 있어서, 제2게이트 구동 집적회로를 상세히 보인 예시도.
도5는 도2에 있어서, 제3게이트 구동 집적회로를 상세히 보인 예시도.
도6은 도2에 있어서, 제4게이트 구동 집적회로를 상세히 보인 예시도.
도7은 도2에 도시된 게이트 저전압 전송라인의 라인저항에 따라 화상 표시부에 공급되는 게이트 저전압의 계단형상 단차를 보인 예시도.
도8은 본 발명의 일 실시예에 따른 액정 표시장치의 구성을 개략적으로 보인 예시도.
도9는 도8에 있어서, 제1게이트 구동 집적회로를 상세히 보인 예시도.
도10은 도8에 있어서, 제2게이트 구동 집적회로를 상세히 보인 예시도.
도11은 도8에 있어서, 제3게이트 구동 집적회로를 상세히 보인 예시도.
도12는 도8에 있어서, 제4게이트 구동 집적회로를 상세히 보인 예시도.
도13은 본 발명의 일 실시예에 따라 게이트 저전압 전송라인의 라인저항이보상되어 화상 표시부에 공급되는 게이트 저전압의 단차발생을 방지한 예를 보인 예시도.
***도면의 주요부분에 대한 부호의 설명***
101:액정 표시패널
102:박막 트랜지스터 어레이 기판
104:컬러필터 기판
108A,108B:제1,제2데이터 TCP
110A,110B:제1,제2데이터 구동 IC
112:데이터 PCB
114A∼114D:제1 내지 제4게이트 TCP
116A∼116D:제1 내지 제4게이트 구동 IC
121:화상 표시부
A∼D:제1 내지 제4수평블럭
a,b:제1 내지 제4게이트 저전압 전송배선의 라인저항값
SEL1∼SEL4:제1 내지 제4선택신호라인
VGL11∼VGL14:제1 내지 제4게이트 저전압
VGLL11∼VGLL14:제1 내지 제4게이트 저전압 전송배선
상기 본 발명의 목적을 달성하기 위한 액정 표시장치는 제1기판 상에 종횡으로 배열되는 데이터 라인들 및 게이트 라인들이 교차하는 영역에 복수의 화소들이 형성된 화상 표시부와; 상기 게이트 라인들을 구동하는 게이트 구동 집적회로들이 각각 실장된 복수의 게이트 테이프 캐리어 패키지들과; 상기 데이터 라인들을 구동하는 데이터 구동 집적회로들이 각각 실장된 복수의 게이트 테이프 캐리어 패키지들과; 상기 제1기판의 화상 표시부 외곽에 실장되어 상기 게이트 구동 집적회로들에 필요한 구동신호들을 공급하는 라인 온 글래스 배선들과; 상기 게이트 구동 집적회로들 내에 각각 구비되어 상기 라인 온 글래스 배선들과 복수의 스위치들을 통해 각각 접속되며, 총합이 다른 저항값을 갖는 복수의 저항어레이들과; 상기 게이트 구동 집적회로들의 라인저항 차에 따른 저항값 보상정보를 저장하는 메모리부와; 상기 메모리부로부터 저항값 보상정보에 따른 신호를 입력받아 상기 게이트 구동 집적회들 내에 구비된 복수의 스위치들을 도통 및 차단시키는 제어부를 구비하여 구성되는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 액정 표시장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도8은 본 발명의 일 실시예에 따른 액정 표시장치의 구성을 간략하게 보인 예시도로서, 이에 도시한 바와같이 액정 표시패널(101)과; 상기 액정 표시패널(101)의 일측 장변과 데이터 PCB (112) 사이에 접속된 제1,제2데이터 TCP (108A,108B)들과; 상기 액정 표시패널(101)의 일측 단변에 접속된 제1 내지 제4게이트 TCP (114A∼114D)들과; 상기 제1,제2데이터 TCP (108A,108B)들에 실장된 제1,제2데이터 구동 IC (110A,110B)들과; 상기 제1 내지 제4게이트 TCP (114A∼114D)들에 실장된 제1 내지 제4게이트 구동 IC (116A∼116D)들로 구성된다.
상기 액정 표시패널(101)의 가장자리에는 상기 제1데이터 TCP (108A)와 제1 내지 제4게이트 TCP (114A∼114D)들 사이에 각각 접속되는 제1 내지 제4게이트 저전압 전송라인(VGLL11∼VGLL14)들 및 제1 내지 제4선택신호라인(SEL1∼SEL4)들이 실장된다.
또한, 상기 제1 내지 제4게이트 구동 IC (116A∼116D)들에는 상기 제1 내지 제4게이트 저전압 전송라인(VGLL11∼VGLL14)들과 복수의 스위치들을 통해 각각 접속되며, 총합이 다른 저항값을 갖는 복수의 저항어레이들이 구비된다.
상기 액정 표시패널(101)은 박막 트랜지스터 어레이 기판(102)과 컬러필터 기판(104)이 소정의 간격을 갖도록 대향 합착되고, 그 이격 간격에 액정층(도면 상에 도시되지 않음)이 형성되어 구성된다.
상기 박막 트랜지스터 어레이 기판(102)의 일측 단변 및 일측 장변은 상기컬러필터 기판(104)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(102)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(102)과 컬러필터 기판(104)이 대향 합착된 영역에는 화소들이 매트릭스 형태로 배열되는 화상 표시부(121)가 구비된다.
상기 화상 표시부(121)의 박막 트랜지스터 어레이 기판(102)에는 복수의 게이트 라인들이 횡으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인들이 종으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인들과 데이터 라인들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 개별적으로 구비되어 매트릭스 형태로 배열된다.
상기 화상 표시부(121)의 컬러필터 기판(104)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터층과; 상기 박막 트랜지스터 어레이 기판(102)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.
한편, 상기 박막 트랜지스터 어레이 기판(102)의 돌출된 영역에 구비된 게이트 패드부와 데이터 패드부는 상기 화상 표시부(121)에 대응되도록 형성된다.
따라서, 상기 박막 트랜지스터 어레이 기판(102)의 일측 단변 및 일측 장변이 만나는 모서리 영역에는 상기 게이트 구동 IC (114A∼114D)들에 제어신호들 및 구동전압들을 전송하기 위한 LOG 배선들이 실장된다.
상기 제1,제2데이터 TCP (108A,108B)들에는 상기 제1,제2데이터 구동 IC (110A,110B)들과 전기적으로 접속되는 입출력패드들이 형성되어 데이터 PCB (12)및 박막 트랜지스터 어레이 기판(102)의 데이터 패드부와 전기적으로 접속된다.
특히, 제1데이터 TCP (108A)는 박막 트랜지스터 어레이 기판(102)에 실장된 LOG 배선들과 전기적으로 접속되는 게이트신호 전송배선들이 추가로 형성된다. 이 게이트신호 전송배선들은 데이터 PCB (112)를 경유하여 타이밍 제어부 및 전원 공급부로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 LOG 배선들에 전송한다.
상기 제1,제2데이터 구동 IC (110A,110B)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정 표시패널(101)의 데이터 라인들에 공급한다.
한편, 상기 제1 내지 제4게이트 TCP (114A∼114D)들은 제1 내지 제4게이트 구동 IC (116A∼116D)들과 전기적으로 접속되는 출력패드들을 통해 박막 트랜지스터 어레이 기판(102)의 게이트 패드부와 전기적으로 접속된다. 또한, 제1 내지 제4게이트 TCP (114A∼114D)들은 박막 트랜지스터 어레이 기판(102)의 LOG 배선들과 제1 내지 제4게이트 구동 IC (116A∼116D)들 사이에 접속되는 게이트신호 전송배선들을 더 구비한다.
상기 제1 내지 제4게이트 구동 IC (116A∼116D)들은 LOG 배선들 및 게이트신호 전송배선들을 통해 인가되는 게이트 제어신호들 및 게이트 구동전압들에 응답하여 주사신호, 즉 게이트 고전압신호(Vgh)를 게이트 라인들에 순차적으로 공급한다. 또한, 제1 내지 제4게이트 구동 IC (116A∼116D)들은 게이트 고전압신호(Vgh)가 공급되지 않는 기간에는 게이트 저전압신호(Vgl)를 게이트 라인들에 공급한다.
한편, 상기 LOG 배선들은 통상 게이트 고전압신호(Vgh), 게이트저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 전원 공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 타이밍 제어부로부터 공급되는 게이트 제어신호들을 개별적으로 공급한다.
상기한 바와같은 LOG 배선들은 상기 박막 트랜지스터 어레이 기판(102) 상에 게이트 라인들 및 게이트 전극들을 형성하는 공정에서 동시에 패터닝되어 형성되므로, 통상 AlNd 재질의 비교적 비저항값(0.046)이 큰 금속층으로 형성된다.
또한, 상기 LOG 배선들은 박막 트랜지스터 어레이 기판(102)의 일측 단변 및 일측 장변이 만나는 모서리 부분의 매우 한정된 좁은 공간에 미세하게 이격되도록 패터닝되어 형성된다.
따라서, 상기 LOG 배선들은 그의 라인길이에 비례하는 라인저항값을 갖게 되어 라인길이에 비례하여 게이트 제어신호들 및 게이트 구동전압들이 감쇄하게 된다.
상기한 바와같은 LOG 배선들의 라인저항값에 의해 제1 내지 제4게이트 구동 IC (116A∼116D) 단위로 공급되는 게이트 구동신호의 전압차를 보상하기 위하여 LOG 배선들과 함께 제1 내지 제4선택신호라인(SEL1∼SEL4)들을 형성하고, 또한, 제1 내지 제4게이트 구동 IC (116A∼116D)들 내에 LOG 배선들과 복수의 스위치들을 통해 각각 접속되며, 총합이 다른 저항값을 갖는 복수의 저항어레이들을 형성한다. 특히, 제1 내지 제4게이트 구동 IC (116A∼116D)들 내에는 화상 표시부(121)에서 표시되는 화질에 큰 영향을 끼치는 게이트 저전압 전송라인(VGLL)에 대해서 복수의스위치들을 통해 각각 접속되며, 총합이 다른 저항값을 갖는 복수의 저항어레이들을 형성한다.
즉, 게이트 저전압(Vgl)을 공급하는 게이트 저전압 전송라인(VGLL)은 제1데이터 TCP (108A)와 제1 내지 제4게이트 TCP (114A∼114D)들 사이에 각각 접속되는 제1 내지 제4게이트 저전압 전송라인(VGLL11∼VGLL14)들로 구성된다. 이때, 제1 내지 제4게이트 저전압 전송라인(VGLL11∼VGLL14)들은 라인길이에 비례하는 라인저항값(a,b)을 갖고, 상기 제1 내지 제4게이트 TCP (114A∼114D)들을 경유하여 직렬로 연결된다.
상기 제1 내지 제4게이트 저전압 전송라인(VGLL11∼VGLL14)들의 라인 저항값(a,b)에 의해 제1 내지 제4게이트 구동 IC (116A∼116D)들에 공급되는 게이트 저전압(Vgl)이 달라지는 것을 방지하기 위하여 제1데이터 TCP (108A)와 제1 내지 제4게이트 TCP (114A∼114D)들 사이에 각각 접속되는 제1 내지 제4게이트 저전압 전송라인(VGLL11∼VGLL14)들과 함께 제1 내지 제4선택신호라인(SEL1∼SEL4)들이 실장되며, 상기 제1 내지 제4게이트 구동 IC (116A∼116D)들에는 상기 제1 내지 제4게이트 저전압 전송라인(VGLL11∼VGLL14)들과 복수의 스위치들을 통해 각각 접속되며, 총합이 다른 저항값을 갖는 복수의 저항어레이들이 구비된다.
즉, 상기 제1게이트 TCP (114A)에 실장된 제1게이트 구동 IC (116A)에는 제1게이트 저전압 전송라인(VGLL11)의 라인저항값(a)에 의해 전압강하된 제1게이트 저전압(VGL11)이 공급되어 액정 표시패널(101)의 제1수평블럭(A)의 게이트 라인들에 공급된다. 이때, 제1게이트 구동 IC (116A) 내부에는 도9의 예시도에 도시한 바와같이 각각 총합 y1∼yk의 저항값을 갖는 복수의 저항어레이(R-ARRAY11∼R-ARRAY1k)들이 구비되어 복수의 스위치(SW11∼SW1k)들을 통해 상기 제1게이트 저전압 전송배선(VGLL11)과 선택적으로 접속되고, 그 복수의 스위치(SW11∼SW1k)들은 제1선택신호라인(SEL1)을 통해 인가되는 선택신호에 의해 선택적으로 온/오프된다.
한편, 상기 제2게이트 TCP (114B)에 실장된 제2게이트 구동 IC (116B)에는 제1게이트 저전압 전송라인(VGLL11)의 라인저항값(a), 제1게이트 구동 IC (116A)의 내부 라인저항값(x) 및 제2게이트 저전압 전송라인(VGLL12)의 라인저항값(b)에 의해 전압강하된 제2게이트 저전압(VGL12)이 공급된다. 이때, 제2게이트 구동 IC (116B) 내부에는 도10의 예시도에 도시한 바와같이 각각 총합 y1∼yk의 저항값을 갖는 복수의 저항어레이(R-ARRAY21∼R-ARRAY2k)들이 구비되어 복수의 스위치(SW21∼SW2k)들을 통해 상기 제2게이트 저전압 전송배선(VGLL12)과 선택적으로 접속되고, 그 복수의 스위치(SW21∼SW2k)들은 제2선택신호라인(SEL2)을 통해 인가되는 선택신호에 의해 선택적으로 온/오프된다.
또한, 상기 제3게이트 TCP (114C)에 실장된 제3게이트 구동 IC (116C)에는 제1게이트 저전압 전송라인(VGLL11)의 라인저항값(a), 제1게이트 구동 IC (116A)의 내부 라인저항값(x), 제2게이트 저전압 전송라인(VGLL12)의 라인저항값(b), 제2게이트 구동 IC (116B)의 내부 라인저항값(x) 및 제3게이트 저전압 전송라인(VGLL13)의 라인저항값(b)에 의해 전압강하된 제3게이트 저전압(VGL13)이 공급된다. 이때, 제3게이트 구동 IC (116C) 내부에는 도11의 예시도에 도시한 바와같이 각각 총합 y1∼yk의 저항값을 갖는 복수의 저항어레이(R-ARRAY31∼R-ARRAY3k)들이 구비되어복수의 스위치(SW31∼SW3k)들을 통해 상기 제3게이트 저전압 전송배선(VGLL13)과 선택적으로 접속되고, 그 복수의 스위치(SW31∼SW3k)들은 제3선택신호라인(SEL3)을 통해 인가되는 선택신호에 의해 선택적으로 온/오프된다.
그리고, 상기 제4게이트 TCP (114D)에 실장된 제4게이트 구동 IC (116D)에는 제1게이트 저전압 전송라인(VGLL11)의 라인저항값(a), 제1게이트 구동 IC (116A)의 내부 라인저항값(x), 제2게이트 저전압 전송라인(VGLL12)의 라인저항값(b), 제2게이트 구동 IC (116B)의 내부 라인저항값(x), 제3게이트 저전압 전송라인(VGLL13)의 라인저항값(b), 제3게이트 구동 IC (116C)의 내부 라인저항값(x) 및 제4게이트 저전압 전송라인(VGLL14)에 의해 전압강하된 제4게이트 저전압(VGL14)이 공급된다. 이때, 제4게이트 구동 IC (116D) 내부에는 도12의 예시도에 도시한 바와같이 각각 총합 y1∼yk의 저항값을 갖는 복수의 저항어레이(R-ARRAY41∼R-ARRAY4k)들이 구비되어 복수의 스위치(SW41∼SW4k)들을 통해 제4게이트 저전압 전송배선(VGLL14)과 선택적으로 접속되고, 그 복수의 스위치(SW41∼SW4k)들은 제4선택신호라인(SEL4)을 통해 인가되는 선택신호에 의해 선택적으로 온/오프된다.
상기 제1 내지 제4게이트 구동 IC (116A∼116D)들에 선택신호를 인가하기 위해서는 미리 계산된 제1 내지 제4게이트 구동 IC (116A∼116D)들 사이의 라인저항값의 차이에 대한 보상정보를 이이피롬(electrically erasable programmable read only memory : EEPROM)과 같은 메모리부에 저장하고, 그 메모리부에 저장된 보상정보를 타이밍 제어부와 같은 제어부에서 처리함으로써, 선택신호를 발생시켜 전술한 데이터 PCB (112) 및 제1데이터 TCP (108A)를 통해 제1 내지 제4선택신호라인(SEL1∼SEL4)들에 인가되도록 한다.
상기 제1 내지 제4선택신호라인(SEL1∼SEL4)들은 하나의 배선으로 구성되어 상기 제1 내지 제4게이트 구동 IC (116A∼116D)들이 순차적으로 구동되는 타이밍에 맞춰 상기 제1 내지 제4게이트 구동 IC (116A∼116D)들 내에 구비된 복수의 스위치(SW11∼SW1k,SW21∼SW2k,SW31∼SW3k.SW41∼SW4k)들을 선택적으로 온/오프시킬 수 있다. 또한, 제1 내지 제4선택신호라인(SEL1∼SEL4)들은 게이트 구동 집적회로들의 갯수에 대응되도록 4개의 배선으로 구성되어 제1 내지 제4게이트 구동 IC (116A∼116D)들에 구비된 스위치(SW11∼SW1k,SW21∼SW2k,SW31∼SW3k.SW41∼SW4k)들을 선택적으로 온/오프시킬 수 있다.
한편, 상기 제2게이트 구동 IC (116B)의 첫번째 게이트 라인에는 제1게이트 저전압 전송라인(VGLL11)의 라인저항값(a) + 제1게이트 구동 IC (116A)의 내부 라인저항값(x) + 제2게이트 저전압 전송라인(VGLL12)의 라인저항값(b)에 의해 전압강하된 게이트 저전압(VGL11B1)이 인가된다.
그리고, 상기 제1게이트 구동 IC (116A)의 마지막 게이트 라인에는 제1게이트 저전압 전송라인(VGLL11)의 라인저항값(a) + 상기 제1선택신호라인(SEL1)의 선택신호에 의해 스위치(SW11∼SW1k) 중의 하나가 온되어 선택되는 저항어레이(R-ARRAY11∼R-ARRAY1k) 중 하나의 총저항값(yd')에 의해 전압강하된 게이트 저전압(VGL11An)이 인가된다.
이때, 제1게이트 구동 IC(116A) 내부에 구비된 저항어레이(R-ARRAY11∼R-ARRAY1k) 중 하나의 총저항값(yd')이 제1게이트 구동 IC (116A)의 내부라인저항값(x) + 제2게이트 저전압 전송라인(VGLL12)의 라인저항값(b)과 동일한 값을 갖도록 제1선택신호라인(SEL1)의 선택신호를 인가하여 스위치(SW11∼SW1k) 중의 하나를 온시키면, 제1게이트 구동 IC (116A)의 마지막 게이트 라인에 인가되는 게이트 저전압(VGL11An)과 제2게이트 구동 IC (116B)의 첫번째 게이트 라인에 인가되는 게이트 저전압(VGL11B1)이 동일한 전압을 갖게 된다.
따라서, 도13의 예시도에 도시한 바와같이 제1수평블럭(A)과 제2수평블럭(B)들의 경계에서 제1,제2게이트 저전압(VGL11,VGL12)들이 계단 형상의 단차를 갖지 않게 된다.
마찬가지로, 제3게이트 구동 IC (116C)의 첫번째 게이트 라인에는 제1게이트 저전압 전송라인(VGLL11)의 라인저항값(a) + 제1,제2게이트 구동 IC (116A,116B)의 내부 라인저항값(2x) + 제2,제3게이트 저전압 전송라인(VGLL12,VGLL13)의 라인저항값(2b)에 의해 전압강하된 게이트 저전압(VGL11C1)이 인가된다.
그리고, 상기 제2게이트 구동 IC (116B)의 마지막 게이트 라인에는 제1게이트 저전압 전송라인(VGLL11)의 라인저항값(a) + 제1게이트 구동 IC (116A)의 내부 라인저항값(x) + 제2게이트 저전압 전송라인(VGLL12)의 라인저항값(b) + 제2선택신호라인(SEL2)의 선택신호에 의해 스위치(SW21∼SW2k) 중의 하나가 온되어 선택되는 저항어레이(R-ARRAY21∼R-ARRAY2k) 중 하나의 총저항값(yd'')에 의해 전압강하된 게이트 저전압(VGL11Bn)이 인가된다.
이때, 제2게이트 구동 IC(116B) 내부에 구비된 저항어레이(R-ARRAY21∼R-ARRAY2k) 중 하나의 총저항값(yd'')이 제1 또는 제2게이트 구동 IC (116A,116B)의내부 라인저항값(x) + 제2 또는 제3게이트 저전압 전송라인(VGLL12,VGLL13)의 라인저항값(b)과 동일한 값을 갖도록 제2선택신호라인(SEL2)의 선택신호를 인가하여 스위치(SW21∼SW2k) 중의 하나를 온시키면, 제2게이트 구동 IC (116B)의 마지막 게이트 라인에 인가되는 게이트 저전압(VGL11Bn)과 제3게이트 구동 IC (116C)의 첫번째 게이트 라인에 인가되는 게이트 저전압(VGL11C1)이 동일한 전압을 갖게 된다.
따라서, 도13의 예시도에 도시한 바와같이 제2수평블럭(B)과 제3수평블럭(C)들의 경계에서 제2,제3게이트 저전압(VGL12,VGL13)들이 계단 형상의 단차를 갖지 않게 된다.
마지막으로, 상기 제4게이트 구동 IC (116D)의 첫번째 게이트 라인에는 제1게이트 저전압 전송라인(VGLL11)의 라인저항값(a) + 제1 내지 제3게이트 구동 IC (116A∼116C)의 내부 라인저항값(3x) + 제2 내지 제4게이트 저전압 전송라인(VGLL12∼VGLL14)의 라인저항값(3b)에 의해 전압강하된 게이트 저전압(VGL11D1)이 인가된다.
그리고, 제3게이트 구동 IC (116C)의 마지막 게이트 라인에는 제1게이트 저전압 전송라인(VGLL11)의 라인저항값(a) + 제1,제2게이트 구동 IC (116A,116B)의 내부 라인저항값(2x) + 제2,제3게이트 저전압 전송라인(VGLL12,VGLL13)의 라인저항값(2b) + 제3선택신호라인(SEL3)의 선택신호에 의해 스위치(SW31∼SW3k) 중의 하나가 온되어 선택되는 저항어레이(R-ARRAY31∼R-ARRAY3k) 중 하나의 총저항값(yd''')에 의해 전압강하된 게이트 저전압(VGL11Cn)이 인가된다.
이때, 제3게이트 구동 IC(116C) 내부에 구비된 저항어레이(R-ARRAY31∼R-ARRAY3k) 중 하나의 총저항값(yd''')이 제1,제2 또는 제3게이트 구동 IC (116A,116B,116C)의 내부 라인저항값(x) + 제2,제3 또는 제4게이트 저전압 전송라인(VGLL12,VGLL13,VGLL14)의 라인저항값(b)과 동일한 값을 갖도록 제3선택신호라인(SEL3)의 선택신호를 인가하여 스위치(SW31∼SW3k) 중의 하나를 온시키면, 제3게이트 구동 IC (116C)의 마지막 게이트 라인에 인가되는 게이트 저전압(VGL11Cn)과 제4게이트 구동 IC (116D)의 첫번째 게이트 라인에 인가되는 게이트 저전압(VGL11D1)이 동일한 전압을 갖게 된다.
따라서, 도13의 예시도에 도시한 바와같이 제3수평블럭(C)과 제4수평블럭(D)들의 경계에서 제3,제4게이트 저전압(VGL13,VGL14)들이 계단 형상의 단차를 갖지 않게 된다.
상술한 바와같이 본 발명에 의한 액정 표시장치는 액정 표시패널의 모서리에 실장되는 게이트 저전압 전송라인의 라인길이에 따른 저항차 보상정보를 통해 게이트 구동 집적회로들 내에 구비된 복수의 저항어레이들을 선택적으로 게이트 저전압 전송라인과 접속되도록 함으로써, 게이트 저전압 전송라인의 라인길이에 따른 저항차로 인해 게이트 구동 집적회로들의 경계에서 게이트 저전압이 계단 형상의 단차를 갖는 것을 방지할 수 있게 된다.
따라서, 화상 표시부에 표시되는 화상이 게이트 구동 집적회로들의 경계에서 휘도차가 발생되는 것을 방지하여 가로선 불량을 제거할 수 있는 효과가 있고, 액정 표시패널의 화질을 향상시킬 수 있는 효과가 있다.

Claims (8)

  1. 제1기판 상에 종횡으로 배열되는 데이터 라인들 및 게이트 라인들과; 상기 데이터 라인들 및 게이트 라인들이 교차하는 영역에 복수의 화소들이 형성된 화상 표시부와; 상기 게이트 라인들을 구동하는 게이트 구동 집적회로들이 각각 실장된 복수의 게이트 테이프 캐리어 패키지들과; 상기 데이터 라인들을 구동하는 데이터 구동 집적회로들이 각각 실장된 복수의 데이트 테이프 캐리어 패키지들과; 상기 제1기판의 화상 표시부 외곽에 실장되어 상기 게이트 구동 집적회로들에 필요한 구동신호들을 공급하는 라인 온 글래스 배선들과; 상기 게이트 구동 집적회로들 내에 각각 구비되어 상기 라인 온 글래스 배선들과 복수의 스위치들을 통해 각각 접속되며, 총합이 다른 저항값을 갖는 복수의 저항어레이들과; 상기 게이트 구동 집적회로별로 라인 온 글래스 배선들의 라인저항 차에 따른 저항값 보상정보를 저장하는 메모리부와; 상기 메모리부로부터 저항값 보상정보에 따른 신호를 입력받아 상기 게이트 구동 집적회들 내에 구비된 복수의 스위치들을 선택적으로 온/오프시키는 제어부를 구비하여 구성되는 것을 특징으로 하는 액정 표시장치.
  2. 제 1 항에 있어서, 상기 복수의 저항어레이들은 라인 온 글래스 배선들 중에 게이트 저전압을 전송하는 게이트 저전압 전송라인과 복수의 스위치들을 통해 각각 접속되는 것을 특징으로 하는 액정 표시장치.
  3. 제 1 항에 있어서, 상기 제어부는 상기 라인 온 글래스 배선들과 함께 제1기판에 실장되는 적어도 하나의 선택신호라인을 통해 상기 게이트 구동 집적회로에 선택신호를 인가하여 상기 복수의 스위치들을 선택적으로 온/오프시키는 것을 특징으로 하는 액정 표시장치.
  4. 제 3 항에 있어서, 상기 선택신호라인은 상기 게이트 구동 집적회로들에 대응되는 갯수의 선택신호라인들이 제1기판 상에 실장되는 것을 특징으로 하는 액정 표시장치.
  5. 제 3 항에 있어서, 상기 선택신호라인은 하나의 선택신호라인이 상기 제1기판 상에 실장되며, 상기 게이트 구동 집적회로들이 순차적으로 구동되는 타이밍에 맞춰 선택신호가 시간 분할되어 각각의 게이트 구동 집적회로들에 인가되는 것을 특징으로 하는 액정 표시장치.
  6. 제 1 항에 있어서, 상기 제어부는 상기 게이트 구동 집적회로와 데이터 구동 집적회로의 구동 타이밍을 제어하는 타이밍 제어부로 구성된 것을 특징으로 하는 액정 표시장치.
  7. 제 1 항에 있어서, 상기 메모리부는 이이피롬(electrically erasable programmable read only memory : EEPROM)으로 구성된 것을 특징으로 하는 액정 표시장치.
  8. 제 1 항에 있어서, 상기 메모리부는 상기 라인 온 글래스 배선들 중에 게이트 저전압을 전송하는 게이트 저전압 전송라인에 대한 저항값 보상정보를 저장하는 것을 특징으로 하는 액정 표시장치.
KR1020020088477A 2002-12-31 2002-12-31 액정 표시장치 KR20040062150A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020088477A KR20040062150A (ko) 2002-12-31 2002-12-31 액정 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088477A KR20040062150A (ko) 2002-12-31 2002-12-31 액정 표시장치

Publications (1)

Publication Number Publication Date
KR20040062150A true KR20040062150A (ko) 2004-07-07

Family

ID=37353588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088477A KR20040062150A (ko) 2002-12-31 2002-12-31 액정 표시장치

Country Status (1)

Country Link
KR (1) KR20040062150A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111090195A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 一种显示面板以及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111090195A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 一种显示面板以及电子设备
CN111090195B (zh) * 2020-03-22 2020-06-23 深圳市华星光电半导体显示技术有限公司 一种显示面板以及电子设备

Similar Documents

Publication Publication Date Title
KR100874637B1 (ko) 라인 온 글래스형 액정표시장치
US7502020B2 (en) Liquid crystal display device with voltage compensator
JP4566075B2 (ja) 液晶表示装置およびその駆動方法
KR100977218B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
US7705820B2 (en) Liquid crystal display of line-on-glass type
KR101034717B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100933447B1 (ko) 액정 표시 패널의 게이트 구동 방법 및 장치
US7463324B2 (en) Liquid crystal display panel of line on glass type
KR100933449B1 (ko) 액정 표시 패널의 구동 방법 및 장치
KR100847817B1 (ko) 라인 온 글래스형 액정표시장치
KR20040062150A (ko) 액정 표시장치
KR20020057227A (ko) 액정표시장치 및 그에 따른 구동방법
KR101073248B1 (ko) 액정표시장치
KR20050007115A (ko) 티.에프.티. 표시장치
KR100839482B1 (ko) 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법
KR100840682B1 (ko) 라인 온 글래스형 액정표시장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR100855486B1 (ko) 라인 온 글래스형 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR20070075804A (ko) 라인 온 글래스형 액정표시장치
KR101007687B1 (ko) 액정 표시 장치
KR101192747B1 (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치
KR20040050523A (ko) 액정표시소자
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR20050001063A (ko) 액정표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination