JPH10253942A - 液晶表示装置およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 コモン電圧の到達電圧の差を補償してクロス
トークを抑制しうる液晶表示装置およびその駆動方法を
提供する。 【解決手段】 本発明の液晶表示装置は、複数本の走査
線、複数本の信号線、および画素ごとに薄膜トランジス
タが設けられてなる基板と、共通電極が設けられてなる
対向基板と、液晶と、走査線駆動回路と、信号線駆動回
路とからなる液晶表示装置であって、前記走査信号がハ
イレベルに変化するタイミングが、前記信号線駆動回路
の出力が高抵抗となる期間である準備期間内に設定され
てなる。また、本発明の液晶表示装置の駆動方法は、前
記画素のうちコモン電圧の到達電圧が遅延を生じている
画素について、当該画素についての到達電圧をオーバー
シュートさせて、到達電圧が遅延を生じていない画素に
ついての当該到達電圧との差を補償してクロストークを
抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（thin film transistor、以下、単にＴＦＴという）に
よって駆動される液晶表示装置（liquid crystal displ
ay、以下、単に、ＬＣＤという）およびその駆動方法に
関する。

【０００２】

【従来の技術】図２は、薄膜トランジスタによって駆動
される液晶表示装置（ＴＦＴ−ＬＣＤ）の一般的な等価
回路を示す説明図である。図２において、１はＴＦＴ、
２は表示電極、３は共通電極である対向電極である。

【０００３】従来の液晶表示装置は、主として、いずれ
も図示しないが、ガラスなどからなる基板と、対向基板
と、クロム、アルミニウム、酸化インジウムすず（Indi
um Tin Oxide、ITO）などからなる電極と、窒化シリコ
ン（ＳｉＮｘ）からなる絶縁膜と、アモルファスシリコ
ン（ａ−Ｓｉ）からなるＴＦＴと、液晶と、走査線駆動
回路（以下、ゲート駆動回路ともいう）と、信号線駆動
回路（以下、ソース駆動回路ともいう）とによって構成
される。

【０００４】前記基板上には、複数本の信号線すなわち
ソースバスラインＸ１，Ｘ２，‥‥‥，Ｘｍ（ｍは正の
整数であり、カラー表示のＬＣＤでは、通常は６４０×
３、８００×３、１０２４×３または１２８０×３など
の整数）および前記複数本のソースバスラインに交差し
ている複数本の走査線すなわちゲートバスラインＹ１，
Ｙ２，‥‥‥，Ｙｎ（ｎは正の整数であり、通常は４８
０、６００、７６８または１０２４などの整数）が設け
られている。

【０００５】さらに、前記基板上には、前記ソースバス
ラインおよび前記ゲートバスラインによって区画される
領域すなわち画素ごとに１個ずつ、画素の中央部に表示
電極と、ソースバスラインとゲートバスラインの交点に
能動素子としてのＴＦＴが設けられている。

【０００６】また、前記対向基板上に、共通電極が設け
られており、前記液晶は前記基板および前記対向基板の
あいだに介在するように構成されている。

【０００７】走査線駆動回路と信号線駆動回路は、前記
ゲートバスラインやソースバスラインと接続しうるよう
に前記基板の周囲に設けられる。

【０００８】つぎに、かかる液晶表示装置の駆動方法に
ついて説明する。まず、前記共通電極にコモン電圧が供
給される。つぎに、前記信号線のそれぞれには表示デー
タ信号Ｖｓ（以下、単にデータ信号ともいう）がそれぞ
れ信号線駆動回路から同一タイミングで印加され、走査
線のそれぞれにはＴＦＴ１をオン、オフするための走査
信号すなわちゲートパルスＶｇがそれぞれ走査線駆動回
路から線順次に印加される。ここで、線順次とは、たと
えば、ゲートバスラインＹ１，Ｙ２，‥‥‥，Ｙｎが配
設されている順にということである。このゲートパルス
が印加されるゲート端子（ゲートバスラインの入力端
子）に生じるパルス電圧がハイレベルになるとＴＦＴが
オン状態となり、ソースバスラインに印加された表示デ
ータ信号により表示電極２が充電されることによって、
液晶の光透過状態が変わって、液晶表示が行われる。

【０００９】つぎに、データ信号の交流化の方法につい
て説明する。一般に、ＴＦＴ−ＬＣＤではデータ信号を
交流化することにより、液晶に印加する電圧を交流化し
てＴＦＴ−ＬＣＤを駆動している。このデータ信号の交
流化の周期のきめ方には、１水平走査期間ｔＨ毎にデー
タ信号の極性を反転させるライン反転方式と、１フレー
ム期間ｔＦ毎にデータ信号の極性を反転させるフレーム
反転方式とがある。最近、ＬＣＤの利用が増大しつつあ
るノートパソコン等には低消費電力型のＴＦＴ−ＬＣＤ
が好んで使用される。低消費電力を達成するための効果
的な方法としては、データ信号の交流化タイミングに同
期させて、対向電極３に供給されるコモン電圧Ｖｃｏｍ
を交流化することによりデータ信号の振幅を低減させる
方法が一般的である。このようにコモン電圧を交流化さ
せる駆動方式のばあいは、フレーム反転方式を採用する
とフリッカが発生しやすい。

【００１０】このようなフリッカが発生しやすい理由を
説明する。ＬＣＤはデータ信号を交流化して駆動してい
るが、厳密にはデータ信号の極性により、液晶に印加さ
れる電圧が異なる。通常、ＬＣＤのフレーム周波数は６
０Ｈｚであり、各画素単位でデータ信号の極性を見ると
正極性と負極性の電圧が６０Ｈｚずつ３０Ｈｚを周期と
して繰り返すことになり、わずかの輝度変動が３０Ｈｚ
周期で繰り返すことになり、フリッカの原因となる。こ
のフリッカ発生対策の具体的方法として、隣接するソ
ースバスラインのデータ信号の極性を逆にし、各ソース
バスラインのデータ信号の反転周期を６０Ｈｚとしたソ
ースライン反転方式（コモン電圧はＤＣ）、隣接する
ゲートバスラインに対応するデータ信号の極性を逆にす
るライン反転方式（コモン電圧はＤＣ、ＡＣ共に可）、
とを組み合わせたドット反転方式（コモン電圧は
ＤＣ）などの反転方式を用いることにより、３０Ｈｚ周
期の輝度変動をマクロ的に相殺することにより、フリッ
カを抑制している。前述した「フレーム反転方式でコモ
ン電圧を交流化させる」方法では各フレーム毎に画面全
体でデータ信号の極性が同じとなるためフリッカが発生
する。このような理由から、ｔＨ毎にデータ信号および
コモン電圧の極性を反転させるラインコモン反転方式が
よく採用される。

【００１１】つぎに、ラインコモン反転方式における信
号タイミングの決め方について説明する。図３は、ライ
ンコモン反転方式の１水平期間における信号タイミング
チャート図である。のちに説明するある画素について、
図３の（ａ）は走査信号すなわちゲートパルスＶｇ、図
３の（ｂ）は出力制御信号ＬＰ、図３の（ｃ）はコモン
電圧の到達電圧Ｖｃｏｍを、それぞれ出力レベルの高低
により、図式的に示しており、図３の（ｃ）の、Ｖｃｏ
ｍ・Ａは、画素Ａにかかわる到達電圧、すなわち、ある
画素Ａを含むゲートバスラインの到達電圧であり、Ｖｃ
ｏｍ・Ｂは、画素Ｂにかかわる到達電圧、すなわち、あ
る画素Ｂを含むゲートバスラインの到達電圧である。こ
こでは、画素Ａが、到達電圧が遅延を生じていない画素
であり、画素Ｂが、到達電圧が遅延を生じている画素で
ある。

【００１２】図３において、ｔｇｓ１は、ゲート駆動回
路からのゲートパルスＶｇがハイレベルに変化してから
データ信号が出力される（ＬＰの立ち上がり）までの期
間であり、ｔｇｓ２は、ゲートパルスが変化し始めてか
ら出力準備期間の開始（ＬＰの立ち下がり）までのずれ
の期間であり、ｔｏは、ソース駆動回路の出力抵抗が高
抵抗となる期間である準備期間であり、ここではｔｇｓ
２＝ｔｇｓ１−ｔｏであり、ｔｇｅはＶｇの立ち上がり
からＶｃｏｍの立ち上がりまでの期間であり、ΔＶｃｔ
は、Ｖｃｏｍ・ＡとＶｃｏｍ・Ｂとの差、すなわち、到
達電圧の差である。

【００１３】また、図３の（ｃ）においては、１水平期
間中にコモン電圧の目標電圧が設定されているようすを
破線の表現によって示し、さらに前記画素Ｂと比較され
るべき画素Ａについてのコモン電圧の到達電圧をあわせ
て示した。ソースバスラインに表示データ信号を供給す
るソース駆動回路として、その出力抵抗が一定期間（通
常１〜３μｓ程度）数ＭΩ程度の高抵抗となる期間すな
わち出力準備期間（以下、単に準備期間ともいう）ｔｏ
のあるものを使用したばあいは、データ信号（図示せ
ず）は前記出力準備期間ののち、出力制御信号ＬＰの立
ち上がり時点で出力を始める。ゲートパルス（走査信
号）Ｖｇはソース駆動回路の出力準備期間よりも時間ｔ
ｇｓ２だけ前にハイレベルに変化するように、通常はｔ
ｇｓ２＝１〜３μｓ程度に設定される。

【００１４】したがって、ゲート駆動回路からのゲート
パルスＶｇがハイレベルに変化してからデータ信号が出
力されるまでの期間ｔｇｓ１は、ｔｇｓ１＝ｔｇｓ２＋
準備期間となる。また、コモン電圧の極性反転は、通常
ソース駆動回路の準備期間内に設定されるので、ゲート
パルスＶｇがハイレベルに変化してから極性反転された
コモン電圧が立ち上がるまでの時間ｔｇｅは、ｔｇｓ２
≦ｔｇｅ≦ｔｇｓ１となっている。

【００１５】

【発明が解決しようとする課題】共通電極である対向電
極には交流化されたコモン電圧が印加されるが、液晶表
示パネル内部ではコモン電圧は対向電極と他の電極との
あいだの容量および対向電極の抵抗によって到達電圧が
遅延を生じるので、ＴＦＴがオフするまでの１水平期間
では目標値である目標電圧に到達できない。

【００１６】また、コモン電圧の到達電圧は１ゲートバ
スラインにおける全画素の表示内容によって異なる。図
４は、クロストークが生じる表示パターンを説明する説
明図である。図中、点Ａ、Ｂは、ある画素を示してお
り、また斜線で表現した部分が黒表示ＢＬであり、それ
以外は中間階調表示ＭＤであることを示している。さら
に、一点鎖線の表現により画素ＡまたはＢを含むゲート
バスラインをそれぞれ示した。

【００１７】たとえば、図４に示すような中間階調表示
のラスタパターンの上に黒表示を重ねるようなウィンド
ウパターンを表示したばあい、図４中に示した画素Ａを
含むゲートバスラインにおける全画素の表示内容と示し
た画素Ｂを含むゲートバスラインにおける全画素の表示
内容は互いに異なっている。すなわち、画素Ａを含むゲ
ートバスラインにおける全画素の表示内容は、すべて中
間階調表示ＭＤであるのに対し、画素Ｂを含むゲートバ
スラインにおける全画素の表示内容は、黒表示ＢＬと中
間階調表示ＭＤとの両方を含んでいる。このような表示
内容の違いにより、画素Ａを含むゲートバスラインに比
べて画素Ｂを含むゲートバスラインを走査するほうがコ
モン電圧の到達電圧の遅延が大きくなるので、このとき
パネル内部のコモン電圧は図３に示すように、画素Ｂに
かかわる到達電圧すなわち画素Ｂを含むゲートバスライ
ンについてのコモン電圧の到達電圧Ｖｃｏｍ・Ｂは、画
素Ａにかかわる到達電圧すなわち画素Ａを含むゲートバ
スラインについてのコモン電圧Ｖｃｏｍ・Ａよりもつね
に低くなる。

【００１８】したがって、コモン電圧の到達電圧と目標
電圧の差は画素Ｂの方が大きくなる。このような状況の
もとで前述の信号タイミングチャートにしたがってＴＦ
Ｔ−ＬＣＤを駆動したばあい、画素Ｂに印加されるコモ
ン電圧は画素Ａに印加されるコモン電圧に比べて到達電
圧の差ΔＶｃｔだけ小さくなり、画素Ｂが画素Ａに比べ
て明るい表示となるクロストークが発生する。

【００１９】

【課題を解決するための手段】本発明の液晶表示装置で
はゲートパルスがハイレベルに変化するタイミングをソ
ース駆動回路の出力抵抗が高抵抗となるいわゆる準備期
間内に設定することにより、ＴＦＴがオフする直前のコ
モン駆動回路の負荷を実効的に減少させ、遅延が生じて
いるコモン電圧の到達電圧をオーバーシュートさせて、
遅延を生じていない到達電圧との差ΔＶｃｔを補償して
クロストークを抑制することを特徴とする。

【００２０】このために本発明の液晶表示装置は、走査
信号が入力される複数本の走査線、該複数本の走査線と
交差しており、かつ、表示データ信号が入力される複数
本の信号線、および前記走査線と前記信号線とのそれぞ
れの交点に能動素子としての薄膜トランジスタが設けら
れてなる基板と、共通電極が設けられてなる対向基板
と、前記基板および前記対向基板のあいだに介在されて
なる液晶と、前記走査信号を前記走査線に出力する走査
線駆動回路と、前記表示データ信号を前記信号線に出力
する信号線駆動回路とからなる液晶表示装置であって、
前記走査信号がハイレベルに変化するタイミングが、前
記信号線駆動回路の出力が高抵抗となる期間である準備
期間内に設定されてなることを特徴とする。

【００２１】前記タイミングが、前記準備期間の開始の
時点よりも０．５μｓ後から前記準備期間の終了する
０．５μｓ前までに設定されてなることが、前記準備期
間が１〜５μｓであり、かつ、この期間内にＶｇが変化
するとともに、オーバーシュートしたＶｃｏｍがある程
度所望の電圧に減衰する必要があり、その値としてそれ
ぞれ０．５μｓ必要であるという点で好ましい。

【００２２】前記タイミングが、前記準備期間の開始の
時点よりも０．５μｓ後から１．５μｓ後までに設定さ
れてなることが、前記準備期間が１〜５μｓであり、か
つ、この期間内にＶｇが変化するとともに、オーバーシ
ュートしたＶｃｏｍがある程度所望の電圧に減衰する必
要があり、より減衰を確実にするため、その値として１
μｓ必要であるという点で好ましい。

【００２３】前記準備期間の長さが１〜５μｓであるこ
とが、前記準備期間が長すぎると所望の電圧を画素に充
電する実効的な充電時間が小さくなり、コントラストの
低下や、クロストークの増加などの画素劣化の原因とな
り、また、小さすぎるとゲート信号の遅延の影響によ
り、次ラインのデータを再充電することになり文字のに
じみなどの画質劣化などの不具合が発生するので、これ
らの不具合の発生を防止する点で好ましい。

【００２４】本発明の液晶表示装置の駆動方法は、複数
本の走査線および複数本の信号線ならびに画素ごとに薄
膜トランジスタが設けられてなる基板と、共通電極が設
けられてなる対向基板と、液晶とからなる液晶表示装置
の駆動方法であって、（１）前記共通電極にコモン電圧
を供給し、（２）前記走査線に走査信号を入力し、かつ
前記信号線に表示データ信号を入力して前記画素ごとに
前記薄膜トランジスタをオンオフして液晶表示し、
（３）前記画素のうちコモン電圧の到達電圧が遅延を生
じている画素を含む走査線について、当該画素を含む走
査線についての到達電圧をオーバーシュートさせること
により、到達電圧が遅延を生じていない画素を含む走査
線についての当該到達電圧との差を補償してクロストー
クを抑制することを特徴とする。

【００２５】前記表示データ信号を供給する信号線駆動
回路の出力抵抗を高抵抗に切りかえることによって、前
記到達電圧が遅延を生じている画素を含む走査線につい
ての当該到達電圧をオーバーシュートさせることが、通
常、クロストークを低減させる（ΔＶctを減少させる）
ためには共通電極の抵抗を減少させたり、Ｖｃｏｍ発生
回路の駆動能力増加をはかるなどの手段が考えられるが
いずれの手段もあらたなコストが発生するが、Ｖｃｏｍ
をオーバーシュートさせる方法はあらたなコストの発生
がない点で好ましい。

【００２６】前記信号線駆動回路の出力抵抗を高抵抗に
切りかえる期間である準備期間の長さが１〜５μｓであ
ることが、この期間が長すぎると所望の電圧を画素に充
電する実効的な充電時間が小さくなり、コントラストの
低下や、クロストークの増加などの画質劣化の原因とな
り、また、小さすぎるとゲート信号の遅延の影響によ
り、次ラインのデータを再充電することになり文字のに
じみなどの画質劣化などの不具合が発生するので、これ
らの不具合の発生を防止する点で好ましい。

【００２７】

【発明の実施の形態】以下、添付図を参照しつつ、さら
に詳細に本発明の液晶表示装置について説明する。

【００２８】実施の形態１ 本発明の実施の形態１にかかわる液晶表示装置の構成は
従来と同様であるので、その説明を省略し、クロストー
クを抑制しうる駆動方法について説明する。まず、ソー
ス駆動回路の準備期間のタイミングのとり方について説
明する。図１は、本発明の実施の形態１にかかわる、１
水平期間における信号タイミングチャート図であり、出
力レベルの高低により図式的に示しており、図１は図３
と同様に表現されている。図１において、図１の（ａ）
のＶｇはゲートバスラインに印加されるゲートパルスで
あり、図１の（ｂ）のＬＰはソースバスラインに印加さ
れる表示データ信号Ｖｓの出力制御を行う出力制御信号
であり、図１の（ｃ）のＶｃｏｍはコモン電圧の到達電
圧であり、Ｖｃｏｍ・Ａは、画素Ａにかかわる到達電
圧、すなわち、ある画素Ａを含むゲートバスラインの到
達電圧であり、Ｖｃｏｍ・Ｂは、画素Ｂにかかわる到達
電圧、すなわち、ある画素Ｂを含むゲートバスラインの
到達電圧である。ここでは、画素Ａが、到達電圧が遅延
を生じていない画素であり、画素Ｂが、到達電圧が遅延
を生じている画素である。

【００２９】また、ｔｇｓ１は、ゲート駆動回路からの
ゲートパルスＶｇがハイレベルに変化してからデータ信
号が出力される（ＬＰの立ち上がり）までの期間であ
り、ｔｇｓ２は準備期間の開始（ＬＰの立ち下がり）か
らゲートパルスが変化し始めるまでのずれの期間であ
り、ｔｏは、準備期間、すなわち、ソース駆動回路の出
力抵抗が高抵抗とされる期間である出力準備期間であ
る。図３に示される従来例では、Ｖｇの立ち上がりの方
が先であるため、ｔｇｓ２は、ゲートパルスが変化し始
めてから準備期間の開始までの期間としたが、図１に示
される本実施の形態においてはＶｇがハイレベルに変化
するタイミングが準備期間内に設定されるので、ｔｇｓ
２は、準備期間の開始からＶｇが変化し始めるまでの期
間となる。このため、ｔｇｓ２は、前記ずれの期間とし
て表わした。したがって、ここでは、ｔｇｓ２は、ｔｇ
ｓ２＝ｔｏ−ｔｇｓ１である。

【００３０】ｔｇｃは、準備期間の開始の時点から、Ｖ
ｃｏｍの立ち上り時点までの期間であり、ｔｇｘはＶｃ
ｏｍ・Ｂがオーバーシュートするオーバーシュート期間
であり、ここではｔｇｘはｔｇｃに等しく、ｔｇｙは、
Ｖｃｏｍが充電される期間のうち、Ｖｃｏｍ・Ｂがオー
バーシュートする期間を除いた期間である。

【００３１】本実施の形態１においては、準備期間ｔｏ
の長さは、１〜５μｓとする。このように準備期間ｔｏ
を１〜５μｓとするばあい、ｔｇｓ１は、準備期間の開
始の時点よりも０．５μｓ後から準備期間の終了する
０．５μｓ前までの範囲、とりわけ準備期間の開始の時
点よりも０．５μｓ後から１．５μｓ後までの範囲で設
定するのが好ましい。このように、走査信号がハイレベ
ルに変化するタイミングが、準備期間の開始の時点より
も０．５μｓ後から準備期間の終了する０．５μｓ前ま
でに設定される理由は、準備期間が１〜５μｓであり、
かつ、この期間内にＶｇが変化するとともに、オーバー
シュートしたＶｃｏｍがある程度所望の電圧に減衰する
必要があり、その値として０．５μｓ必要であるためで
ある。

【００３２】また、別の好ましい例として、走査信号が
ハイレベルに変化するタイミングが、準備期間の開始の
時点よりも０．５μｓ後から１．５μｓ後までに設定さ
れる理由は、準備期間が１〜５μｓであり、かつ、この
期間内にＶｇが変化するとともに、オーバーシュートし
たＶｃｏｍがある程度所望の電圧に減衰する必要があ
り、より減衰を確実にするため、その値として１μｓ必
要であるためである。本実施の形態においてはｔｇｓ２
を１μｓ程度に設定し、Ｖｇがハイレベルに変化するタ
イミング（ＴＦＴがオフするタイミング）をソース駆動
回路の準備期間内に設定する。すなわち、ｔｇｓ１＋ｔ
ｇｓ２＝準備期間とする。また、コモン電圧の極性反転
のタイミングは、ソース駆動回路の準備期間内に設定す
る。

【００３３】つぎに、前述したように走査信号がハイレ
ベルに変化するタイミングを準備期間中に設定したばあ
いの駆動方法について説明する。まず、共通電極である
対向電極にコモン電圧を供給したのち、走査線に走査信
号を入力し、かつ信号線に表示データ信号を入力して画
素ごとに薄膜トランジスタをオンオフして液晶表示す
る。このとき、コモン電圧の到達電圧が遅延を生じてい
る画素、たとえば図１における画素Ｂを含むゲートバス
ラインについての到達電圧Ｖｃｏｍ・Ｂを、オーバーシ
ュートさせて、遅延を生じていない画素、たとえば図１
における、画素Ａを含むゲートバスラインについての到
達電圧Ｖｃｏｍ・Ａとの差を補償する。すなわち、出力
制御信号をロウレベルに変化させてソース駆動回路の出
力抵抗を高抵抗に切りかえることによって画素Ｂを含む
ゲートバスラインの到達電圧Ｖｃｏｍ・Ｂをオーバーシ
ュートさせることができる。このとき、ソース駆動回路
が高抵抗となっているため、コモン駆動回路の負荷は実
効的に減少することになる。

【００３４】コモン駆動回路の負荷が実効的に減少する
ことにより、このときの図３の画素ＢのＶｃｏｍ波形
は、図１に示すように、ソース駆動回路が高抵抗に切り
替わる瞬間にオーバーシュートを起こす。このように、
Ｖｃｏｍ・Ｂをオーバーシュートさせるためにソース駆
動回路の出力抵抗を高抵抗に切りかえて、つぎの水平期
間にかかわる準備期間ｔｏを開始させる。この準備期間
の長さは１〜５μｓに設定する。このように、ソース駆
動回路の出力抵抗を高抵抗に切りかえる期間の長さを設
定する理由は、この期間が長すぎると所望の電圧を画素
に充電する実効的な充電時間が小さくなり、コントラス
トの低下や、クロストークの増加などの画質劣化の原因
となり、また、小さすぎるとゲート信号の遅延の影響に
より、次ラインのデータを再充電することになり文字の
にじみなどの画質劣化が発生することなどの不具合が発
生するので、これらの不具合の発生を防止するためであ
る。

【００３５】このオーバーシュートによる波形の変動
は、Ｖｃｏｍ回路の負荷が減少するために起こるので、
変動の方向は図３に示すΔＶｃｔを補償する方向であ
り、図３に示すように、Ｖｃｏｍ・ＢがＶｃｏｍ・Ａよ
りも低レベルにある期間ｔｇｙにおけるＶｃｏｍ・Ｂと
Ｖｃｏｍ・Ａとの差と、Ｖｃｏｍ・Ｂがオーバーシュー
トしてＶｃｏｍ・Ａよりも高レベルにある期間ｔｇｘに
おけるＶｃｏｍ・ＢとＶｃｏｍ・Ａとの差とを補償する
ようにΔＶｃｔを補償することにより、クロストークが
低減される。このようにオーバーシュートさせる期間の
長さｔｇｘを変えることにより、前記ΔＶｃｔの補償の
程度を変えることができる。また、このようにオーバー
シュートの大きさ、期間の長さは表示電極容量および共
通電極抵抗などで決まるため、様々な負荷（様々な大き
さのＬＣＤ）に対して最適値を設定できる。

【００３６】

【発明の効果】以上に説明したように本発明では、ＴＦ
Ｔがオフするタイミングをソース駆動回路の出力抵抗が
高抵抗となる準備期間内に設定することにより、ＴＦＴ
がオフする直前のコモン駆動回路の負荷を実効的に減少
させて、ソース駆動回路の出力抵抗が高抵抗となる瞬間
にコモン電圧に、意図的にオーバシュートを発生させる
ことにより、表示内容の違いによるコモン電圧の到達電
圧の差を補償して、クロストークを抑制することができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態１の液晶表示装置の信号タ
イミングチャート図である。

【図２】従来の液晶表示装置の等価回路図である。

【図３】従来の液晶表示装置の信号タイミングチャート
図である。

【図４】クロストークが生じる表示パターンを説明する
説明図である。

【符号の説明】

１ ＴＦＴ ２ 表示電極 ３ 対向電極 Ｖｃｏｍ・Ａ 画素Ａにかかわる到達電圧 Ｖｃｏｍ・Ｂ 画素Ｂにかかわる到達電圧 ｔｏ 準備期間 ｔｇｘ オーバーシュート期間

Claims (7)

【特許請求の範囲】
1. 【請求項１】 走査信号が入力される複数本の走査線、
   該複数本の走査線と交差しており、かつ、表示データ信
   号が入力される複数本の信号線、および前記走査線と前
   記信号線とのそれぞれの交点に能動素子としての薄膜ト
   ランジスタが設けられてなる基板と、共通電極が設けら
   れてなる対向基板と、前記基板および前記対向基板のあ
   いだに介在されてなる液晶と、前記走査信号を前記走査
   線に出力する走査線駆動回路と、前記表示データ信号を
   前記信号線に出力する信号線駆動回路とからなる液晶表
   示装置であって、前記走査信号がハイレベルに変化する
   タイミングが、前記信号線駆動回路の出力が高抵抗とな
   る期間である準備期間内に設定されてなることを特徴と
   する液晶表示装置。
2. 【請求項２】 前記タイミングが、前記準備期間の開始
   の時点よりも０．５μｓ後から前記準備期間の終了する
   ０．５μｓ前までに設定されてなる請求項１記載の液晶
   表示装置。
3. 【請求項３】 前記タイミングが、前記準備期間の開始
   の時点よりも０．５μｓ後から１．５μｓ後までに設定
   されてなる請求項１記載の液晶表示装置。
4. 【請求項４】 前記準備期間の長さが１〜５μｓである
   請求項１記載の液晶表示装置。
5. 【請求項５】 複数本の走査線および複数本の信号線な
   らびに画素ごとに薄膜トランジスタが設けられてなる基
   板と、共通電極が設けられてなる対向基板と、液晶とか
   らなる液晶表示装置の駆動方法であって、（１）前記共
   通電極にコモン電圧を供給し、（２）前記走査線に走査
   信号を入力し、かつ前記信号線に表示データ信号を入力
   して前記画素ごとに前記薄膜トランジスタをオンオフし
   て液晶表示し、（３）前記画素のうちコモン電圧の到達
   電圧が遅延を生じている画素を含む走査線について、当
   該画素を含む走査線についての到達電圧をオーバーシュ
   ートさせることにより、到達電圧が遅延を生じていない
   画素を含む走査線についての当該到達電圧との差を補償
   してクロストークを抑制することを特徴とする駆動方
   法。
6. 【請求項６】 前記表示データ信号を供給する信号線駆
   動回路の出力抵抗を高抵抗に切りかえることによって、
   前記到達電圧が遅延を生じている画素を含む走査線につ
   いての当該到達電圧をオーバーシュートさせる請求項５
   記載の駆動方法。
7. 【請求項７】 前記信号線駆動回路の出力抵抗を高抵抗
   に切りかえる期間である準備期間の長さが１〜５μｓで
   ある請求項６記載の駆動方法。