KR20030042873A - 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법 - Google Patents
순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법 Download PDFInfo
- Publication number
- KR20030042873A KR20030042873A KR1020010073683A KR20010073683A KR20030042873A KR 20030042873 A KR20030042873 A KR 20030042873A KR 1020010073683 A KR1020010073683 A KR 1020010073683A KR 20010073683 A KR20010073683 A KR 20010073683A KR 20030042873 A KR20030042873 A KR 20030042873A
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- circuit
- copper foil
- circuit board
- printed circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0076—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the composition of the mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
본 발명의 목적은 동박이 입혀진 리지드 기판상에 잉크타입의 마스크를 이용하여 회로패턴을 이미징하고, 상기 회로패턴상에 순수금속을 레지스트로 하여 도금한 후, 알칼리 동에칭을 하여 회로패턴을 제외한 리지드 기판상의 동박을 제거함으로써, 회로형성 및 도금을 단일 공정으로 동시에 수행하여 인쇄회로기판의 제조공정을 간소화하고, 제조비용을 감소시키며, 리드선의 테일에 의한 제품의 신뢰성 저하를 방지한 순수금속의 레지스트 도금을 이용한 인쇄회로기판의 회로형성방법을 제공하는데 있다.
상기 목적을 이루기 위해 본 발명은 동박(32)이 입혀진 리지드 기판(31)상에 잉크 타입의 마스크(33)를 부착하고, 노광 및 현상하여 회로배선이 형성될 부분(30)만을 외부로 노출시키는 제1단계; 상기 동박(32)으로의 전류공급으로 외부로 노출된 회로배선 전체를 도금하여 회로형성 및 도금을 동시에 수행하는 제2단계; 상기 마스크(33)를 제거하는 제3단계; 알칼리 동에칭을 수행하여 도금된 회로배선(36)을 제외한 부분의 동박(32)을 제거하는 제4단계를 포함하여 이루어진 것을 특징으로 한다.
Description
본 발명은 인쇄회로기판의 제조방법에 관한 것으로서, 특히, 동박이 입혀진 리지드 기판상에 잉크타입의 마스크를 이용하여 회로패턴을 이미징하고, 상기 회로패턴상에 순수금속을 레지스트로 하여 도금한 후, 알칼리 동에칭을 하여 회로패턴을 제외한 리지드 기판상의 동박을 제거함으로써, 회로형성 및 도금을 단일 공정으로 동시에 수행하여 인쇄회로기판의 제조공정을 간소화하고, 제조비용을 감소시키며, 리드선의 테일에 의한 제품의 신뢰성 저하를 방지한 순수금속의 레지스트 도금을 이용한 인쇄회로기판의 회로형성방법에 관한 것이다.
일반적으로, 인쇄회로기판의 회로형성은 이미징 공정 및 에칭공정에 의해 이루어지며, 이미징 공정에서 회로패턴의 이미징을 위한 마스크로는 드라이 필름이 널리 사용되어 왔다.
이러한 드라이 필름을 사용한 종래의 회로 형성 방법을 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래의 인쇄회로기판의 회로형성 과정을 나타내는 흐름도이다.
도면과 같이, 먼저, 동박이 입혀진 리지드 기판상에 회로패턴을 형성하기 위해 제1이미징 공정을 수행한다. 상기 제1이미징 공정에서는 동박위에 드라이필름을 부착하고, 상기 드라이필름상에 배선패턴의 아트워크 필름을 밀착시킨 후, 노광 및 현상하여 회로부분을 제외한 부분의 드라이필름을 제거한다.
이 후, 제1에칭 공정을 수행하여 상기 회로부분을 제외한 부분의 동박을 염화 동에칭하고, 제1마스크 제거공정에서 회로부분의 드라이필름을 제거하여 회로배선 패턴을 형성시킨다.
회로검사 공정에서는 형성된 회로배선의 오픈이나 슬릿 등의 품질관련 검사를 수행한다.
다음으로, 제2이미징 공정에서는 상기 회로배선이 형성된 리지드 기판상에 광경화 및 열경화 타입의 드라이 필름을 부착시키고, 상기 드라이필름상에 아트워크 필름을 밀착시킨 후, 노광 및 현상하여 도금하기 위한 부분의 드라이필름을 제거한다.
그 후, 도금공정에서는 도금용 리드선으로 전류를 공급하여 드라이필름이 제거된 노출부분에 1차 니켈도금하고, 2차 금도금을 수행한다.
제2마스크 제거 공정에서는 특정 부분의 도금 방지를 위해 부착된 상기 드라이필름을 제거하고, 제3이미징 공정에서는 드라이필름을 씌워 노광, 현상하여 상기 도금공정에서 도금되지 않은 동박 상태의 리드선 부분이 노출되도록 한다.
제2에칭 공정에서는 상기 노출된 동박의 리드선 부분을 염화 동에칭 또는 알칼리 동에칭을 통하여 제거하고, 제3마스크 제거 공정에서 상기 드라이필름을 제거한 후, 솔더 마스킹 공정에서 솔더 레지스트를 인쇄하여 부품을 납땜할 자리를 제외한 모든 영역에 얇은 플라스틱의 막을 덮어씌워 절연시킨다.
도 2는 종래의 본딩 패드 회로부분의 금도금 과정을 나타내는 평면도이다.
도면에서, (a)는 리지드 기판(11)상에 동박의 회로(12) 패턴이 형성된 상태를 나타내며, 상기 회로(12)에는 도금을 위한 리드선(13)이 연결되고, 상기리드선(13)은 전류공급을 위한 메인 도금선(14)에 연결되어 있다.
(b)는 리드선(13)이 도금되지 않도록 하기 위해 리드선(13)상에 드라이 필름(15)이 부착된 상태를 나타낸다.
(c)는 도금이 완료된 후, 리드선(13)상의 드라이 필름(15)을 제거한 상태를 나타내는 것으로, 리드선(13)의 드라이 필름(15)이 부착되었던 부분은 동박상태이고, 드라이 필름(15)이 부착되지 않은 리드선(13) 부분은 도금된 상태로 된다.
(d)는 염화 동에칭 또는 알칼리 동에칭을 수행하여 상기 리드선(13)을 제거한 상태를 나타낸다. 그러나, 도면에서 보여지는 것과 같이, 회로(12)에는 도금된 리드선(13)의 잔유물이 상기 에칭공정에서 제거되지 않아 테일(16)을 형성하고 있다. 상기와 같이 제거되지 않은 테일(16)은 고주파 제품에서 노이즈 발생의 원인이 된다.
도 3은 종래의 본딩 패드 회로부분의 금도금시 드라이 필름의 부착상태를 나타내는 사시도이다.
도면과 같이, 리지드 기판(11)상에 드라이 필름(15)을 부착시킬 때는 롤형태의 드라이 필름을 일정 방향으로 풀어가면서 부착시킨다. 이 때, 회로의 방향이 드라이 필름의 부착방향과 수직을 이루는 경우에는 회로 패턴의 높이로 인하여 드라이 필름(15)이 밀리거나 들뜨게 되고, 단면 확대부분(20)에 나타낸 것과 같이 리드선(13) 양측에 기포등에 의한 공간부(21)가 형성되어 금도금을 정확하게 하기 어렵고, 이것은 결국 금도금의 내성을 저하시키는 요인이 된다.
상기 도 3의 단면 확대부분(20)에서는 드라이 필름(15)과 리드선(13)사이에기포 등에 의해 공간부(21)가 발생된 것을 도시하고 있지만, 리드선(13) 이외에 도금이 되지 않도록 드라이 필름(15)을 부착시킨 회로중에서, 드라이 필름의 부착 방향이 수직을 이루는 회로는 상기와 같은 공간부가 발생될 수 있다.
결국, 종래와 같은 드라이 필름 방식의 회로 형성에 있어서는, 도금용 리드선에 의한 테일 발생으로 인하여 제품의 신뢰성을 저하시키고, 인쇄회로기판을 제조하기 위해 많은 공정을 수행해야하므로 제조시간이 길어지는 문제점이 있다.
또, 드라이 필름의 부착 방향에 대한 회로의 방향에 따라 기포 등이 발생하여 금도금의 내성이 저하되고, 반복적인 현상 및 에칭으로 인한 약품사용으로 제조비용이 상승되는 문제점이 있다.
상기의 문제점을 해결하기 위한 본 발명의 목적은 동박이 입혀진 리지드 기판상에 잉크타입의 마스크를 이용하여 회로패턴을 이미징하고, 상기 회로패턴상에 순수금속을 레지스트로 하여 도금한 후, 알칼리 동에칭을 하여 회로패턴을 제외한 리지드 기판상의 동박을 제거함으로써, 회로형성 및 도금을 단일 공정으로 동시에 수행하여 인쇄회로기판의 제조공정을 간소화하고, 제조비용을 감소시키며, 리드선의 테일에 의한 제품의 신뢰성 저하를 방지한 순수금속의 레지스트 도금을 이용한 인쇄회로기판의 회로형성방법을 제공하는데 있다.
도 1은 종래의 인쇄회로기판의 회로형성 과정을 나타내는 흐름도,
도 2는 종래의 본딩 패드 회로부분의 금도금 과정을 나타내는 평면도,
도 3은 종래의 본딩 패드 회로부분의 금도금시 드라이 필름의 부착상태를 나타내는 사시도,
도 4는 본 발명에 의한 인쇄회로기판의 회로형성 과정을 나타내는 흐름도,
도 5는 본 발명에 의한 인쇄회로기판의 회로형성 과정을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 설명>
11, 31 : 리지드 기판12, 36 : 회로배선
13 : 리드선14 : 메인도금선
15 : 드라이 필름16 : 테일(tail)
21 : 공간부30 : 배선회로 형성부분
32 : 동박33 : 마스크
34 : 니켈도금층35 : 금도금층
상기 목적을 이루기 위해, 본 발명은 동박이 입혀진 리지드 기판상에 잉크 타입의 마스크를 부착하고, 노광 및 현상하여 회로배선이 형성될 부분만을 외부로노출시키는 제1단계; 상기 동박으로의 전류공급으로 외부로 노출된 회로배선 전체를 도금하여 회로형성 및 도금을 동시에 수행하는 제2단계; 상기 마스크를 제거하는 제3단계; 알칼리 동에칭을 수행하여 도금된 회로배선을 제외한 부분의 동박을 제거하는 제4단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 좀 더 상세히 설명한다.
도 4는 본 발명에 의한 인쇄회로기판의 회로형성 과정을 나타내는 흐름도이다.
도면과 같이, 먼저 이미징 공정에서는 동박이 입혀진 리지드 기판상에 잉크 타입의 마스크를 부착시킨 후, 노광, 현상하여 회로배선이 형성될 부분만을 외부로 노출시킨다.
이 후, 도금공정에서는 동박으로 전류를 공급하여 1차 니켈 도금을 수행하고 2차 금도금을 수행하여 회로배선 전체를 도금한다. 마스크 제거공정에서는 상기 잉크 타입의 마스크를 제거하고, 에칭공정에서는 알칼리 동에칭을 수행하여 상기 도금된 회로배선을 제외한 부분의 동박을 제거한다. 상기의 단일 공정으로 회로형성 및 도금이 동시에 이루어지게 된다.
다음으로, 회로검사 공정에서는 형성된 회로배선의 오픈이나 슬릿 등의 품질관련 검사를 수행하고, 솔더 마스킹 공정에서 솔더 레지스트를 인쇄하여 부품을 납땜할 자리를 제외한 모든 영역에 얇은 플라스틱의 막을 덮어씌워 절연시킨다.
도 5는 본 발명에 의한 인쇄회로기판의 회로형성 과정을 나타내는 단면도이다.
도면에서 (a)는 동박(32)이 입혀진 리지드 기판(31)의 상부에 회로배선이 형성될 부분(30)을 제외하고 잉크 타입의 마스크(33)를 부착시킨 상태를 나타낸다.
(b)는 (a)와 같이 회로배선이 형성될 부분(30)을 제외하고 잉크 타입의 마스크(33)를 부착시킨 상태에서 상기 동박(32)으로 전류를 공급하여 회로배선 전체에 1차 니켈도금(34)을 수행하고, 2차 금도금(35)을 수행한 상태를 나타낸다.
(c)는 도금공정 이후, 상기 잉크 타입의 마스크(33)를 제거한 상태를 나타낸 것으로서, 동박(32)이 입혀진 리지드 기판(31)상에 니켈(34) 및 금(35) 도금된 회로배선(36)이 형성되어 있다.
(d)는 상기 회로배선(36)을 제외한 부분의 동박(32)을 알칼리 동에칭에 의해 제거한 상태를 나타낸다.
상기에서는 도 4 및 도 5를 참조하여 설명하였지만, 본 발명은 이것에 한정되는 것은 아니며 첨부된 청구범위에 정의된 본 발명의 범주를 벗어나지 않는 범위내에서 여러가지의 다양한 변형 및 변경이 가능할 것이다.
상기한 바와 같이, 본 발명에 의하면 동박이 입혀진 리지드 기판상에 잉크타입의 마스크를 이용하여 회로패턴을 이미징하고, 상기 회로패턴상에 순수금속을 레지스트로 하여 도금한 후, 알칼리 동에칭을 하여 회로패턴을 제외한 리지드 기판상의 동박을 제거함으로써, 회로형성 및 도금을 단일 공정으로 동시에 수행하여 인쇄회로기판의 제조공정을 간소화하고, 제조비용을 감소시키며, 리드선의 테일에 의한 제품의 신뢰성 저하를 방지할 수 있는 효과가 있다.
또한, 본 발명은 이미징 공정을 위한 마스크로서 잉크 타입의 마스크를 사용하므로, 드라이 필름 사용으로 인한 기포발생 등과 같은 문제를 해결하여 금도금의 내성이 저하되는 것을 방지할 수 있는 효과가 있다.
Claims (2)
- 인쇄회로기판의 제조방법에 있어서, 동박(32)이 입혀진 리지드 기판(31)상에 잉크 타입의 마스크(33)를 부착하고, 노광 및 현상하여 회로배선이 형성될 부분(30)만을 외부로 노출시키는 제1단계; 상기 동박(32)으로의 전류공급으로 외부로 노출된 회로배선 전체를 도금하여 회로형성 및 도금을 동시에 수행하는 제2단계; 상기 마스크(33)를 제거하는 제3단계; 알칼리 동에칭을 수행하여 도금된 회로배선(36)을 제외한 부분의 동박(32)을 제거하는 제4단계를 포함한 것을 특징으로 하는 순수금속의 레지스트 도금을 이용한 인쇄회로기판의 회로형성방법.
- 제1항에 있어서, 상기 제2단계에서의 도금은 1차 니켈도금 후, 2차 금도금을 수행하는 것을 특징으로 하는 순수금속의 레지스트 도금을 이용한 인쇄회로기판의 회로형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010073683A KR20030042873A (ko) | 2001-11-26 | 2001-11-26 | 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010073683A KR20030042873A (ko) | 2001-11-26 | 2001-11-26 | 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030042873A true KR20030042873A (ko) | 2003-06-02 |
Family
ID=29571303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010073683A KR20030042873A (ko) | 2001-11-26 | 2001-11-26 | 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030042873A (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100678860B1 (ko) * | 2005-11-10 | 2007-02-05 | 전자부품연구원 | 전극 패턴 형성방법 |
KR100687791B1 (ko) * | 2005-11-29 | 2007-03-02 | 주식회사 코리아써키트 | 인쇄회로기판의 제조방법 |
KR100866532B1 (ko) * | 2007-10-26 | 2008-11-03 | 주식회사 심텍 | 링 형상의 도금인입선을 갖는 비오씨 반도체 패키지 기판의제조방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0163867B1 (ko) * | 1995-06-29 | 1999-04-15 | 김광호 | 티자형 도전 배선을 갖는 인쇄회로기판 및 그 제조방법 |
KR0172000B1 (ko) * | 1995-08-11 | 1999-05-01 | 이대원 | 전도성 잉크를 이용한 반도체 패키지용 기판의 제조방법 |
KR19990049190A (ko) * | 1997-12-12 | 1999-07-05 | 박명식 | 인쇄회로기판 제조방법 |
JP2000277523A (ja) * | 1999-03-29 | 2000-10-06 | Kyocera Corp | 薄膜配線基板およびその製造方法 |
JP2001111201A (ja) * | 1999-10-14 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 配線板の製造方法およびそれを用いて製造された配線板 |
-
2001
- 2001-11-26 KR KR1020010073683A patent/KR20030042873A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0163867B1 (ko) * | 1995-06-29 | 1999-04-15 | 김광호 | 티자형 도전 배선을 갖는 인쇄회로기판 및 그 제조방법 |
KR0172000B1 (ko) * | 1995-08-11 | 1999-05-01 | 이대원 | 전도성 잉크를 이용한 반도체 패키지용 기판의 제조방법 |
KR19990049190A (ko) * | 1997-12-12 | 1999-07-05 | 박명식 | 인쇄회로기판 제조방법 |
JP2000277523A (ja) * | 1999-03-29 | 2000-10-06 | Kyocera Corp | 薄膜配線基板およびその製造方法 |
JP2001111201A (ja) * | 1999-10-14 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 配線板の製造方法およびそれを用いて製造された配線板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100678860B1 (ko) * | 2005-11-10 | 2007-02-05 | 전자부품연구원 | 전극 패턴 형성방법 |
KR100687791B1 (ko) * | 2005-11-29 | 2007-03-02 | 주식회사 코리아써키트 | 인쇄회로기판의 제조방법 |
KR100866532B1 (ko) * | 2007-10-26 | 2008-11-03 | 주식회사 심텍 | 링 형상의 도금인입선을 갖는 비오씨 반도체 패키지 기판의제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4720324A (en) | Process for manufacturing printed circuit boards | |
JPH09246719A (ja) | 基板の導体層の形成方法 | |
KR19980064450A (ko) | 전자 회로에 금속제 스탠드-오프를 형성하는 공정 | |
TWI252721B (en) | Method of manufacturing double-sided printed circuit board | |
US5922517A (en) | Method of preparing a substrate surface for conformal plating | |
KR20030042873A (ko) | 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법 | |
JP2003115662A (ja) | 半導体装置用基板の製造方法 | |
JP2005197648A (ja) | 電解めっきを利用した配線基板の製造方法 | |
JPH08107263A (ja) | プリント配線板の製造方法 | |
JP4705972B2 (ja) | プリント配線板及びその製造方法 | |
JP2009177071A (ja) | ポリイミドフィルム回路基板およびその製造方法 | |
JPH1117315A (ja) | 可撓性回路基板の製造法 | |
JP2727870B2 (ja) | フィルムキャリアテープ及びその製造方法 | |
JPH118465A (ja) | アディティブ法プリント配線板の製造方法 | |
KR20030075824A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
KR100204612B1 (ko) | 인쇄회로기판에서의 인쇄방법 | |
JPH0653640A (ja) | プリント配線板及びその製造方法 | |
JPH03225894A (ja) | プリント配線板の製造方法 | |
KR20060084752A (ko) | 도전성 돌기가 형성된 인쇄회로기판 및 이 인쇄회로기판의제조 방법 | |
JPH06112628A (ja) | 配線パターンを有する回路基板の製造方法 | |
JPH05218598A (ja) | プリント配線板 | |
JP2884265B2 (ja) | 2層tabテープの製造方法 | |
KR200382481Y1 (ko) | 도전성 돌기가 형성된 인쇄회로기판 | |
JPH08186357A (ja) | プリント配線板及びその製造方法 | |
JPH0567871A (ja) | 印刷配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |