JPH06112628A - 配線パターンを有する回路基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 狭間なピッチのランド部を含めて配線パター
ンをファインなものに形成し、また、表面実装部品のは
んだ付け用はんだ膜を配線パターンのランド部に適正で
高精度のものに形成する。 【構成】 活性な金属材料の下地膜２並びに導電膜３を
基板１の板面にスパッタリングまたは真空蒸着で積層形
成し、その導電膜３上にレジストフィルム４を貼り付け
て露光，現象による所定パターンの抜き穴５を形成し、
この抜き穴５の内部に導電層６並びにはんだ膜等の金属
メッキ膜７を積層形成し、その後にレジストフィルム４
を剥離し、はんだ膜等の金属メッキ膜７をメタルマスク
として余剰な下地膜２並びに導電膜３を基板１の板面か
らエッチング除去し、メタルマスクとした金属メッキ膜
を全面剥離しまたははんだ膜７としてランド部のみに残
して他を配線パターン３，６から剥取り除去する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表面実装部品の狭ピッ
チ化，多ピン化に対応するファインな配線パターンを有
する回路基板の製造方法に関するものである。

【０００２】

【従来の技術】一般に、配線パターンを回路基板の板面
に形成するにはメッシュスクリーンやメタルスクリーン
を用いてペースト状の導電材料を印刷することによるス
クリーン印刷法が適用されている。然し、このスクリー
ン印刷法では導電材料の性状，スクリーンの材質，厚
み，開口部精度，印刷される基板の反り，ねじれ，印刷
機の精度，印刷するときのスピード，印刷圧等の要因を
複雑に交絡させなければファインな導電パターンを形成
することができない。特に、半導体部品の狭ピッチ化，
多ピン化の進行で０．５mmピッチから０．３mmピッチに
向けて対応するファインなランドパターンを形成するの
は困難である。

【０００３】また、表面実装部品の半田付けにあたって
はクリームはんだを配線パターンのランド部に予め付着
し、そのクリームはんだに外部電極を接触させて表面実
装部品を仮止め固定後、リフロー炉に通過することによ
るリフローソルダリング等が通常適用されている。この
クリームはんだをランド部に付着するにはディスペンサ
ー塗布やスクリーン印刷が適用されているが、その塗布
にあたっても、上述した各種の要因の他にはんだ粒のメ
ッシュ，フラックス含有量，クリームはんだの粘度等の
要因を複雑に交絡させねばならないから、０．３mmピッ
チに対応するには極めて困難が伴う。殊に、クリームは
んだを用いるときにははんだボールがリフロー時に発生
し易く、そのはんだボールによる短絡等の半田付け不良
が０．３mmピッチになると増大する虞れがある。

【０００４】

【発明が解決しようとする課題】本発明は、狭間なピッ
チのランド部を含めて配線パターンをファインに形成す
ると共に、表面実装部品のはんだ付け用はんだ膜を配線
パターンのランド部に適正で高精度なものに形成できる
よう工夫した配線パターンを有する回路基板の製造方法
を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明の請求項１に係る
配線パターンを有する回路基板の製造方法においては、
セラミック基板，ポリイミド基板等の不純ガスが生じな
い板材を基板とし、その基板の板面にＣｒ，Ｔｉ等の活
性な金属材料で下地膜と共に、該下地膜に積層させてＣ
ｕ等の導電性を有する金属材料で導電膜をスパッタリン
グまたは真空蒸着で形成し、その後にレジストフィルム
を前記導電膜に被着させて露光，現象プロセスによる所
定パターンの抜き穴をフィルム面に形成し、この抜き穴
の内部に露出位置する導電膜に積層させて金属メッキ膜
を前記所定パターンの抜き穴に応じて形成し、その後に
レジストフィルムを剥離すると共に、前記金属メッキ膜
をメタルマスクとして余剰な導電膜並びに下地膜を基板
の板面からエッチング除去し、更に、残る導電膜上の金
属メッキ膜を剥離することによりファインな配線パター
ンを形成するようにされている。

【０００６】同請求項２に係る配線パターンを有する回
路基板の製造方法においては、請求項１における抜き穴
の内部に露出位置する導電膜に積層させて、膜厚を増加
する同材質の金属材料を導電層として電解メッキで形成
するようにされている。

【０００７】同請求項３に係る配線パターンを有する回
路基板の製造方法においては、セラミック基板，ポリイ
ミド基板等の不純ガスが生じない板材を基板とし、その
基板の板面にＣｒ，Ｔｉ等の活性な金属材料で下地膜と
共に、該下地膜に積層させてＣｕ等の導電性を有する金
属材料で導電膜をスパッタリングまたは真空蒸着で形成
し、その後にレジストフィルムを前記導電膜に被着させ
て露光，現象プロセスによる所定パターンの抜き穴をフ
ィルム面に形成し、この抜き穴の内部に露出位置する導
電膜に積層させてはんだ膜を前記所定パターンの抜き穴
に応じてメッキ処理で形成し、その後にレジストフィル
ムを剥離すると共に、前記はんだ膜をメタルマスクとし
て余剰な導電膜並びに下地膜を基板の板面からエッチン
グ除去し、更に、残る導電膜上のはんだ膜をランド部に
残存させて他の導電膜から剥離することによりはんだ膜
をランド部に備えたファインな配線パターンを形成する
ようにされている。

【０００８】同請求項４に係る配線パターンを有する回
路基板の製造方法においては、請求項３における抜き穴
の内部に露出位置する導電膜に積層させて、膜厚を増加
する同材質の金属材料を電解メッキで形成するようにさ
れている。

【０００９】同請求項５に係る配線パターンを有する回
路基板の製造方法においては、請求項３または４におけ
る抜き穴の内部に露出位置する導電膜に積層させて、Ｓ
ｎＰｂ等のはんだ膜を無電解メッキで析出形成するよう
にされている。

【００１０】同請求項６に係る配線パターンを有する回
路基板の製造方法においては、請求項３または４におけ
る抜き穴の内部に露出位置する導電膜に積層させて、Ｎ
ｉ等のバリア層を介し、ＳｎＰｂ等のはんだ膜を電解メ
ッキで析出形成するようにされている。

【００１１】

【作用】本発明の請求項１に係る配線パターンを有する
回路基板の製造方法では、活性な金属材料を下地膜とし
て導電膜をスパッタリングまたは真空蒸着で形成するこ
とから、当該導電膜から最終的に得られる配線パターン
を基板面に高強度に密着させて形成でき、その導電膜の
スパッタリングまたは真空蒸着の際にはセラミック基
板，ポリイミド基板等の不純ガスを生じない板材を基板
とすることから導電膜の形成に悪影響を及ぼすこともな
い。また、この導電膜による配線パターンはレジストフ
ィルムに設けられる所定パターンの抜き穴を応用し、そ
の抜き穴の内部に露出位置する導電膜に積層成形する金
属メッキ膜をメタルマスクとし、余剰の導電膜を基板の
板面から下地膜と共にエッチング除去することにより形
成するから、狭間ピッチのランド部を有する配線パター
ンでもレジストフィルムの露光，現像技術でファインな
ものに形成することができる。

【００１２】本発明の請求項２に係る配線パターンを有
する回路基板の製造方法では、スパッタリングまたは真
空蒸着で形成された導電膜の膜厚を増加することによ
り、その導電膜による配線パターンを小さな電気抵抗の
膜厚に形成することができる。

【００１３】本発明の請求項３に係る配線パターンを有
する回路基板の製造方法では、請求項１に係る方法と同
じ作用を奏することにより、表面実装部品のはんだ付け
用はんだ膜を狭間ピッチのランド部にも極めてファイン
に形成できるばかりでなく、そのはんだ膜をメッキ膜と
して形成することから平滑面に形成できてはんだボール
が生ずるのも防げる。

【００１４】本発明の請求項４に係る配線パターンを有
する回路基板の製造方法では、表面実装部品のはんだ付
け用のはんだ膜をランド部に備える配線パターンを形成
するときでも、請求項２に係る方法と同じ作用を奏する
ことにより、配線パターンを小さな電気抵抗の膜厚に形
成することができる。

【００１５】本発明の請求項５，６に係る配線パターン
を有する回路基板の製造方法では無電解または電解メッ
キによるはんだ膜を形成するから、表面実装部品のはん
だ付け用はんだ膜を極めて平滑面に形成できてはんだボ
ールの発生も防げる。また、導電膜の膜厚を増加する工
程と一連にはんだ膜をメッキ処理で形成することから工
程を複雑化するのも避けられる。

【００１６】

【実施例】以下、添付図面を参照して説明すれば、図
１，２は表面実装部品のはんだ付け用はんだ膜をランド
部に備えた配線パターンを最終工程で基板面に形成する
実施例を示す。また、図１，２ははんだ膜の形成工程で
無電解メッキ処理によるか或いは電解メッキ処理による
かで異なる実施例を示す。

【００１７】図１は上述したはんだ膜を無電解メッキで
形成する工程を含む一連の製造工程を示すものであり、
これに基づいて配線パターンを有する回路基板の製造方
法を説明する。

【００１８】まず、第一の工程ではアルミナ基板等のセ
ラミック基板またはフレキシブルなポリイミド基板１を
用いて、下地膜２並びに導電膜３をスパッタリングまた
は真空蒸着で形成する。そのうち、下地膜２はＣｒ，Ｔ
ｉ等の活性な金属材料から５００〜１０００Å程度の膜
厚に形成され、この下地膜２で導電膜３の基板１に対す
る密着強度を向上することができる。導電膜３はＣｕ等
の導電性を有する金属材料から数１０００Å，例えば５
０００Å程度の膜厚に形成されている。この工程中でス
パッタリングまたは真空蒸着を適用しても、セラミック
基板やポリイミド基板１の如き不純ガスが生じない基板
を選択することにより、配線パターンとして最終工程で
形成される導電膜３に悪影響を与えることがない。

【００１９】次に、レジストフィルム４を導電膜３に重
ねて貼り、そのフィルム面に露光，現像プロセスを経て
所定パターンの抜き穴５を形成する。このレジストフィ
ルム４としては３０〜５０μ程度のフィルム厚を有する
ドライフィルムを用い、また、抜き穴５は所定の透光パ
ターンを有するフォトマスキングをレジストフィルム４
のフィルム面に被せて光線の照射処理を行うことにより
形成できる。その抜き穴５は最終工程で得られる配線パ
ターンと同じパターンに形成され、狭間ピッチのランド
部を含む配線パターンに応じても正確に形成することが
できる。この抜き穴５を形成することにより、抜き穴５
の内部には導電膜３が露出位置する。

【００２０】レジストフィルム４の抜き穴によるパター
ニングの後、導電膜３と同じＣｕ等の導電性金属材料で
導電膜３の膜厚を増加する導電層６を電解メッキで形成
する。その導電層６は配線パターンの電気抵抗に鑑みて
導電膜３の厚みを３０〜５０μ程度の厚みで増加するも
のであり、導電膜３の膜厚のみによる電気抵抗が大きく
なければ導電層６を形成するのを省略することができ
る。この導電層６を介し、ＳｎＰｂ等のはんだ膜７を無
電解メッキで２０μ厚み程度析出形成する。そのはんだ
膜７を含めて、導電層６を抜き穴５の内部で導電膜３に
積層させて形成する。

【００２１】この電解メッキに代えて、はんだ膜７を形
成するには電解メッキを適用することができる。その場
合には導電膜３乃至は導電層６のはんだ喰れを防ぐべ
く、図２の実施例で示す如くはんだバリア層としてＮｉ
等のメッキ膜８を１〜２μ以上の膜厚で形成した後、Ｓ
ｎＰｂ等のはんだ膜７を電解メッキ処理で形成するとよ
い。

【００２２】はんだ膜７の形成後にレジストフィルム４
を剥離することにより、導電膜３に積層形成された各膜
６，７または８を基板１の板面上で外部に露出させる。
この基板１に対してははんだ膜７をメタルマスクとして
余剰な導電膜３並びに下地膜２をウエットエッチングで
基板面から除去する処理を加え、はんだ膜７に応じた配
線パターンを導電膜３，導電層６で形成する。そのはん
だ膜７は配線パターン３，６のランド部のみに残し、他
のパターン面からは剥離する。このはんだ膜７の剥離
は、レジストをランド部乃至はランド間に予め塗布した
後、ウエットエッチングを適用すれば容易に行うことが
できる。

【００２３】このようにして配線パターン３，６を基板
１の板面上に形成すると、レジストフィルム４を用いた
露光，現象プロセスによる高精度なパターンニングで
０．３mmピッチ以下のランドパターンを有する配線パタ
ーン３，６でも極めてファインに形成できる。また、そ
の配線パターン３，６は活性な金属材料の下地膜２をベ
ースに形成されているから、高い密着強度を持って基板
１の板面上に形成することができる。

【００２４】はんだ膜７はメッキ処理で形成されている
から、表面を凹凸のない平滑面に形成できて、表面実装
部品の端子浮き等が生ずるのを防げる。また、はんだボ
ールがリフロー時に発生することがないため、狭間ピッ
チのランド部でも電気的な短絡現象が生ずるのを防ぐこ
とができる。更に、クリームはんだの印刷によらないで
はんだ膜７を形成できるから、品種換え時に要する段取
り時間や条件設定時間等を削減できることを含めて全体
的にコストの低減を図ることができる。

【００２５】この配線パターンを有する回路基板は、図
３で示すように配線パターン３，６のランド部に形成さ
れたはんだ膜７を覆うようフラックス９をベタ塗り或い
は印刷で付着し、そのはんだ膜７に対応位置させて表面
実装部品Ｅの外部端子を配置することにより仮止めした
後、リフロー炉に送り込んで表面実装部品Ｅをはんだ付
け固定するよう用いることができる。

【００２６】なお、上述した実施例でははんだ膜７をラ
ンド部に備えた配線パターン３，６を基板面に形成する
場合で説明したが、この配線パターンを有する回路基板
の製造方法は配線パターンのみを形成するものとして適
用することもできる。その場合にははんだ膜７に代え
て、メタルマスクとなる適宜な金属材料を導電膜３乃至
は導電層６に積層させて形成し、このメタルマスクを最
終工程で全面剥離すればよい。

【００２７】

【発明の効果】以上の如く、本発明に係る配線パターン
を有する回路基板の製造方法に依れば、適正な電気特性
を保って狭間ピッチのランド部を有する配線パターンで
も、また、部品実装用のはんだ膜をランド部に備える配
線パターンでもてファインなものに形成でき、そのはん
だ膜をクリームはんだに頼らないで形成することからコ
ストの低減も図ることができる。はんだ膜は平滑な表面
のはんだボールが生じないものに形成できるため、表面
実装部品を高精度にはんだ付け固定することができる。

【図面の簡単な説明】

【図１】本発明の一例に係る配線パターンを有する回路
基板の製造方法を各工程順に示す説明図である。

【図２】本発明に係るはんだ膜の形成工程で一部異なる
別例の配線パターンを有する回路基板の製造方法をはん
だ膜の形成工程から順に示す説明図である。

【図３】本発明に係る方法で製造された回路基板に表面
実装部品を仮止め固定して示す説明図である。

【符号の説明】

１ 基板 ２ 下地膜 ３ 導電膜 ４ レジストフィルム ５ 抜き穴 ６ 導電層 ７ はんだ膜 ８ はんだ膜のバリア層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 源一 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 セラミック基板，ポリイミド基板等の不
   純ガスが生じない板材を基板とし、その基板の板面にＣ
   ｒ，Ｔｉ等の活性な金属材料で下地膜と共に、該下地膜
   に積層させてＣｕ等の導電性を有する金属材料で導電膜
   をスパッタリングまたは真空蒸着で形成し、その後にレ
   ジストフィルムを前記導電膜に被着させて露光，現象プ
   ロセスによる所定パターンの抜き穴をフィルム面に形成
   し、この抜き穴の内部に露出位置する導電膜に積層させ
   て金属メッキ膜を前記所定パターンの抜き穴に応じて形
   成し、その後にレジストフィルムを剥離すると共に、前
   記金属メッキ膜をメタルマスクとして余剰な導電膜並び
   に下地膜を基板の板面からエッチング除去し、更に、残
   る導電膜上の金属メッキ膜を剥離することによりファイ
   ンな配線パターンを形成するようにしたことを特徴とす
   る配線パターンを有する回路基板の製造方法。
2. 【請求項２】 上記抜き穴の内部に露出位置する導電膜
   に積層させて、膜厚を増加する同材質の金属材料を導電
   層として電解メッキで形成するようにしたことを特徴と
   する請求項１の配線パターンを有する回路基板の製造方
   法。
3. 【請求項３】 セラミック基板，ポリイミド基板等の不
   純ガスが生じない板材を基板とし、その基板の板面にＣ
   ｒ，Ｔｉ等の活性な金属材料で下地膜と共に、該下地膜
   に積層させてＣｕ等の導電性を有する金属材料で導電膜
   をスパッタリングまたは真空蒸着で形成し、その後にレ
   ジストフィルムを前記導電膜に被着させて露光，現象プ
   ロセスによる所定パターンの抜き穴をフィルム面に形成
   し、この抜き穴の内部に露出位置する導電膜に積層させ
   てはんだ膜を前記所定パターンの抜き穴に応じてメッキ
   処理で形成し、その後にレジストフィルムを剥離すると
   共に、前記はんだ膜をメタルマスクとして余剰な導電膜
   並びに下地膜を基板の板面からエッチング除去し、更
   に、残る導電膜上のはんだ膜をランド部に残存させて他
   の導電膜から剥離することによりはんだ膜をランド部に
   備えたファインな配線パターンを形成するようにしたこ
   とを特徴とする配線パターンを有する回路基板の製造方
   法。
4. 【請求項４】 上記抜き穴の内部に露出位置する導電膜
   に積層させて、膜厚を増加する同材質の金属材料を電解
   メッキで形成するようにしたことを特徴とする請求項３
   の配線パターンを有する回路基板の製造方法。
5. 【請求項５】 上記抜き穴の内部に露出位置する導電膜
   に積層させて、ＳｎＰｂ等のはんだ膜を無電解メッキで
   析出形成するようにしたことを特徴とする請求項３また
   は４の配線パターンを有する回路基板の製造方法。
6. 【請求項６】 上記抜き穴の内部に露出位置する導電膜
   に積層させて、Ｎｉ等のバリア層を介し、ＳｎＰｂ等の
   はんだ膜を電解メッキで析出形成するようにしたことを
   特徴とする請求項３または４の配線パターンを有する回
   路基板の製造方法。