KR20030042450A - 고속 데이터 스트림을 캡쳐하여 평가하는 방법 및 장치 - Google Patents
고속 데이터 스트림을 캡쳐하여 평가하는 방법 및 장치 Download PDFInfo
- Publication number
- KR20030042450A KR20030042450A KR10-2003-7001881A KR20037001881A KR20030042450A KR 20030042450 A KR20030042450 A KR 20030042450A KR 20037001881 A KR20037001881 A KR 20037001881A KR 20030042450 A KR20030042450 A KR 20030042450A
- Authority
- KR
- South Korea
- Prior art keywords
- data stream
- serial data
- tester
- dut
- test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
- Inspection Of Paper Currency And Valuable Securities (AREA)
- Dc Digital Transmission (AREA)
- Investigating Or Analysing Biological Materials (AREA)
- Holo Graphy (AREA)
Abstract
Description
Claims (20)
- 직렬 데이터 스트림을 발생하는 피시험 디바이스(DUT)를 테스트하는 방법에 있어서,A) 직렬 데이터 스트림과 관련하여 고정된 타이밍 위치에서 직렬 데이터 스트림을 반복적으로 샘플링하는 단계;B) 상기 고정된 타이밍 위치에서 직렬 데이터 스트림의 확률을 결정하기 위하여 단계 A에서 얻어진 샘플을 평균하는 단계; 및C) 직렬 데이터 스트림의 확률 함수를 시간에 대하여 렌더링하기 위하여, 직렬 데이터 스트림과 관련하여 고정된 상이한 타이밍 위치에서 단계 A 및 B를 반복하는 단계;를 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,D) 피시험 디바이스(DUT)의 타이밍 특성을 결정하기 위하여 단계 C에서 렌더링된 확률 함수를 평가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 2 항에 있어서, 상기 평가하는 단계는 직렬 데이터 스트림의 비트 전이 위치에서의 지터를 나타내는, 상기 확률 함수에서의 전이 영역의 폭을 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 2 항에 있어서, 상기 평가하는 단계는 직렬 데이터 스트림의 심벌간 간섭을 나타내는, 상기 확률 함수에서의 전이 영역의 위치를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 2 항에 있어서, 상기 평가하는 단계는 직렬 데이터 스트림에서의 심벌간 간섭의 스펙트럼 성분을 조사하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 5 항에 있어서, 상기 심벌간 간섭의 스펙트럼 성분을 조사하는 단계는,직렬 데이터 스트림에서의 각각의 비트 전이 위치와 그 각각의 이상적인 비트 전이 위치사이의 차를 결정하는 단계;모든 비트 전이에 대한 차를 시간의 함수로 렌더링하는 단계; 및상기 차 함수에 기하여 고속 푸리에 변환(FFT)을 수행하는 단계;를 포함하는 것을 특징으로 하는 방법.
- 제 6 항에 있어서, 고속 푸리에 변환(FFT)의 스펙트럼 성분에 응하여 DUT를 합격 또는 불합격으로 진단하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 2 항에 있어서, 상기 직렬 데이터 스트림은 세데스 디바이스를 테스트하기 위하여 정의된 유닛 테스트 패턴(UTP)인 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 테스트 프로그램을 실행하는 컴포넌트 테스터에 의해 수행되는 것을 특징으로 하는 방법.
- 제 9 항에 있어서, 상기 샘플링하는 단계는 직렬 데이터 스트림의 상태를 얻기 위하여 상기 컴포넌트 테스터가 래칭 디바이스를 활성화하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 10 항에 있어서, 상기 DUT는 병렬 데이터 워드를 직렬 비트 스트림으로 변환하고, DUT로 하여금 직렬 데이터 스트림을 발생하도록 유도하기 위하여 상기 테스터가 복수의 입력 신호를 DUT에 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 세데스 디바이스의 출력으로부터 직렬 데이터 스트림을 캡쳐하도록 테스터를 프로그래밍하는 방법에 있어서,A) 입력 데이터를 요구되는 워드 속도로 세데스 디바이스에 인가하기 위하여 사용되는 벡터 주기를 결정하는 단계;B) 단계 A에서 결정된 벡터 주기를 사용하여 각각의 요구되는 위치에서의 직렬 데이터 스트림을 샘플링하기 위하여 직렬 데이터 스트림이 반복되어야 하는 횟수(P)를 계산하는 단계;C) 요구되는 모든 위치의 직렬 데이터 스트림를 샘플링하는데 사용되는 테스터 타이밍 세트(TSET)의 정수 개수(N)를 결정하는 단계;D) 상기 N개의 TSET가 직렬 데이터 스트림을 샘플링할 때 재사용되는 정수 횟수(M)를 결정하는 단계; 및E) 벡터 주기, 테스트 벡터, TSET의 개수, 및 TSET가 재사용되는 횟수로서 테스터를 프로그래밍하는 단계;를 포함하고,상기 N은 P로 나누어지고, 상기 M은 P를 N으로 나눈 값과 일치하는 것을 특징으로 하는 방법.
- 제 12 항에 있어서, 직렬 데이터 스트림의 각각의 비트가 테스터 타이밍 LSB의 정수 동안 지속되도록, 단계 A에서 결정된 벡터 주기를 조정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 12 항에 있어서, 상기 테스터는 최대 데이터 속도를 가지고, 테스터를 프로그래밍하는 단계 E는 테스터의 최대 데이터 속도보다 더 빠른 테스트 신호를 발생시키기 위하여 적어도 하나의 대안적인 신호 발생 기술을 적용하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 12 항에 있어서, 세데스 디바이스의 출력으로부터 직렬 데이터 스트림을 샘플링하기 위한 테스트 벡터를 정의하는 단계를 더 포함하는 것을 특징으로 하는방법.
- 자동 테스트 시스템에서, 직렬 출력 신호를 발생하는 피시험 디바이스(DUT)를 테스트하는 장치에 있어서,복수의 드라이버 회로;직렬 출력 신호를 수신하기 위하여 DUT의 출력에 연결된 신호 입력, 래칭 디바이스를 활성화하기 위하여 복수의 드라이버중 하나에 연결된 이네이블 입력, 및 래칭 디바이스의 출력에서 제공되는 디지털 값을 기억하는 메모리에 연결된 출력을 가지는 래칭 디바이스;상기 래칭 디바이스의 이네이블 입력에 연결된 드라이버 회로로 하여금 직렬 출력 신호와 관련하여 소정의 시간의 순간에 이네이블 입력을 활성화시키게 하는 타이밍 발생기; 및상기 기억된 값으로부터 직렬 출력 신호의 확률을 결정하는 수단;을 포함하고,상기 복수의 드라이버 회로 중 일부는 DUT로 하여금 직렬 출력 신호를 발생시키도록 DUT에 연결된 것을 특징으로 하는 장치.
- 제 16 항에 있어서, 상기 래칭 디바이스는 DUT의 출력에 연결된 적어도 하나의 입력 및 래칭 회로에 연결된 출력을 가지는 비교기를 포함하는 것을 특징으로 하는 장치.
- 제 16 항에 있어서, 상기 래칭 디바이스는 래칭 비교기인 것을 특징으로 하는 장치.
- 제 16 항에 있어서, 상기 DUT는 입력 워드를 병렬 형태로 수신하고 출력 비트를 직렬 형태로 발생하는 세데스 디바이스인 것을 특징으로 하는 장치.
- 제 16 항에 있어서, 상기 확률을 결정하는 수단은 테스트 프로그램을 실행하는 호스트 컴퓨터를 포함하는 것을 특징으로 하는 장치.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/635,334 US6694462B1 (en) | 2000-08-09 | 2000-08-09 | Capturing and evaluating high speed data streams |
US09/635,334 | 2000-08-09 | ||
PCT/US2001/024086 WO2002012909A2 (en) | 2000-08-09 | 2001-08-01 | Capturing and evaluating high speed data streams |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030042450A true KR20030042450A (ko) | 2003-05-28 |
KR100816468B1 KR100816468B1 (ko) | 2008-03-26 |
Family
ID=24547370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020037001881A KR100816468B1 (ko) | 2000-08-09 | 2001-08-01 | 고속 데이터 스트림을 캡쳐하여 평가하는 방법 및 장치 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6694462B1 (ko) |
EP (1) | EP1307755B1 (ko) |
JP (1) | JP4989840B2 (ko) |
KR (1) | KR100816468B1 (ko) |
CN (1) | CN1185500C (ko) |
AT (1) | ATE384268T1 (ko) |
AU (1) | AU2001280945A1 (ko) |
DE (1) | DE60132462T2 (ko) |
TW (1) | TW514738B (ko) |
WO (1) | WO2002012909A2 (ko) |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040197101A1 (en) * | 2001-02-05 | 2004-10-07 | Sasser Gary D. | Optical transceiver module with host accessible on-board diagnostics |
US7079775B2 (en) * | 2001-02-05 | 2006-07-18 | Finisar Corporation | Integrated memory mapped controller circuit for fiber optics transceiver |
US7346278B2 (en) * | 2001-02-05 | 2008-03-18 | Finisar Corporation | Analog to digital signal conditioning in optoelectronic transceivers |
US7149430B2 (en) * | 2001-02-05 | 2006-12-12 | Finsiar Corporation | Optoelectronic transceiver having dual access to onboard diagnostics |
US7302186B2 (en) * | 2001-02-05 | 2007-11-27 | Finisar Corporation | Optical transceiver and host adapter with memory mapped monitoring circuitry |
JP2002257903A (ja) * | 2001-03-01 | 2002-09-11 | Nec Corp | 半導体集積回路の試験方法と試験パタン生成方法及び装置並びにプログラム |
US7401272B1 (en) * | 2001-03-09 | 2008-07-15 | Pmc-Sierra, Inc. | Apparatus and method for high speed sampling or testing of data signals using automated testing equipment |
US6975642B2 (en) | 2001-09-17 | 2005-12-13 | Finisar Corporation | Optoelectronic device capable of participating in in-band traffic |
US6862302B2 (en) * | 2002-02-12 | 2005-03-01 | Finisar Corporation | Maintaining desirable performance of optical emitters over temperature variations |
KR100446298B1 (ko) * | 2002-04-02 | 2004-08-30 | 삼성전자주식회사 | 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법 |
US7664401B2 (en) * | 2002-06-25 | 2010-02-16 | Finisar Corporation | Apparatus, system and methods for modifying operating characteristics of optoelectronic devices |
US7486894B2 (en) * | 2002-06-25 | 2009-02-03 | Finisar Corporation | Transceiver module and integrated circuit with dual eye openers |
US7809275B2 (en) | 2002-06-25 | 2010-10-05 | Finisar Corporation | XFP transceiver with 8.5G CDR bypass |
US7437079B1 (en) | 2002-06-25 | 2008-10-14 | Finisar Corporation | Automatic selection of data rate for optoelectronic devices |
US7561855B2 (en) | 2002-06-25 | 2009-07-14 | Finisar Corporation | Transceiver module and integrated circuit with clock and data recovery clock diplexing |
EP1426779B1 (en) * | 2002-07-25 | 2007-08-15 | Agilent Technologies, Inc. | BER tester with signal sampling with clock recovery |
US7477847B2 (en) * | 2002-09-13 | 2009-01-13 | Finisar Corporation | Optical and electrical channel feedback in optical transceiver module |
US7082556B2 (en) | 2002-10-07 | 2006-07-25 | Finisar Corporation | System and method of detecting a bit processing error |
US7020567B2 (en) * | 2002-10-31 | 2006-03-28 | Finisar Corporation | System and method of measuring a signal propagation delay |
US6985823B2 (en) * | 2002-10-31 | 2006-01-10 | Finisar Corporation | System and method of testing a transceiver |
US6937949B1 (en) * | 2002-10-31 | 2005-08-30 | Finisar Corporation | System and method of processing a data signal |
US7230961B2 (en) | 2002-11-08 | 2007-06-12 | Finisar Corporation | Temperature and jitter compensation controller circuit and method for fiber optics device |
US7317743B2 (en) * | 2002-11-08 | 2008-01-08 | Finisar Corporation | Temperature and jitter compensation controller circuit and method for fiber optics device |
US7143323B2 (en) * | 2002-12-13 | 2006-11-28 | Teradyne, Inc. | High speed capture and averaging of serial data by asynchronous periodic sampling |
US7636642B2 (en) * | 2003-06-19 | 2009-12-22 | Teradyne, Inc. | Direct jitter analysis of binary sampled data |
US7213224B2 (en) * | 2003-12-02 | 2007-05-01 | Lsi Logic Corporation | Customizable development and demonstration platform for structured ASICs |
US7426586B2 (en) * | 2003-12-15 | 2008-09-16 | Finisar Corporation | Configurable input/output terminals |
US7058535B2 (en) * | 2004-02-12 | 2006-06-06 | Credence Systems Corporation | Test system for integrated circuits with serdes ports |
US7466156B2 (en) * | 2004-03-25 | 2008-12-16 | International Business Machines Corporation | System of digitally testing an analog driver circuit |
US7983142B2 (en) | 2004-03-30 | 2011-07-19 | Intel Corporation | Apparatus, systems, and methods for the reception and synchronization of asynchronous signals |
US7174279B2 (en) * | 2004-03-31 | 2007-02-06 | Teradyne, Inc. | Test system with differential signal measurement |
KR100594268B1 (ko) * | 2004-04-02 | 2006-06-30 | 삼성전자주식회사 | 싱글-엔드 신호들을 시리얼 병합하여 분석하는 측정 회로및 그 방법 |
US7630631B2 (en) * | 2004-04-14 | 2009-12-08 | Finisar Corporation | Out-of-band data communication between network transceivers |
TWI383294B (zh) * | 2004-05-25 | 2013-01-21 | Hewlett Packard Development Co | 用以識別資料通訊架構之構件的系統 |
US8639122B2 (en) * | 2004-07-02 | 2014-01-28 | Finisar Corporation | Filtering digital diagnostics information in an optical transceiver prior to reporting to host |
US7447438B2 (en) * | 2004-07-02 | 2008-11-04 | Finisar Corporation | Calibration of digital diagnostics information in an optical transceiver prior to reporting to host |
US7590170B2 (en) * | 2004-09-29 | 2009-09-15 | Teradyne, Inc. | Method and apparatus for measuring jitter |
US7532820B2 (en) | 2004-10-29 | 2009-05-12 | Finisar Corporation | Systems and methods for providing diagnostic information using EDC transceivers |
US7102375B2 (en) * | 2004-12-23 | 2006-09-05 | Teradyne, Inc. | Pin electronics with high voltage functionality |
US7349818B2 (en) | 2005-11-10 | 2008-03-25 | Teradyne, Inc. | Determining frequency components of jitter |
US7668235B2 (en) | 2005-11-10 | 2010-02-23 | Teradyne | Jitter measurement algorithm using locally in-order strobes |
US7856463B2 (en) * | 2006-03-21 | 2010-12-21 | Advantest Corporation | Probability density function separating apparatus, probability density function separating method, testing apparatus, bit error rate measuring apparatus, electronic device, and program |
EP1865649A1 (en) * | 2006-06-06 | 2007-12-12 | STMicroelectronics S.r.l. | Clock and data recovery using both oversampling and tracking |
US7849374B1 (en) | 2006-10-11 | 2010-12-07 | Ltx Corporation | Testing a transceiver |
JP4869879B2 (ja) * | 2006-11-20 | 2012-02-08 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
TWI424179B (zh) * | 2006-12-29 | 2014-01-21 | Teradyne Inc | 用於識別數位訊號內之週期抖動的方法、自動測試設備(ate)及非暫時性機器可讀取媒體以及用於測試器件之方法 |
US7957924B2 (en) * | 2007-08-07 | 2011-06-07 | Ltx-Credence Corporation | System and method for distortion analysis |
US8024142B1 (en) | 2007-12-20 | 2011-09-20 | Pmc-Sierra Us, Inc. | Method and system for analyzing signal waveforms |
US20090292962A1 (en) * | 2008-05-23 | 2009-11-26 | Arm Limited | Integrated circuit with inter-symbol interference self-testing |
US8179952B2 (en) * | 2008-05-23 | 2012-05-15 | Integrated Device Technology Inc. | Programmable duty cycle distortion generation circuit |
US8259888B2 (en) * | 2008-05-23 | 2012-09-04 | Integrated Device Technology, Inc. | Method of processing signal data with corrected clock phase offset |
US8194721B2 (en) * | 2008-05-23 | 2012-06-05 | Integrated Device Technology, Inc | Signal amplitude distortion within an integrated circuit |
US8159956B2 (en) | 2008-07-01 | 2012-04-17 | Finisar Corporation | Diagnostics for serial communication busses |
US8467436B1 (en) | 2009-04-29 | 2013-06-18 | Pmc-Sierra Us, Inc. | DSP-based diagnostics for monitoring a SerDes link |
JP5134026B2 (ja) * | 2010-02-09 | 2013-01-30 | アンリツ株式会社 | 誤り率測定装置及び方法 |
JP5194067B2 (ja) * | 2010-07-08 | 2013-05-08 | アンリツ株式会社 | 誤り率測定装置及び誤り率測定方法 |
EP2645257A3 (en) | 2012-03-29 | 2014-06-18 | Prelert Ltd. | System and method for visualisation of behaviour within computer infrastructure |
US9577818B2 (en) * | 2015-02-04 | 2017-02-21 | Teradyne, Inc. | High speed data transfer using calibrated, single-clock source synchronous serializer-deserializer protocol |
DE112020000640T5 (de) * | 2019-01-31 | 2021-11-25 | Tektronix, Inc. | Systeme, Verfahren und Vorrichtungen für Hochgeschwindigkeits-Eingangs-/Ausgangs-Margin-Tests |
DE102019112447A1 (de) * | 2019-05-13 | 2020-11-19 | Jenoptik Optical Systems Gmbh | Verfahren und Auswerteeinheit zur Ermittlung eines Zeitpunkts einer Flanke in einem Signal |
CN112698181B (zh) * | 2020-12-07 | 2021-09-21 | 电子科技大学 | 一种状态可配置的原位老化传感器*** |
CN113992552A (zh) * | 2021-10-21 | 2022-01-28 | 奇瑞商用车(安徽)有限公司 | 汽车can/canfd物理层***测试装置及方法 |
US20230184821A1 (en) * | 2021-12-09 | 2023-06-15 | Nanya Technology Corporation | Appratus for performing multiple tests on a device under test |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4354177A (en) | 1980-11-07 | 1982-10-12 | Fairchild Camera & Instr. Corp. | Method and apparatus for calibrating an analog-to-digital converter for a digital-to-analog converter test system |
DE4118978A1 (de) | 1991-06-08 | 1992-12-10 | Rohde & Schwarz | Verfahren und anordnung zum messen der kennwerte wie spitzenwert, mittelwert oder effektivwert einer wechselspannung |
JP3612694B2 (ja) * | 1996-03-29 | 2005-01-19 | ソニー株式会社 | 被試験信号生成装置及びディジタルデータ信号出力装置 |
US5737342A (en) * | 1996-05-31 | 1998-04-07 | Quantum Corporation | Method for in-chip testing of digital circuits of a synchronously sampled data detection channel |
JP3684560B2 (ja) * | 1996-09-03 | 2005-08-17 | ソニー株式会社 | データ受信装置および方法 |
US6331999B1 (en) * | 1998-01-15 | 2001-12-18 | Lsi Logic Corporation | Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream |
DE19913753A1 (de) | 1998-04-01 | 1999-10-07 | Mannesmann Rexroth Ag | Verfahren zur Bildung des Mittelwertes |
US6260166B1 (en) * | 1998-06-01 | 2001-07-10 | Compaq Computer Corporation | Observability register architecture for efficient production test and debug |
US6536005B1 (en) * | 1999-10-26 | 2003-03-18 | Teradyne, Inc. | High-speed failure capture apparatus and method for automatic test equipment |
-
2000
- 2000-08-09 US US09/635,334 patent/US6694462B1/en not_active Expired - Lifetime
-
2001
- 2001-08-01 CN CNB018139469A patent/CN1185500C/zh not_active Expired - Lifetime
- 2001-08-01 AU AU2001280945A patent/AU2001280945A1/en not_active Abandoned
- 2001-08-01 KR KR1020037001881A patent/KR100816468B1/ko active IP Right Grant
- 2001-08-01 JP JP2002517541A patent/JP4989840B2/ja not_active Expired - Lifetime
- 2001-08-01 AT AT01959381T patent/ATE384268T1/de not_active IP Right Cessation
- 2001-08-01 DE DE60132462T patent/DE60132462T2/de not_active Expired - Fee Related
- 2001-08-01 WO PCT/US2001/024086 patent/WO2002012909A2/en active IP Right Grant
- 2001-08-01 EP EP01959381A patent/EP1307755B1/en not_active Expired - Lifetime
- 2001-08-09 TW TW090119475A patent/TW514738B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE60132462D1 (de) | 2008-03-06 |
JP2004506204A (ja) | 2004-02-26 |
TW514738B (en) | 2002-12-21 |
KR100816468B1 (ko) | 2008-03-26 |
EP1307755A2 (en) | 2003-05-07 |
JP4989840B2 (ja) | 2012-08-01 |
DE60132462T2 (de) | 2009-01-15 |
WO2002012909A3 (en) | 2002-11-21 |
WO2002012909A2 (en) | 2002-02-14 |
CN1185500C (zh) | 2005-01-19 |
US6694462B1 (en) | 2004-02-17 |
AU2001280945A1 (en) | 2002-02-18 |
CN1446318A (zh) | 2003-10-01 |
ATE384268T1 (de) | 2008-02-15 |
EP1307755B1 (en) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100816468B1 (ko) | 고속 데이터 스트림을 캡쳐하여 평가하는 방법 및 장치 | |
US7409617B2 (en) | System for measuring characteristics of a digital signal | |
US7627790B2 (en) | Apparatus for jitter testing an IC | |
US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
US7336749B2 (en) | Statistical margin test methods and circuits | |
EP1582882A2 (en) | Method of measuring duty cycle | |
JP2001352350A (ja) | 連続ビットストリームの統計的アイダイアグラムによる測定装置及び方法 | |
JP2023550645A (ja) | 高速入力/出力マージン試験のためのシステム、方法及び装置 | |
US20070118316A1 (en) | Determining frequency components of jitter | |
US8111784B1 (en) | On-chip data signal eye monitoring circuitry and methods | |
US8081723B1 (en) | Serial data signal eye width estimator methods and apparatus | |
JP4046518B2 (ja) | ビット・エラー・レート測定 | |
US7668235B2 (en) | Jitter measurement algorithm using locally in-order strobes | |
JP2022165946A (ja) | 試験測定システム | |
JP2006053140A (ja) | 2値サンプリング計測値からのアナログ波形情報 | |
US7143323B2 (en) | High speed capture and averaging of serial data by asynchronous periodic sampling | |
JP2007121302A (ja) | 信号のジッター特性の決定 | |
JPH03103770A (ja) | 信号解析方法 | |
US20040131113A1 (en) | Zero crossing method of symbol rate and timing estimation | |
JP2004061487A (ja) | 高速データ出力素子のジッタ測定装置及びトータルジッタ測定方法 | |
EP1847844A1 (en) | Digital data signal analysis by evaluating sampled values in conjuction with signal bit values | |
EP1845385B1 (en) | Time interval analysis of digital data | |
US7610520B2 (en) | Digital data signal testing using arbitrary test signal | |
WO2005015248A1 (en) | Digital data signal testing using arbitrary test signal | |
JP3609780B2 (ja) | ジッタ測定装置及び方法、並びにこのジッタ測定装置を備えた半導体集積回路試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130221 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140221 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150226 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160218 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170217 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180221 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190221 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20200218 Year of fee payment: 13 |