KR20030042163A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20030042163A
KR20030042163A KR1020010072701A KR20010072701A KR20030042163A KR 20030042163 A KR20030042163 A KR 20030042163A KR 1020010072701 A KR1020010072701 A KR 1020010072701A KR 20010072701 A KR20010072701 A KR 20010072701A KR 20030042163 A KR20030042163 A KR 20030042163A
Authority
KR
South Korea
Prior art keywords
film
forming
contact hole
layer
tin
Prior art date
Application number
KR1020010072701A
Other languages
English (en)
Inventor
고창진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010072701A priority Critical patent/KR20030042163A/ko
Publication of KR20030042163A publication Critical patent/KR20030042163A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 콘택홀을 형성한 후 텅스텐 플러그를 형성하기 전에 TDMAT 또는 TDMET 소오스보다 스텝 커버러지 특성이 우수한 TiCl4가스를 소오스로 이용하여 Ti막 및 TiN막을 장벽 금속층으로 형성함으로써 콘택홀 입구의 오버행의 발생을 방지할 수 있으며, 이로 인해 콘택홀 내부의 보이드를 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있고, TiN막 증착 공정중에 Ti막과 하부의 실리콘이 반응하여 티타늄 실리사이드막이 형성되어 티타늄 실리사이드막을 형성하기 위한 열처리 공정 및 텅스텐 시드층으로서의 TiN막의 재증착 공정을 실시하지 않기 때문에 공정수를 줄일 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal wiring in a semiconductor device}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 텅스텐 플러그를 형성하기 전에 TDMAT 또는 TDMET 소오스보다 스텝 커버러지 특성이 우수한 TiCl4가스를 소오스로 이용하여 Ti막 및 TiN막을 장벽 금속층으로 형성함으로써 콘택홀 입구의 오버행의 발생을 방지할 수 있으며, 이로 인해 콘택홀 내부의 보이드를 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있고, TiN막 증착 공정중에 Ti막과 하부의 실리콘이 반응하여 티타늄 실리사이드막이 형성되어 티타늄 실리사이드막을 형성하기 위한 열처리 공정 및 텅스텐 시드층으로서의 TiN막의 재증착 공정을 실시하지 않기 때문에 공정수를 줄일 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
0.18㎛ MDL(Merged DRAM Logic)이나 DRAM을 제조하기 위한 공정에서 접합 영역을 노출시키는 비트라인 콘택을 형성하고 이온화 금속 플라즈마(Ionized Metal Plasma; IMP) 방법을 이용하여 Ti막 및 TiN막을 증착한다. 그리고, 콘택 저항을 낮추기 위해 급속 열처리 공정을 실시하여 Ti막과 하부의 실리콘을 반응시켜 티타늄 실리사이드막을 형성한다. 그리고, 전체 구조 상부에 IMP 방법을 이용하여 TiN막을 추가로 증착하여 이후 텅스텐막을 정상적으로 증착하기 위한 시드층을 제공한다.상기에서 TiN막을 증착하기 위해 일반적으로 TDMAT 또는 TDMET 소오소를 사용한다.
그러나, 상기와 같은 IMP 방법으로 Ti막 및 TiN막 상부에 또다시 TiN막을 증착하면 0.3㎛ 이하의 콘택에서 콘택 입구에 오버행이 심하게 발생된다. 콘택 입구에 오버행이 발생되면 후속 공정으로 텅스텐막을 증착할 때 콘택 입구가 콘택 내부보다 먼저 막혀 콘택홀내에 텅스텐이 증착되지 않아 보이드가 발생한다. 이후 텅스텐 플러그를 형성하기 위한 전면 식각 공정에서 텅스텐 잔류물을 없애기 위해 과도 식각을 실시하면 콘택홀 내부의 보이드가 노출된다. 그리고, 텅스텐막을 전면 식각하고 후처리 공정을 실시할 때 화학재로 인해 콘택홀이 더 손상되고, 이로 인해 소자의 신뢰성도 떨어진다.
본 발명의 목적은 콘택홀 입구에서 오버행 현상이 발생되는 것을 방지하여 콘택홀 내부의 보이드 발생을 방지함으로써 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 티타늄 실리사이드막을 형성하기 위한 별도의 열처리 공정 및 텅스텐을 증착하기 위한 시드층 형성 공정을 실시하지 않아 공정수를 줄일 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
도 1(a) 내지 도 1(c)는 본 발명의 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판102 : 소자 분리막
103 : 게이트 산화막104 : 폴리실리콘막
105 : 텅스텐 실리사이드막106 : 절연막
107 : 스페이서108 : 접합 영역
109 : 제 1 층간 절연막110 : 폴리실리콘 플러그
111 : 제 2 층간 절연막112 : Ti막
113 : TiN막114 : 티타늄 실리사이드막
115 : 텅스텐막116 : 금속 배선
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 소정 영역에 게이트전극 및 접합 영역이 형성된 반도체 기판 상부에 층간 절연막을 형성하는 단계와, 상기 층간 절연막의 소정 영역을 식각하여 상기 게이트 전극 상부 및 접합 영역의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 전체 구조 상부에 TiCl4가스를 소오스로 이용하여 Ti막 및 TiN막을 순차적으로 형성하는 단계와, 상기 콘택홀이 매립되도록 텅스텐막을 형성한 후 전면 식각 공정을 실시하여 상기 층간 절연막의 상부를 노출시키는 단계와, 전체 구조 상부에 금속층을 형성한 후 패터닝하여 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명의 일 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 액티브 영역 및 필드 영역을 확정한 후 필드 영역의 반도체 기판(101)을 소정 깊이로 식각하여 트렌치를 형성한다. 트렌치 내부가 매립되도록 절연막을 형성하여 소자 분리막(102)을 형성한다. 전체 구조 상부에 게이트 산화막(103), 폴리실리콘막(104), 텅스텐 실리사이드막(105) 및 절연막(106)을 순차적으로 형성한다. 게이트 마스크를 이용한 리소그라피 공정 및 식각 공정으로 절연막(106)부터 게이트 산화막(103)을 순차적으로 식각하여 반도체 기판(101)을 노출시킴으로써 액티브 영역의 반도체 기판(101) 상부에 게이트 전극을 형성한다. 그리고, 게이트 전극 측벽에 스페이서(107)를 형성한 후 불순물 이온 주입 공정을 실시하여 반도체 기판(101)상에 접합 영역(108)을 형성한다. 전체 구조 상부에 제 1 층간 절연막(109)을 형성한 후 평탄화한다. 제 1 층간 절연막(109)의 소정 영역을 식각하여 접합 영역(108)의 소정 영역을 노출시키는 제 1 콘택홀을 형성한다. 제 1 콘택홀이 매립되도록 폴리실리콘막을 형성하여 폴리실리콘 플러그(110)를 형성한다.
도 1(b)를 참조하면, 전체 구조 상부에 제 2 층간 절연막(111)을 형성한 후 평탄화한다. 제 2 층간 절연막(111) 및 제 1 층간 절연막(109)의 소정 영역을 식각하여 접합 영역(108)의 소정 영역 및 폴리실리콘 플러그(110)를 노출시키는 제 2 콘택홀을 형성한다. 제 2 콘택홀을 포함한 전체 구조 상부에 장벽 금속층로서 Ti막(112) 및 TiN막(113)을 형성한다. 여기서, Ti막(112)은 TiCl4가스를 이용한 PECVD 방법을 이용하여 500∼700℃의 온도에서 40∼60Å의 두께로 형성한다. 그리고, TiN막(113) 또한 TiCl4가스를 이용한 PECVD 방법을 이용하여 500∼700℃의 온도에서 150∼200Å의 두께로 형성한다. 상기 Ti막(112) 및 TiN막(113)은 인시투 공정으로 형성된다. 상기와 같이 500∼700℃의 온도에서 TiN막(113)이 형성되기 때문에 별도의 열처리 공정없이 TiN막(113)이 형성되는 동안에 Ti막이 하부의 실리콘과 반응하여 티타늄 실리사이드막(114)이 형성되어 콘택 저항을 낮출 수 있다.
도 1(c)를 참조하면, 제 2 콘택홀이 매립되도록 전체 구조 상부에 텅스텐막(115)을 형성한 후 텅스텐막(115), TiN막(113) 및 Ti막(112)을 식각하여제 2 층간 절연막(111)을 노출시킨다. 전체 구조 상부에 금속층을 형성한 후 패터닝하여 금속 배선(116)을 형성한다.
상술한 바와 같이 본 발명에 의하면 TDMAT 또는 TDMET 소오스보다 스텝 커버러지 특성이 우수한 TiCl4가스를 소오스로 이용하여 Ti막 및 TiN막을 장벽 금속층으로 형성함으로써 콘택홀 입구의 오버행의 발생을 방지할 수 있으며, 이로 인해 콘택홀 내부의 보이드를 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다. 또한, TiN막 증착 공정중에 Ti막과 하부의 실리콘이 반응하여 티타늄 실리사이드막이 형성되어 티타늄 실리사이드막을 형성하기 위한 열처리 공정 및 텅스텐 시드층으로서의 TiN막의 재증착 공정을 실시하지 않기 때문에 공정수를 줄일 수 있다.

Claims (5)

  1. 소정 영역에 게이트 전극 및 접합 영역이 형성된 반도체 기판 상부에 층간 절연막을 형성하는 단계와,
    상기 층간 절연막의 소정 영역을 식각하여 상기 게이트 전극 상부 및 접합 영역의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와,
    상기 콘택홀을 포함한 전체 구조 상부에 TiCl4가스를 소오스로 이용하여 Ti막 및 TiN막을 순차적으로 형성하는 단계와.
    상기 콘택홀이 매립되도록 텅스텐막을 형성한 후 전면 식각 공정을 실시하여 상기 층간 절연막의 상부를 노출시키는 단계와,
    전체 구조 상부에 금속층을 형성한 후 패터닝하여 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, Ti막은 상기 TiCl4가스를 이용한 PECVD 방법을 이용하여 500 내지 700℃의 온도에서 40 내지 60Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서, 상기 TiN막은 상기 TiCl4가스를 이용한 PECVD 방법을 이용하여 500 내지 700℃의 온도에서 150 내지 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서, 상기 TiN막은 인시투 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서, 상기 TiN막이 형성되는 동안에 상기 Ti막과 하부의 실리콘이 반응하여 티타늄 실리사이드막이 형성되는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020010072701A 2001-11-21 2001-11-21 반도체 소자의 금속 배선 형성 방법 KR20030042163A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010072701A KR20030042163A (ko) 2001-11-21 2001-11-21 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010072701A KR20030042163A (ko) 2001-11-21 2001-11-21 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20030042163A true KR20030042163A (ko) 2003-05-28

Family

ID=29570642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010072701A KR20030042163A (ko) 2001-11-21 2001-11-21 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20030042163A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606544B1 (ko) * 2004-12-22 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606544B1 (ko) * 2004-12-22 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 방법

Similar Documents

Publication Publication Date Title
JPH11251457A (ja) 半導体デバイス，メモリ・セル，およびその形成方法
JP3102405B2 (ja) 半導体装置の製造方法
KR20080066815A (ko) 게이트에 근접한 콘택 홀을 갖는 반도체 트랜지스터
JP3027946B2 (ja) 半導体装置およびその製造方法
KR100502673B1 (ko) 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법
US6107190A (en) Method of fabricating semiconductor device
KR100744670B1 (ko) 반도체 소자 제조방법
CN112750773B (zh) 生产接触晶体管的栅极和源极/漏极通孔连接的方法
KR20030042163A (ko) 반도체 소자의 금속 배선 형성 방법
KR100422356B1 (ko) 반도체소자의 콘택 형성방법
KR100548570B1 (ko) 반도체소자의 금속배선 형성방법
KR20020009265A (ko) 반도체장치의 플러그 형성방법
KR100641934B1 (ko) 금속 비트 라인 컨택트 제조 방법 및 메모리 셀
KR20120098300A (ko) 반도체장치 제조방법
US20240047350A1 (en) Metal structure having funnel-shaped interconnect and method of manufacturing the same
JPH10242077A (ja) 半導体装置及びその製造方法
KR100853459B1 (ko) 반도체소자의 콘택저항 감소 방법
KR100670708B1 (ko) 반도체 소자의 비트라인 제조 방법
KR100695483B1 (ko) 반도체소자의 메탈콘택 형성 방법
KR20000027911A (ko) 반도체 장치의 콘택 형성 방법
KR20010028057A (ko) 안정적인 콘택 저항을 가지는 비트라인 콘택 및 그 형성 방법
KR100866690B1 (ko) 반도체 소자의 콘택 홀 형성방법
JP2001156169A (ja) 半導体集積回路装置の製造方法
KR20060131129A (ko) 반도체 소자 제조방법
KR20010064967A (ko) 반도체 소자의 비트라인 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination