KR20030029954A

KR20030029954A - Field emission display and method

Info

Publication number: KR20030029954A
Application number: KR10-2003-7003465A
Authority: KR
Inventors: 스미스로버트티
Original assignee: 모토로라 인코포레이티드
Priority date: 2000-09-08
Filing date: 2001-07-26
Publication date: 2003-04-16
Also published as: JP2004508591A; AU2001282968A1; CN1459087A; TW518627B; EP1330810A1; WO2002021492A1

Abstract

전자 이미터 구조들(24)이 배치된 복수의 열 도체들(17, 18, 19)을 갖는 전계 방출 디스플레이(10) 및 전계 방출 디스플레이(10)를 동작시키는 방법이 제공된다. 열 도체 구동기 회로들(47, 48, 49)은 각 열 도체들(17, 18, 19)에 결합되고, 행 도체 구동기 회로들(37, 38, 39)은 각 행 도체들(27, 28, 29)에 결합되어, 서브 픽셀들(50, 57, 58, 60, 67, 68, 70, 77, 78)을 형성한다. 열 도체 구동기 회로들(47, 48, 49) 및 행 도체 구동기 회로들(37, 38, 39)은 전자 이미터 구조들(24)이 전자들을 방출하게 하도록 협동한다. 열 도체 구동기 회로들(47, 48, 49)은 열 도체들의 적어도 하나에 대하여 신호 변화를 측정하고, 그에 의해 상기 비교 결과들에 따라 조정되는 전자 이미터 구조들(34)의 동작 상태를 조정한다.A field emission display 10 having a plurality of thermal conductors 17, 18, 19 with electronic emitter structures 24 disposed thereon and a method of operating the field emission display 10 is provided. The column conductor driver circuits 47, 48, 49 are coupled to the respective column conductors 17, 18, 19, and the row conductor driver circuits 37, 38, 39 are the respective row conductors 27, 28, 29, to form subpixels 50, 57, 58, 60, 67, 68, 70, 77, 78. The column conductor driver circuits 47, 48, 49 and the row conductor driver circuits 37, 38, 39 cooperate to cause the electron emitter structures 24 to emit electrons. Thermal conductor driver circuits 47, 48, 49 measure signal changes with respect to at least one of the thermal conductors, thereby adjusting the operating state of electronic emitter structures 34 adjusted according to the comparison results. .

Description

전계 방출 디스플레이 및 방법{Field emission display and method}Field emission display and method

전계 방출 디스플레이들(FED들)은 본 기술분야에 널리 공지된다. 전계 방출 디스플레이는 얇은 엔벨로프(thin envelope)를 규정하는 애노드판과 캐소드판을 포함한다. 그 캐소드판은 열 도체들 및 행 도체들의 매트릭스를 포함하며, 이는 전자 이미터 구조들, 예컨대 스핀트 팁들(Spindt tips)로부터 전자 방출을 일으키기 위해서 사용된다. FED들은 전자 방출 전류를 제어하기 위하여 전자 이미터 구조들과 캐소드판 사이에 밸러스트 저항기들(ballast resistors)을 더 포함한다. 통상, 밸러스트 저항기들은 1000만 옴(Ω)보다 더 큰 저항값을 갖는다. 높은 저항값들 때문에, 밸러스트 저항기들은 제조하기 어렵고 온도에 매우 민감하므로, 결과적으로 온도에 걸쳐 전자 이미터 구조들로부터 일정치 않은 전류 방출을 가져온다.Field emission displays (FEDs) are well known in the art. Field emission displays include an anode plate and a cathode plate that define a thin envelope. The cathode plate comprises a matrix of column conductors and row conductors, which are used to cause electron emission from electron emitter structures, such as Spindt tips. The FEDs further comprise ballast resistors between the electron emitter structures and the cathode plate to control the electron emission current. Typically, ballast resistors have a resistance value greater than 10 million ohms. Because of the high resistance values, ballast resistors are difficult to manufacture and very sensitive to temperature, resulting in inconsistent current emission from electronic emitter structures over temperature.

전계 방출 디스플레이들에 대한 또다른 결점은 전자 방출 구조들의 차별적인 노화(aging)이다.Another drawback to field emission displays is the differential aging of electron emitting structures.

따라서, 이러한 결점들의 적어도 일부를 극복하는, 전계 방출 디스플레이에서 방출 전류를 제어하기 위한 방법 및 수단에 대한 필요성이 나타나게 된다.Thus, there is a need for a method and means for controlling emission currents in field emission displays that overcome at least some of these drawbacks.

본 발명은 일반적으로 전계 방출 디스플레이들(field emission display)에 관한 것므로, 특히, 전계 방출 디스플레이들에서 방출 전류(emission current)를 제어하는 방법들 및 회로들에 관한 것이다.FIELD OF THE INVENTION The present invention relates generally to field emission displays and, more particularly, to methods and circuits for controlling emission currents in field emission displays.

도 1은 본 발명의 실시예에 따른 전계 방출 디스플레이를 나타내는 부분적으로 절단된 등각도 및 개략적 회로도.1 is a partially cutaway isometric and schematic circuit diagram illustrating a field emission display according to an embodiment of the invention.

도 2는 도 1의 전계 방출 디스플레이를 나타내는 등가 회로도.2 is an equivalent circuit diagram showing the field emission display of FIG.

도 3은 본 발명에 따른 도 1의 열 도체 구동기 회로의 회로도.3 is a circuit diagram of the thermal conductor driver circuit of FIG. 1 in accordance with the present invention.

도 4는 도 1의 전계 방출 디스플레이의 동작을 위한 타이밍도.4 is a timing diagram for operation of the field emission display of FIG.

예시를 간단 및 명료하게 하기 위해서, 도면들의 요소들은 반드시 비례대로 도시하지 않았으며, 서로 다른 도면들 내의 같은 참조 부호들은 같은 요소들을 나타낸다.For simplicity and clarity of illustration, elements of the figures are not necessarily drawn to scale, and like reference numerals in different drawings indicate like elements.

일반적으로, 본 발명은 디스플레이의 작동 수명 동안에 일정한 방출 전류를 유지하는 방법 및 전계 방출 디스플레이를 포함한다. 상기 방법은, 열(column) 도체 구동 회로들을 사용하여 FED의 열 도체들을 구동시키고, 행(row) 도체 구동 회로들을 사용하여 FED의 행 도체들을 구동시키는 단계를 포함하며, 상기 열 도체 구동기 회로들은 열 도체들에 높은 전압 또는 낮은 전압 또는 높은 임피던스 상태를 둔다. 또한, 열 도체 구동기 회로가 높은 임피던스 상태에 있을 때, 그것이 결합되는 열 도체 상의 전압을 모니터한다.In general, the present invention includes methods for maintaining a constant emission current during the operational lifetime of the display and field emission displays. The method includes driving column conductors of the FED using column conductor driving circuits, and driving row conductors of the FED using row conductor driving circuits, wherein the column conductor driver circuits include: Place the thermal conductors in a high voltage or low voltage or high impedance state. In addition, when the thermal conductor driver circuit is in a high impedance state, the voltage on the thermal conductor to which it is coupled is monitored.

열 도체 구동기 회로들 및 열 도체 구동기 회로들이 거의 0 볼트를 출력할 때, FED는 오프 상태가 된다. 열 도체 구동기 회로가 높은 임피던스 상태에 있고,행 도체가 높은 전압 레벨에 있을 때, 그 행 도체 및 열 도체와 연관된 서브 픽셀은 방출 전류를 전달한다. 특정한 행 도체가 서브 픽셀을 켜게 되는 전압은 행 선택 전압(row select voltage)으로서 지칭된다. 전하가 방출됨에 따라, 전자들을 방출하는 전자 이미터 구조들과 연관된 열 도체 상의 전압은 상승한다. 이러한 전압 상승 또는 변화는 열 도체 구동기 회로에 의해 모니터되고, 미리 결정된 전압과 비교된다. 이러한 미리 결정된 전압은 또한 세기 전압값(intensity voltage value)으로서 지칭되며, 디스플레이가 시작될 때 결정될 수 있다. 일단 원하는 전압 상승이 달성되면, 즉 원하는 휘도(luminance)가 달성되면, 열 도체 구동기 출력은 전자 이미터 구조들의 동작 상태를 조정하기 위해 높은 임피던스 상태로부터 높은 전압 상태로 스위칭된다. 예를들면, 전자 이미터 구조들이 꺼지고, 따라서 서브 픽셀들도 꺼진다. 바람직하게는, 단일 프레임 시간에서 픽셀들의 꺼짐과 켜짐이 발생한다.When the thermal conductor driver circuits and the thermal conductor driver circuits output nearly zero volts, the FED goes off. When the column conductor driver circuit is in a high impedance state and the row conductor is at a high voltage level, the subpixels associated with that row conductor and the column conductor carry emission current. The voltage at which a particular row conductor turns on a subpixel is referred to as a row select voltage. As the charge is released, the voltage on the thermal conductor associated with the electron emitter structures emitting electrons rises. This voltage rise or change is monitored by the thermal conductor driver circuit and compared to a predetermined voltage. This predetermined voltage is also referred to as an intensity voltage value and can be determined when the display is started. Once the desired voltage rise is achieved, that is, the desired luminance is achieved, the thermal conductor driver output is switched from the high impedance state to the high voltage state to adjust the operating state of the electron emitter structures. For example, the electron emitter structures are turned off, so the sub pixels are turned off. Preferably, off and on of the pixels occur in a single frame time.

상기 열 도체 구동기 회로는 진폭 변조(AM ; amplitude modulation) 모드와 다이내믹 펄스폭 변조(PWM ; dynamic pulse width modulation) 모드 양자 모두에서 동작할 수 있다. 진폭 변조 모드에서, 열 도체들과 연관된 커패시턴스들이 미리 선택된 레벨들로 충전 및 방전된다. AM 모드에서, 강한 서브 픽셀을 갖는 열은 정의 전압(positive voltage)으로 방전되고, 그에 의해 모든 방전 범위에 걸쳐 방출된 전류를 감소시키는 반면에, 약한 서브 픽셀을 갖는 열은 0 볼트로 방전된다. PWM 모드에서, 더 강하게 방출하는 서브 픽셀들은 공칭 펄스폭(nominal pulse width)보다 더 짧은 펄스폭들을 가지며, 더 약하게 방출하는 서브 픽셀들은 더 긴펄스폭들을 갖는다.The thermal conductor driver circuit can operate in both amplitude modulation (AM) mode and dynamic pulse width modulation (PWM) mode. In the amplitude modulation mode, the capacitances associated with the thermal conductors are charged and discharged to preselected levels. In AM mode, heat with strong subpixels is discharged at a positive voltage, thereby reducing the current emitted over all discharge ranges, while heat with weak subpixels is discharged at zero volts. In the PWM mode, stronger emitting subpixels have shorter pulse widths than nominal pulse width, and weaker emitting subpixels have longer pulse widths.

도 1은 본 발명의 실시예에 따른 전계 방출 디스플레이(FED)(10)를 나타내는 부분적으로 절단된 등각도 및 개략적 회로도이다. FED(10)는 FED 디바이스(11), 및 FED 디바이스(11) 에서 방출 전류를 제어하기 위한 제어 회로(12)를 포함한다.1 is a partially cutaway isometric and schematic circuit diagram illustrating a field emission display (FED) 10 according to an embodiment of the invention. The FED 10 includes a FED device 11 and a control circuit 12 for controlling the emission current in the FED device 11.

FED 디바이스(11)는 캐소드판(13) 및 애노드판(14)을 포함한다. 캐소드판(13)은, 유리 및 실리콘 등으로 만들어질 수 있는 기판(16)을 포함한다. 제1 열 도체(17), 제2 열 도체(18), 및 제3 열 도체(19)는 기판(16) 위에 배치된다. 유전체층(21)은 열 도체들(17, 18 및 19)에 배치되고, 또한 복수의 웰들(22)을 규정한다.The FED device 11 includes a cathode plate 13 and an anode plate 14. The cathode plate 13 includes a substrate 16 that can be made of glass, silicon, or the like. The first thermal conductor 17, the second thermal conductor 18, and the third thermal conductor 19 are disposed on the substrate 16. Dielectric layer 21 is disposed in thermal conductors 17, 18 and 19, and also defines a plurality of wells 22.

전자 이미터 구조(24), 예컨대 스핀트 팁(Spindt tip)은 각각의 웰들(22) 내에 배치된다. 행 도체들(27, 28 및 29)은 유전체층(21) 상에 형성된다. 행 도체들(27, 28 및 29)은 전자 방출 구조들(24)로부터 이격되고 그에 인접한다. 행 도체들(27, 28 및 29)은 전류 방출 영역들(31)을 형성하도록 전자 이미터 구조들(24) 및 대응하는 웰들(22)과 협동하는 복수의 개구들(30)을 포함한다. 열 도체들(17, 18 및 19) 및 행 도체들(27, 28 및 29)은 전자 이미터 구조들(24)에 선택적으로 어드레스하기 위해 사용된다.An electron emitter structure 24, such as a Spindt tip, is disposed within each well 22. Row conductors 27, 28, and 29 are formed on dielectric layer 21. Row conductors 27, 28, and 29 are spaced apart from and adjacent to electron emission structures 24. Row conductors 27, 28, and 29 include a plurality of openings 30 that cooperate with electron emitter structures 24 and corresponding wells 22 to form current emitting regions 31. Column conductors 17, 18 and 19 and row conductors 27, 28 and 29 are used to selectively address electronic emitter structures 24.

본 발명의 이해를 용이하게 하기 위해서, 도 1은 3개의 행 및 열 도체들만을 도시하고 있다. 그러나, 소정수의 행 및 열 도체들을 채용할 수 있다는 것을 이해하는 것이 요망된다. FED 디바이스를 위한 행 도체들의 전형적인 수는 240개이고, 열 도체들의 전형적인 수는 960이다. 매트릭스 어드레스가능한 전계 방출 디스플레이들을 위한 캐소드판들을 제조하는 방법들은 본 기술분야의 통상의 숙련자에게 공지되 있다.To facilitate understanding of the present invention, FIG. 1 shows only three row and column conductors. However, it is desirable to understand that any number of row and column conductors can be employed. The typical number of row conductors for an FED device is 240, and the typical number of column conductors is 960. Methods of manufacturing cathode plates for matrix addressable field emission displays are known to those skilled in the art.

애노드판(14)은 전자 이미터 구조들(24)에 의해 방출된 전자들에 의해 규정되는, 방출 전류(32)를 수신하도록 배치된다. 애노드판(14)은 예컨대 유리로 만든 투명 기판(33)을 포함한다. 애노드(34)는 투명 기판(33) 상에 배치된다. 애노드(34)는 바람직하게는 투명한 도전성 재료, 예컨대 인듐 주석 산화물(indium tin oxide)로 만들어진다. 바람직한 실시예에서, 애노드(34)는 캐소드판(13)의 전체 방출 영역에 대향하는 연속층이다. 즉, 애노드(34)는 바람직하게는 전자 이미터 구조들(24)의 전체에 대향한다.The anode plate 14 is arranged to receive the emission current 32, which is defined by the electrons emitted by the electron emitter structures 24. The anode plate 14 comprises a transparent substrate 33 made of glass, for example. The anode 34 is disposed on the transparent substrate 33. The anode 34 is preferably made of a transparent conductive material, such as indium tin oxide. In a preferred embodiment, the anode 34 is a continuous layer opposite the entire emission area of the cathode plate 13. That is, anode 34 preferably faces the entirety of electron emitter structures 24.

애노드(34) 위에 복수의 인광물질들(36)이 배치된다. 인광물질들(36)은 캐소드발광성(cathodeluminescent)이다. 그러므로, 인광물질(36)은 방출 전류(32)에 의해 활성화될 때 빛을 방출한다. 매트릭스 어드레스가능한 전계 방출 디스플레이들을 위한 애노드판들을 제조하는 방법들은 또한 본 기술분야의 통상의 숙련자에게 공지되어 있다.A plurality of phosphors 36 are disposed over the anode 34. The phosphors 36 are cathodeluminescent. Therefore, the phosphor 36 emits light when activated by the emission current 32. Methods of making anode plates for matrix addressable field emission displays are also known to those skilled in the art.

본 발명의 일 실시예에 따라, 제어 회로(12)는 행 도체 구동기 회로들(37, 38 및 39) 및 열 도체 구동기 회로들(47, 48 및 49)을 포함한다. 행 도체 구동기 회로들(37, 38 및 39)은 각각 열 도체들(27, 28 및 29)에 결합되고, 열 도체 구동기 회로들(47, 48 및 49)은 각각 열 도체들(17, 18 및 19)에 결합된다.According to one embodiment of the invention, the control circuit 12 comprises row conductor driver circuits 37, 38 and 39 and column conductor driver circuits 47, 48 and 49. Row conductor driver circuits 37, 38, and 39 are coupled to column conductors 27, 28, and 29, respectively, and column conductor driver circuits 47, 48, and 49 are respectively connected to column conductors 17, 18, and 19. 19).

도 2는 FED(10)의 개략도이다. 도 2에 도시된 것은, 열 도체들(17, 18 및 19)과, 열 도체 구동기 회로들(47, 48 및 49)과, 행 도체들(27, 28 및 29), 및 행도체 구동기 회로들(37, 38 및 39)을 나타내는 개략도이다. 3개의 행 도체 구동기 회로들과 3개의 열 도체 구동기 회로들을 도시하였지만, 더 많거나 더 적은 행 도체 구동기 회로들과 열 도체 구동기 회로들이 있을 수 있음을 이해하여야 한다.2 is a schematic diagram of the FED 10. Shown in FIG. 2 are column conductors 17, 18 and 19, column conductor driver circuits 47, 48 and 49, row conductors 27, 28 and 29, and row conductor driver circuits. It is a schematic diagram which shows (37, 38, and 39). Although three row conductor driver circuits and three column conductor driver circuits are shown, it should be understood that there may be more or fewer row conductor driver circuits and column conductor driver circuits.

도 2는 전자 이미터 구조들, 서브 픽셀 커패시턴스들 및 FED(10)의 각각의 행 및 열 도체와 연관된 밸러스트 저항기들을 더 도시한다. 특히, 서브 픽셀 커패시턴스(51), 서브 픽셀 밸러스트 저항기(52) 및 서브 픽셀(50)과 연관된 전자 이미터 구조(24_(27,17))는 행 도체(27)와 열 도체(17)에 결합된 것으로 도시된다. 전자 이미터 구조(24_(27,17))는 서브 픽셀(50)과 연관된 모든 전자 이미터 구조들을 나타내는 집중 소자(lumped element)로서 도시된다. 참조 부호(24)는 일반적으로 전자 이미터 구조들을 식별하기 위해 사용되었음을 이해해야 한다. 도 2에 도시된 실시예를 설명하는 데 도움을 주기 위해서, 전자 이미터 구조들은 참조 부호(24)에 첨자들을 붙여 추가로 규정하였다. 예를 들면, 행 도체(27) 및 열 도체(17)와 연관된 전자 이미터 구조들은 참조 부호 24_(27,17)로 식별되고, 행 도체(28) 및 열 도체(17)와 연관된 전자 이미터 구조들은 참조 부호 24_(28,17)로 식별되고, 행 도체(27) 및 열 도체(18)와 연관된 전자 이미터 구조들은 참조 부호 24_(27,18)등으로 식별되도록 하였다.FIG. 2 further shows electronic emitter structures, subpixel capacitances and ballast resistors associated with each row and column conductor of FED 10. In particular, the electronic emitter structure 24 _(27,17) associated with the subpixel capacitance 51, the subpixel ballast resistor 52, and the subpixel 50 is coupled to the row conductor 27 and the column conductor 17. It is shown as being. Electronic emitter structures 24 _{(27, 17)} are shown as lumped elements representing all electronic emitter structures associated with subpixel 50. It should be understood that reference numeral 24 has been generally used to identify electronic emitter structures. To help explain the embodiment shown in FIG. 2, the electron emitter structures have been further defined by subscripts 24. For example, electron emitter structures associated with row conductor 27 and column conductor 17 are identified with reference 24 _(27,17 ) and electron emitter associated with row conductor 28 and column conductor 17. The structures are identified with reference 24 _(28,17) and the electron emitter structures associated with the row conductor 27 and column conductor 18 are identified with reference 24 _(27,18) and the like.

서브 픽셀 커패시턴스(53), 서브 픽셀 밸러스트 저항기(54), 및 서브 픽셀(57)과 연관된 전자 이미터 구조(24_(28,17))는 행 도체(28) 및 열 도체(17)에 결합된 것으로 도시된다. 전자 이미터 구조(24_(28,17))는 서브 픽셀(57)과 연관된 모든 전자 이미터 구조들을 나타내는 집중 소자로서 도시된다.Coupled to the sub-pixel capacitance 53, a sub-pixel ballast resistor 54, and a sub-pixel associated with the electron emitter (57) structures (24, _(28,17)) is the row conductor 28 and column conductors 17 It is shown. Electronic emitter structures 24 _{(28, 17)} are shown as lumped elements representing all electronic emitter structures associated with subpixel 57.

서브 픽셀 커패시턴스(55), 서브 픽셀 밸러스트 저항기(56), 및 서브 픽셀(58)과 연관된 전자 이미터 구조(24_(29,17))는 행 도체(29) 및 열 도체(17)에 결합된 것으로 도시된다. 전자 이미터 구조(24_(29,17))는 서브 픽셀(58)과 연관된 모든 전자 이미터 구조들을 나타내는 집중 소자로서 도시된다.Coupled to the sub-pixel capacitance 55, the sub-pixel ballast resistor 56, and the electron emitter is associated with the sub-pixel 58 structure (24, _(29,17)) is the row conductor 29 and column conductors 17 It is shown. The electron emitter structure 24 _{(29, 17)} is shown as a lumped element representing all the electron emitter structures associated with the sub pixel 58.

서브 픽셀 커패시턴스(61), 서브 픽셀 밸러스트 저항기(62), 및 서브 픽셀(60)과 연관된 전자 이미터 구조(24_(27,18))는 행 도체(27) 및 열 도체(18)에 결합된 것으로 도시된다. 전자 이미터 구조(24_(27,18))는 서브 픽셀(60)과 연관된 모든 전자 이미터 구조들을 나타내는 집중 소자로서 도시된다.Coupled to the sub-pixel capacitance 61, the sub-pixel ballast resistor 62, and a sub-pixel associated with the electron emitter (60) structures (24, _(27,18)) is the row conductor 27 and column conductor 18 It is shown. Electronic emitter structures 24 _{(27, 18} ) are shown as lumped elements representing all electronic emitter structures associated with sub-pixel 60.

서브 픽셀 커패시턴스(63), 서브 픽셀 밸러스트 저항기(64), 및 서브 픽셀(67)과 연관된 전자 이미터 구조(24_(28,18))는 행 도체(28) 및 열 도체(18)에 결합되어 도시된다. 전자 이미터 구조(24_(28,18))는 서브 픽셀(67)과 연관된 모든 전자 이미터 구조들을 나타내는 집중 소자로서 도시된다.Is coupled to the sub-pixel capacitance 63, a sub-pixel ballast resistor 64, and the sub-pixel associated with the electron emitter (67) structures (24, _(28,18)) is the row conductor 28 and column conductor 18 Shown. Electronic emitter structure 24 _{(28, 18} ) is shown as a lumped element representing all electronic emitter structures associated with subpixel 67.

서브 픽셀 커패시턴스(65), 서브 픽셀 밸러스트 저항기(66), 및 서브 픽셀(68)과 연관된 전자 이미터 구조(24_(29,18))는 행 도체(29) 및 열 도체(18)에 결합되어 도시된다. 전자 이미터 구조(24_(29,18))는 서브 픽셀(68)과 연관된 모든 전자이미터 구조들을 나타내는 집중 소자로서 도시된다.Is coupled to the sub-pixel capacitance 65, the sub-pixel ballast resistor 66, and a sub-pixel associated with the electron emitter (68) structures (24, _(29,18)) is the row conductor 29 and column conductor 18 Shown. Electron emitter structure 24 _{(29, 18} ) is shown as a lumped element representing all electron emitter structures associated with subpixel 68.

서브 픽셀 커패시턴스(71), 서브 픽셀 밸러스트 저항기(72), 및 서브 픽셀(70)과 연관된 전자 이미터 구조(24_(27,19))는 행 도체(27) 및 열 도체(19)에 결합되어 도시된다. 전자 이미터 구조(24_(27,19))는 서브 픽셀(70)과 연관된 모든 전자 이미터 구조들을 나타내는 집중 소자로서 도시된다.Is coupled to the sub-pixel capacitance 71, the sub-pixel ballast resistor 72, and the electron emitter is associated with the sub-pixel 70 structure (24, _(27,19)) is the row conductor 27 and column conductors 19 Shown. Electronic emitter structure 24 _{(27, 19)} is shown as a lumped element representing all electronic emitter structures associated with subpixel 70.

서브 픽셀 커패시턴스(73), 서브 픽셀 밸러스트 저항기(74), 및 서브 픽셀(77)과 연관된 전자 이미터 구조(24_(28,19))는 행 도체(28) 및 열 도체(19)에 결합되어 도시된다. 전자 이미터 구조(24_(28,19))는 서브 픽셀(77)과 연관된 모든 전자 이미터 구조들을 나타내는 집중 소자로서 도시된다.Is coupled to the sub-pixel capacitance 73, the sub-pixels the ballast resistor 74, and the sub-pixels associated with the electron emitter (77) structures (24, _(28,19)) is the row conductor 28 and column conductors 19 Shown. Electron emitter structure (24, _(28,19)) is shown as a lumped element representing all the electron emitter structure associated with the sub-pixels (77).

서브 픽셀 커패시턴스(75), 서브 픽셀 밸러스트 저항기(76), 및 서브 픽셀(78)과 연관된 전자 이미터 구조(24_(29,19))는 행 도체(29) 및 열 도체(19)에 결합되어 도시된다. 전자 이미터 구조(24_(29,19))는 서브 픽셀(78)과 연관된 모든 전자 이미터 구조들을 나타내는 집중 소자로서 도시된다.Is coupled to the sub-pixel capacitance 75, a sub-pixel ballast resistor 76, and the electron emitter is associated with the sub-pixel 78 structure (24, _(29,19)) is the row conductor 29 and column conductors 19 Shown. Electronic emitter structure 24 _{(29, 19)} is shown as a lumped element representing all electron emitter structures associated with subpixel 78.

도 3을 간단히 참조하면, 도시된 것은, 본 발명에 따른 각 열 도체 구동기 회로(47, 48 및 49)의 하나의 실시예이다. 다시 말하면, 각 회로 블록(47, 48 및 49)은 도 3에 도시된 회로 구조를 포함한다. 열 도체 구동기 회로(47, 48 및 49)는 샘플 홀더 회로들(sample and hold circuits)(80), 비교기(81), 구동기 제어 회로(82), 트리 스테이트 구동기(83; tri-state driver), 1 스테이지 직렬 병렬 변환기(87; one-stage serial-to-parallel converter ) 및 보정 회로(88)를 각각 포함한다. 특히, 입력 단자(84)는 아날로그 비디오 신호(VID_A)를 수신하도록 결합된다. 샘플 홀더 회로(80)의 출력 단자(85)는 비교기(81)의 비반전(non-inverting) 입력 단자(86)에 결합된다. 비교기(81)의 출력 단자(87)는 구동기 제어 회로(82)의 입력 단자(111)에 결합된다. 구동기 제어 회로(82)는 진폭 변조부(93)와 펄스폭 변조부(94)를 포함한다. 구동기 제어 회로(82)의 출력 단자(89)는 트리 스테이트 구동기(83)의 입력 단자(90)에 결합된다. 출력 단자(91)는, 도 2에 도시된 바와 같은 열 도체들과, 비교기(81)의 변환 입력 단자(92)에 공통으로 결합된다.Referring briefly to FIG. 3, shown is one embodiment of each thermal conductor driver circuit 47, 48, and 49 according to the present invention. In other words, each circuit block 47, 48, and 49 includes the circuit structure shown in FIG. Thermal conductor driver circuits 47, 48, and 49 include sample and hold circuits 80, comparators 81, driver control circuits 82, tri-state drivers 83, A one-stage serial-to-parallel converter 87 and a correction circuit 88, respectively. In particular, input terminal 84 is coupled to receive analog video signal VID _A. The output terminal 85 of the sample holder circuit 80 is coupled to a non-inverting input terminal 86 of the comparator 81. The output terminal 87 of the comparator 81 is coupled to the input terminal 111 of the driver control circuit 82. The driver control circuit 82 includes an amplitude modulator 93 and a pulse width modulator 94. The output terminal 89 of the driver control circuit 82 is coupled to the input terminal 90 of the tree state driver 83. The output terminal 91 is commonly coupled to the thermal conductors as shown in FIG. 2 and the conversion input terminal 92 of the comparator 81.

보정 회로(88)의 입력 단자(95)는 출발 신호를 수신하도록 결합되고, 보정 회로(88)의 출력 단자(96)는 비교기(81)의 제어 단자(97)에 결합된다. 보정 회로(88)의 출력 단자(98)는 1 스테이지 직렬 병렬 변환기(87)의 입력 단자(99)에 결합된다. 1 스테이지 직렬 병렬 변환기(87)의 또다른 입력 단자(101)는 채널 n-1로부터 직렬 입력을 수신하도록 결합된다. 1 스테이지 직렬 병렬 변환기(87)의 출력 단자(102)는 구동기 제어 회로(82)의 입력 단자(103)에 결합되고, 채널 n+1에 결합되는 직렬 출력으로서 결합된다. 1 스테이지 직렬 병렬 변환기(87)의 출력 단자(110)는 구동기 제어 회로(82)의 입력 단자(111)에 연결되어있다.The input terminal 95 of the correction circuit 88 is coupled to receive the start signal, and the output terminal 96 of the correction circuit 88 is coupled to the control terminal 97 of the comparator 81. The output terminal 98 of the correction circuit 88 is coupled to the input terminal 99 of the one stage series parallel converter 87. Another input terminal 101 of the one stage serial parallel converter 87 is coupled to receive a serial input from channel n-1. The output terminal 102 of the one stage series parallel converter 87 is coupled to the input terminal 103 of the driver control circuit 82 and is coupled as a series output coupled to the channel n + 1. The output terminal 110 of the one-stage series-parallel converter 87 is connected to the input terminal 111 of the driver control circuit 82.

동작에 있어서, 디스플레이(10)의 전원을 올리면, 보정 회로(88)는 제어 단자(97)를 통해 비교기(81)로 기준 신호를 전달한다. 또한, 보정 회로(88)는 완전 백색 화면을 디스플레이하도록 디스플레이(10)를 순환한다. 특히,디스플레이(10)의 행들은 행 도체 구동기 회로들(37, 38 및 39)을 순차적으로 활성화함으로써 순차적으로 선택된다. 행 도체 구동기 회로((37)가 선택되면, 그것은 행 도체(27)를 활성화시키는 반면에, 보정 회로(88)는, 구동기 제어 회로(82)가 행 도체(27)에 결합된 서브 픽셀들을 켤 수 있게 한다. 예를 들면, 행 도체 구동기 회로(37)는 행 도체(27) 상에 약 80 볼트를 가하고, 열 도체 구동기 회로들(47, 48 및 49)은 열 도체들(17, 18 및 19) 상에 약 0 볼트를 가하고, 그에 의해 서브 픽셀들(50, 60 및 70)이 전류를 전도하게 한다. 이상적으로는, 각 서브 픽셀이 충분한 전류를 방출하여 백색 신호(white signal)를 생성한다. 강한 이미터들인 서브 픽셀들의 경우에, 열 구동기 회로의 출력에서 나타나는 전압은 기준 전압 V_REF보다 크므로, 비교기를 시동시킨다. 그러므로, 그러한 서브 픽셀의 경우에, 직렬 병렬 변환기(87)에 논리 하이(logic high) 또는 1 전압 레벨이 저장된다. 비교기가 시동되지 않으면, 그 서브 픽셀을 위한 직렬 병렬 변환기(87)에, 논리 로우(logic low) 또는 0 전압 레벨이 저장된다. 라인 시간(line time)의 끝에, 이러한 직렬 정보는 열 구동기 레지스터로부터 흘러나오고, 외부 메모리(도시하지 않음)에 저장된다. 예를들면, 라인 시간의 끝에, 서브 픽셀들(50, 60 및 70)의 세기 또는 휘도 정보는 레지스터(87)로 흘러들어간다. 그 다음에 그 정보는 외부 메모리에 전송된다.In operation, upon power up of the display 10, the correction circuit 88 transmits a reference signal to the comparator 81 via the control terminal 97. The correction circuit 88 also cycles the display 10 to display a full white screen. In particular, the rows of display 10 are selected sequentially by sequentially activating row conductor driver circuits 37, 38, and 39. When the row conductor driver circuit 37 is selected, it activates the row conductor 27, while the correction circuit 88 turns on the subpixels in which the driver control circuit 82 is coupled to the row conductor 27. For example, the row conductor driver circuit 37 applies about 80 volts on the row conductor 27, and the column conductor driver circuits 47, 48, and 49 apply the column conductors 17, 18 and About 0 volts on 19, thereby causing subpixels 50, 60 and 70 to conduct current Ideally, each subpixel emits sufficient current to produce a white signal In the case of sub-pixels that are strong emitters, the voltage appearing at the output of the column driver circuit is greater than the reference voltage V _REF , so that the comparator is started. Logic high or 1 voltage level is stored. Otherwise, a logic low or zero voltage level is stored in the serial parallel converter 87 for that sub-pixel. At the end of the line time, this serial information flows out of the column driver registers and is external. In the memory (not shown), for example, at the end of the line time, the intensity or luminance information of the subpixels 50, 60 and 70 flows into the register 87. The information is then externally stored. Sent to memory.

그 다음에 다음번 행이 선택되고, 모든 서브 픽셀들이 강한 픽셀 또는 약한 픽셀로서 특징지어질 때까지 그 처리가 계속된다. 이러한 방법으로, 1 비트가 각서브 픽셀을 위해 출력되면서, 동시에 전체 디스플레이가 맵핑된다. 이러한 맵핑은 1 프레임 시간, 즉 1초의 1/60초 걸린다. 일단 디스플레이가 맵핑되면, 메모리에 저장된 데이터는, 그것이 디스플레이로 흘러들어감에 따라 적당한 디지털 비디오 바이트 데이터에 추가된다. 열 구동기 회로들은, 스캔된 각 행에 대해, 디스플레이될 서브 픽셀이 강한 서브 픽셀인지 약한 서브 픽셀인지 인식한다. 예를들면, 디지털 비디오 바이트에 1 논리이 추가되면, 서브 픽셀은 강하게 방출하는 서브 픽셀이지만, 디지털 비디오 바이트에 0 논리이 추가되면, 서브 픽셀은 약하게 방출하는 서브 픽셀이다.The next row is then selected and the process continues until all subpixels are characterized as strong or weak pixels. In this way, one bit is output for each sub-pixel, while the entire display is mapped at the same time. This mapping takes 1 frame time, ie 1/60 second of 1 second. Once the display is mapped, the data stored in memory is added to the appropriate digital video byte data as it flows into the display. The column driver circuits recognize, for each scanned row, whether the subpixel to be displayed is a strong or weak subpixel. For example, if one logic is added to the digital video byte, the subpixel is a subpixel that emits strongly, while if zero logic is added to the digital video byte, the subpixel is a subpixel that emits weakly.

디스플레이가 일단 매핑되었으면, 보정 회로(88)는 비활성화된다. 도 4는 디스플레이 모드에서 FED(10)를 동작시키는 방법을 설명하는 타이밍도(100)이다. 그 디스플레이 모드는 애노드(14)에서 디스플레이 영상의 생성에 의해 특징지어진다. 도 4에 도시된 타이밍도(100)는 도 1, 2 및 3과 함께 설명될 것으로 이해되어야 한다. 도 4에 표현된 것은 서브 픽셀들(50, 57 및 58)의 선택적 어드레싱 및 활성화이다. 서브 픽셀들(60, 67, 68, 70, 77 및 78)은 행 도체 구동기 회로들(48 및 49)를 활성화시킴으로써 유사한 방법으로 선택될 수 있다. 시간 t₀에서, 모든 디스플레이 커패시턴스들은, 대응하는 전자 이미터 구조들의 한계 전압보다 낮은 전압으로, 열 도체 구동기 회로들(47, 48 및 49) 및 행 도체 구동기 회로들(37, 38 및 39)의 출력 전압을 구동시킴으로써, 0 볼트로 방전된다. 예시한 방법에 의해, 열 도체 구동기 회로들(47, 48 및 49)의 출력 전압들 및 행 도체 구동기회로들(37, 38 및 39)의 출력 전압들은 0 볼트로 구동된다. 또한, 노드들(101, 102, 103, 104, 105, 106, 107, 108 및 109)은 0 볼트로 구동된다. 그러므로, 커패시턴스들(51, 53, 55, 61, 63, 65, 71, 73 및 75)은 각각 순차적으로 0 볼트의 전압에 있게 된다.Once the display has been mapped, the correction circuit 88 is deactivated. 4 is a timing diagram 100 illustrating a method of operating the FED 10 in the display mode. The display mode is characterized by the generation of a display image at the anode 14. It should be understood that the timing diagram 100 shown in FIG. 4 will be described in conjunction with FIGS. 1, 2 and 3. Represented in FIG. 4 is selective addressing and activation of subpixels 50, 57 and 58. Sub pixels 60, 67, 68, 70, 77, and 78 can be selected in a similar manner by activating row conductor driver circuits 48 and 49. At time t ₀ , all display capacitances of the column conductor driver circuits 47, 48 and 49 and the row conductor driver circuits 37, 38 and 39 are at a voltage lower than the threshold voltage of the corresponding electronic emitter structures. By driving the output voltage, it is discharged to zero volts. By way of example, the output voltages of column conductor driver circuits 47, 48, and 49 and the output voltages of row conductor driver circuits 37, 38, and 39 are driven to zero volts. In addition, nodes 101, 102, 103, 104, 105, 106, 107, 108 and 109 are driven at zero volts. Therefore, the capacitances 51, 53, 55, 61, 63, 65, 71, 73 and 75 are each sequentially at a voltage of zero volts.

시간 t₁에서, 열 도체 구동기 회로들(47, 48 및 49)은 높은 임피던스 상태에 놓이고, 따라서 FED(10)로부터 전기적으로 단절된다. 타이밍도(100)는 열 도체 구동기 회로(47)가 높은 임피던스 상태에 놓인 것만을 도시하고 있음을 유의해야 한다.At time t ₁ , the thermal conductor driver circuits 47, 48 and 49 are in a high impedance state and are therefore electrically disconnected from the FED 10. It should be noted that the timing diagram 100 only shows that the thermal conductor driver circuit 47 is in a high impedance state.

행 도체 구동기 회로들(37, 38 및 39)은 도 4에 도시된 타이밍도(100)에 표시된 바와 같이 순차적으로 활성화된다. 시간 t₁에서, 행 도체 구동기 회로들(37, 38 및 39)은, 예컨대, 0 볼트를 출력하고 있다. 이것은, 각각 행 도체들(27, 28 및 29) 상에 0 볼트를 놓는다. 열 도체 구동기 회로들(47, 48 및 49)의 출력들은 높은 임피던스 상태에서 유지된다.The row conductor driver circuits 37, 38, and 39 are sequentially activated as indicated in the timing diagram 100 shown in FIG. 4. At time t ₁ , row conductor driver circuits 37, 38, and 39 are outputting, for example, zero volts. This places zero volts on the row conductors 27, 28 and 29, respectively. The outputs of the thermal conductor driver circuits 47, 48 and 49 are maintained in a high impedance state.

시간 t₂에서, 행 도체 구동기 회로(37)는 활성화되고, 행 도체(27) 상에 전자 이미터 구조들의 한계 전압보다 큰 전압을 놓는다. 예시한 방법에 의해, 행 도체(27) 상에 놓인 전압은 80 볼트이다. 행 도체 구동기 회로들(38 및 39)은 각각, 행 도체들(28 및 29)을 0 볼트에 계속 유지시킨다.At time t ₂ , the row conductor driver circuit 37 is activated and places a voltage above the limit voltage of the electron emitter structures on the row conductor 27. By the illustrated method, the voltage placed on the row conductor 27 is 80 volts. Row conductor driver circuits 38 and 39 keep row conductors 28 and 29 at zero volts, respectively.

커패시턴스들(53 및 55)은 병렬인 것이 효율적이며, C_eff17로 나타낸 유효 커패시턴스를 갖는 것으로 이해되어야 한다. 전형적인 FED에서, 정확히 3개 이상의행 도체들이 있다. 그러므로, 유효 커패시턴스 C_eff17의 커패시턴스 값은 통상 커패시턴스(51)의 것보다 훨씬 크다. 또한, 밸러스트 저항기들(54 및 56)은 병렬인 것이 효율적이며, R_eff17로 나타낸 유효 저항값을 가지며, 이 저항값은 통상 저항값(52)의 것보다 훨씬 적다. 더욱 특히, 유효 커패시턴스값과 유효 저항값 C_eff17및 R_eff17은, 각각 아래 식으로 주어진다.It is to be understood that the capacitances 53 and 55 are efficient in parallel and have an effective capacitance, _denoted by C _eff17 . In a typical FED, there are exactly three or more row conductors. Therefore, the capacitance value of the effective capacitance C _eff17 is usually much larger than that of the capacitance 51. In addition, the ballast resistors 54 and 56 are efficient in parallel and have an effective resistance value, _denoted by R _eff17 , which is typically much less than that of the resistance value 52. More particularly, the effective capacitance value and the effective resistance values C _{eff 17} and R _{eff 17} are given by the following formulas, respectively.

C_eff17= (n-1)*C_act17 C _eff17 = (n-1) * C _act17

R_eff17= 1/(n-1)* R_act17 R _eff17 = 1 / (n-1) * R _act17

여기서, C_eff17은 0 볼트에 있는 열 도체(17)에 결합된 (n-1)개의 행 도체들과 연관된 집중 커패시턴스(lumped capacitance)를 나타내고, C_act17은 열 도체(17)에 결합된 단일의 활성화된 행 도체와 연관된 커패시턴스를 나타내며, R_eff17은 0 볼트에 있는 열 도체(17)에 결합된 (n-1)개의 행 도체들과 연관된 집중 밸러스트 저항(lumped ballast resistance)을 나타내고, R_act17은 열 도체(17)에 결합된 단일의 활성화된 행 도체와 연관된 밸러스트 저항을 나타내며, n은 FED(10)의 행 도체들의 수이다.Where C _eff17 represents the lumped capacitance associated with the (n-1) row conductors coupled to the column conductor 17 at zero volts, and C _act17 represents a single coupled to the column conductor 17. _{Represents the} capacitance associated with the active row conductor, R _eff17 represents the lumped ballast resistance associated with (n-1) row conductors coupled to the column conductor 17 at 0 volts, and R _act17 is Represents a ballast resistance associated with a single active row conductor coupled to column conductor 17, where n is the number of row conductors of FED 10. FIG.

각 열 도체는 연관된 것과 유사한 유효 커패시턴스와 유효 밸러스트 저항을 갖는 것으로 이해되어야 한다. 예를 들면, 행 도체들의 거의 하나가 활성화될 때 열 도체(18)와 연관된 유효 커패시턴스와 유효 밸러스트 저항은 아래 식으로 주어진다.It is to be understood that each thermal conductor has an effective capacitance and an effective ballast resistance similar to that associated with it. For example, when nearly one of the row conductors is activated, the effective capacitance and effective ballast resistance associated with column conductor 18 are given by the equation below.

C_eff18= (n-1)*C_act18 C _eff18 = (n-1) * C _act18

R_eff18= 1/(n-1)* R_act18 R _eff18 = 1 / (n-1) * R _act18

여기서, C_eff18은 0 볼트에 있는 열 도체(18)에 결합된 (n-1)개의 행 도체들과 연관된 집중 커패시턴스를 나타내고, C_act18은 열 도체(18)에 결합된 단일의 활성화된 행 도체와 연관된 커패시턴스를 나타내며, R_eff18은 0 볼트에 있는 열 도체(18)에 결합된 (n-1)개의 행 도체들과 연관된 집중 밸러스트 저항을 나타내고, R_act18은 열 도체(18)에 결합된 단일의 활성화된 행 도체와 연관된 밸러스트 저항을 나타내며, n은 FED(10)의 행 도체들의 수이다.Where C _eff18 represents the lumped capacitance associated with the (n-1) row conductors coupled to the column conductor 18 at 0 volts, and C _act18 represents a single activated row conductor coupled to the column conductor 18. R _eff18 represents the lumped ballast resistance associated with (n-1) row conductors coupled to column conductor 18 at 0 volts, and R _act18 represents a single coupled to column conductor 18. N represents the ballast resistance associated with the active row conductors of n, where n is the number of row conductors of the FED 10.

열 도체(19)와 연관된 유효 커패시턴스와 유효 밸러스트 저항은 아래 식으로 주어진다.The effective capacitance and effective ballast resistance associated with the thermal conductor 19 are given by the equation below.

C_eff19= (n-1)*C_act19 C _{eff 19} = (n-1) * C _act19

R_eff19= 1/(n-1)* R_act19 R _{eff 19} = 1 / (n-1) * R _{act 19}

여기서, C_eff19은 0 볼트에 있는 열 도체(19)에 결합된 (n-1)개의 행 도체들과 연관된 집중 커패시턴스를 나타내고, C_act19은 열 도체(19)에 결합된 단일의 활성화된 행 도체와 연관된 커패시턴스를 나타내며, R_eff19은 0 볼트에 있는 열 도체(19)에 결합된 (n-1)개의 행 도체들과 연관된 집중 밸러스트 저항을 나타내고, R_act19은 열 도체(19)에 결합된 단일의 활성화된 행 도체와 연관된 밸러스트 저항을 나타내며, n은 FED(10)의 행 도체들의 수이다.Where C _eff19 represents the lumped capacitance associated with the (n-1) row conductors coupled to the column conductor 19 at 0 volts, and C _act19 is the single activated row conductor coupled to the column conductor 19 R _eff19 represents the concentrated ballast resistance associated with the (n-1) row conductors coupled to the column conductor 19 at 0 volts, and R _act19 is the single coupled to the column conductor 19. N represents the ballast resistance associated with the active row conductors of n, where n is the number of row conductors of the FED 10.

서브 픽셀, 예컨대 서브 픽셀(50)의 동작 설명으로 돌아가서, 커패시턴스들(51 및 C_eff17)은 전기용량 전압 디바이더 네트웍을 형성한다. 커패시턴스(C_eff17)의 커패시턴스값은 커패시턴스(51)의 것보다 훨씬 크기 때문에, 노드(101)에서의 전압은 약 0 볼트에 유지되고, 실질적으로 모든 행 도체 구동기 회로(37)는 커패시턴스(51)를 횡단하여 나타낸다. 행 도체 상의 전압이 전자 이미터 구조(24_(27,17))의 한계 전압보다 크다면, 전자 이미터 구조(24_(27,17))는 전자들을 방출하고, 그렇게 함으로써, 커패시턴스(51)를 방전시키고, 유효 커패시턴스(C_eff17)를 충전시킨다. 그러므로, 노드(101)에서의 전압은 증가하고, 전자 이미터 구조(24_(27,17))를 횡단하는 전압을 감소시킨다. 전자 이미터 구조(24_(27,17))를 횡단하는 전압이 한계전압보다 적은 값으로 감소하면, 그것은 전자를 방출하는 것을 중지한다. 즉, 꺼진다.Returning to the description of the operation of the sub-pixel, for example sub-pixel 50, capacitances 51 and C _eff17 form a capacitive voltage divider network. Since the capacitance value of capacitance C _eff17 is much larger than that of capacitance 51, the voltage at node 101 is maintained at about 0 volts, and substantially all row conductor driver circuits 37 have capacitance 51. It is represented by crossing. If the voltage on the row conductor is greater than the threshold voltage of the electron emitter structure (24, _(27,17)), an electron emitter structure (24, _(27,17)) are emitted electrons and, in so doing, a capacitance 51 Discharge and charge the effective capacitance C _eff17 . Therefore, the voltage at node 101 increases and decreases the voltage across electron emitter structure 24 _{(27, 17)} . If the voltage across the electron emitter structure 24 _{(27, 17)} decreases to a value less than the threshold voltage, it stops emitting electrons. That is, off.

비교기 회로(81) (도 3에 도시됨)는, 열 도체 구동기 회로들이 높은 임피던스 상태에 있을 때 열 도체들 상의 전압을 모니터하기위해 출력 단자(91)와 협동하며, 전자 이미터 구조들은 전류를 방출하고 있다. 열 도체 상에서 측정된 전압의 변화는 전자 이미터 구조들에 의해 방출된 전하에 비례한다. 예를들면, 열 도체구동기 회로(47)는 열 도체(17) 상에서 측정된 전압의 변화를, 서브 픽셀(50)의 원하는 세기에 비례하는 전압에 비교하며, 비례하는 전압은 도 2를 참조하여 설명된 바와 같이 미리 결정되었던 것이다. 열 도체 구동기 회로(47)는 적당량의 전하가 방출된 후 서브 픽셀(50)을 off시킨다. 서브 픽셀(50)의 경우에, 전자 이미터 구조(24_(27,17))가 전류를 방출하고 있을 때, 노드(101)에서의 전하의 변화는 아래 관계식으로 주어진다.Comparator circuit 81 (shown in FIG. 3) cooperates with output terminal 91 to monitor the voltage on the thermal conductors when the thermal conductor driver circuits are in a high impedance state, and the electronic emitter structures provide current. Emitting. The change in voltage measured on the thermal conductor is proportional to the charge emitted by the electron emitter structures. For example, the thermal conductor driver circuit 47 compares the change in voltage measured on the thermal conductor 17 to a voltage proportional to the desired intensity of the subpixel 50, with the proportional voltage being referred to with reference to FIG. 2. It was predetermined as described. The thermal conductor driver circuit 47 turns off the sub pixel 50 after the appropriate amount of charge is released. In the case of sub-pixel 50, when the electron emitter structure 24 _{(27, 17)} is emitting a current, the change in charge at node 101 is given by the equation below.

q = *C_act17*ΔV₁₀₁ q = * C _act17 * ΔV ₁₀₁

여기서, q는 전자 이미터 구조(24_(27,17))에 의해 방출된 전체 전하이고, C_act17는 열 도체(17)에 결합된 활성화된 행 도체와 연관된 커패시턴스이며, ΔV₁₀₁는 노드(101)에서의 전압의 변화이다.Where q is the total charge emitted by the electron emitter structure 24 _(27, 17), C _act17 is the capacitance associated with the activated row conductor coupled to the column conductor 17, and ΔV ₁₀₁ is the node 101. Is the change in voltage.

열 도체 구동 회로(47)는 진폭 변조부(93)를 포함하므로, 커패시턴스(51)가 방전되어 0 볼트가 아닌 미리 선택된 전압으로 된다. 그러므로, 강한 서브 픽셀, 즉 강한 전자 이미터 구조를 갖는 열 도체는 정의 전압으로 방전되어, 커패시턴스(51)가 0 볼트의 방전 전압에 있을 때 방전된 양에 비해 방전된 방출된 전류를 감소시킨다. 약하게 방출하는 서브 픽셀을 갖는 열 도체, 즉, 약한 전자 이미터 구조를 갖는 열 도체는 0 볼트로 방전된다.Since the thermal conductor drive circuit 47 includes an amplitude modulating portion 93, the capacitance 51 is discharged to a preselected voltage instead of 0 volts. Therefore, the strong subpixels, i.e., the thermal conductors having the strong electron emitter structure, are discharged at a positive voltage, reducing the discharged discharged current compared to the discharged amount when the capacitance 51 is at the discharge voltage of 0 volts. Thermal conductors with weakly emitting subpixels, ie, thermal conductors with weak electron emitter structures, are discharged at zero volts.

전자 이미터 구조들이 강한지 또는 약한지의 결정은, 예를들면 완전 백색의 단일 프레임을 디스플레이함으로써, 및 전자 이미터 구조들이 비교기 회로를 스위치 또는 시동시키는 것을 결정함으로써, FED(10)에 전력을 공급할 때 수행될 수 있다. 그것을 하는 것은 강한 전자 이미터 구조들이고, 그것을 하지 않는 것은 약한 전자 이미터 구조들이다. 강한 전자 방출 및 약한 전자 방출 구조들의 위치들은 메모리 위치에 저장될 수 있다.Determination of whether the electronic emitter structures are strong or weak may provide power to the FED 10 by, for example, displaying a single frame of full white and determining that the electronic emitter structures switch or start the comparator circuit. Can be performed when Doing it is strong electron emitter structures, and not doing it is weak electron emitter structures. The locations of the strong and weak electron emitting structures can be stored in a memory location.

전자 이미터 구조(24_(27,17))가 원하는 전류를 방출한 후, 그것은 열 도체 구동기 회로(47)를 스위칭시킴으로써 높은 임피던스 상태로부터 높은 전압 상태로 꺼진다. 이것은 도 4에서 시간 t₃으로서 나타낸 것이다. 이 시간 동안, 열 도체 구동기 회로(47)가 높은 전압 상태로 스위칭될 때, 커패시턴스 C_eff17은 충전을 시작하기 때문에 노드(101)에서의 전압은 증가한다.After the electron emitter structure 24 _{(27, 17)} emits the desired current, it is turned off from the high impedance state to the high voltage state by switching the thermal conductor driver circuit 47. This is shown as time t ₃ in FIG. 4. During this time, when the thermal conductor driver circuit 47 switches to a high voltage state, the voltage at the node 101 increases because the capacitance C _eff17 starts to charge.

시간 t₄에서, 행 도체 구동기 회로(37)의 출력 전압은 높은 전압, 예컨대 80 볼트로부터, 낮은 전압, 예컨대 0 볼트로 스위칭됨으로써, 열 도체(17)와 연관된 커패시턴스들(51, 53 및 55)를 방전한다.At time t ₄ , the output voltage of the row conductor driver circuit 37 is switched from a high voltage, for example 80 volts, to a low voltage, for example 0 volts, thereby providing capacitances 51, 53, and 55 associated with the column conductor 17. To discharge.

시간 t₅에서, 행 도체 구동기 회로(47)는 높은 임피던스 상태에 놓이며, 행 도체 구동기 회로(38)의 출력 전압은, 낮은 전압 상태, 예컨대 0 볼트로부터, 높은 전압 상태, 예컨대 80 볼트로 변환된다. 열 도체 구동기 회로(47)는 열 도체(17) 상의 전압을 모니터하며, 전자 이미터 구조(24_(28,17))는 전류를 방출한다. 열 도체 구동기 회로(47)는 열 도체(17) 상에서 측정된 전압의 변화를, 서브 픽셀(57)의 원하는 세기에 비례하는 전압에 비교하며, 비례하는 전압은 도 2를 참조하여 설명된 바와 같이 미리 결정된 것이다. 열 도체 구동기 회로(48)는 적당량의 전하가 방출된 후 서브 픽셀(57)을 오프시킨다. 서브 픽셀(57)의 경우에, 전자 이미터 구조(24_(28,17))가 전류를 방출하고 있을 때, 노드(104)에서의 전하의 변화는 아래 관계식으로 주어진다.At time t ₅ , the row conductor driver circuit 47 is in a high impedance state and the output voltage of the row conductor driver circuit 38 is converted from a low voltage state, eg 0 volts, to a high voltage state, eg 80 volts. do. The thermal conductor driver circuit 47 monitors the voltage on the thermal conductor 17, and the electron emitter structure 24 ₍₂₈ , 17) emits current. The thermal conductor driver circuit 47 compares the change in the voltage measured on the thermal conductor 17 to a voltage proportional to the desired intensity of the subpixel 57, the proportional voltage being described with reference to FIG. 2. It is predetermined. Thermal conductor driver circuit 48 turns off sub-pixel 57 after the appropriate amount of charge has been released. In the case of sub-pixel 57, when electron emitter structure 24 _{(28, 17)} is emitting a current, the change in charge at node 104 is given by the equation below.

q = *C_act17*ΔV₁₀₄ q = * C _act17 * ΔV ₁₀₄

여기서, q는 전자 이미터 구조(24_(28,17))에 의해 방출된 전체 전하이고, C_act17는 열 도체(17)에 결합된 활성화된 행 도체와 연관된 커패시턴스이며, ΔV₁₀₄는 노드(104)에서의 전압의 변화이다.Where q is the total charge emitted by the electron emitter structure 24 _(28, 17), C _act17 is the capacitance associated with the activated row conductor coupled to the column conductor 17, and ΔV ₁₀₄ is the node 104. Is the change in voltage.

전자 이미터 구조(24_(28,17))는 원하는 전류를 방출한 후, 열 도체 구동기 회로(47)가 높은 임피던스 상태로부터 높은 전압 상태로 스위칭시킴으로써 꺼진다. 이것은 도 4에 있는 시간 t₆으로서 나타내어 있다.The electron emitter structure 24 _(28, 17) is turned off after the thermal current driver circuit 47 switches from the high impedance state to the high voltage state after releasing the desired current. This is represented as time t ₆ in FIG. 4.

시간 t₇에서, 행 도체 구동기 회로(38)의 출력 전압은 높은 전압, 예컨대 80 볼트로부터, 낮은 전압, 예컨대 0 볼트로 스위칭됨으로써, 열 도체(17)와 연관된 커패시턴스들(51, 53 및 55)를 방전한다.At time t ₇ , the output voltage of the row conductor driver circuit 38 is switched from a high voltage, such as 80 volts, to a low voltage, such as 0 volts, thereby providing capacitances 51, 53, and 55 associated with the column conductor 17. To discharge.

시간 t₈에서, 행 도체 구동기 회로(47)는 높은 임피던스 상태에 놓이며, 행 도체 구동기 회로(39)의 출력 전압은, 낮은 전압 상태, 예컨대 0 볼트로부터, 높은 전압 상태, 예컨대 80 볼트로 변환된다. 열 도체 구동기 회로(47)는 열 도체(17) 상의 전압을 모니터하며, 전자 이미터 구조(24_(29,17))는 전류를 방출한다. 열 도체구동기 회로(47)는 열 도체(17) 상에서 측정된 전압의 변화를, 서브 픽셀(58)의 원하는 세기에 비례하는 전압에 비교하며, 비례하는 전압은 도 2를 참조하여 설명된 바와 같이 미리 결정된 것이다. 열 도체 구동기 회로(47)는 적당량의 전하가 방출된 후 서브 픽셀(58)를 오프시킨다. 서브 픽셀(58)의 경우에, 전자 이미터 구조(24_(29,17))가 전류를 방출하고 있을 때, 노드(107)에서의 전하의 변화는 아래 관계식으로 주어진다.At time t ₈ , the row conductor driver circuit 47 is in a high impedance state and the output voltage of the row conductor driver circuit 39 is converted from a low voltage state, such as 0 volts, to a high voltage state, such as 80 volts. do. The thermal conductor driver circuit 47 monitors the voltage on the thermal conductor 17, and the electron emitter structure 24 ₍₂₉ , 17) emits current. The thermal conductor driver circuit 47 compares the change in voltage measured on the thermal conductor 17 to a voltage proportional to the desired intensity of the subpixel 58, the proportional voltage being described with reference to FIG. 2. It is predetermined. The thermal conductor driver circuit 47 turns off the sub pixel 58 after the appropriate amount of charge is released. In the case of sub-pixel 58, when electron emitter structure 24 _{(29, 17)} is emitting a current, the change in charge at node 107 is given by the equation below.

q = *C_act17*ΔV₁₀₇ q = * C _act17 * ΔV ₁₀₇

여기서, q는 전자 이미터 구조(24_(29,17))에 의해 방출된 전체 전하이고, C_act17는 열 도체(17)에 결합된 활성화된 행 도체와 연관된 커패시턴스이며, ΔV₁₀₇는 노드(107)에서의 전압의 변화이다.Where q is the total charge emitted by the electron emitter structure 24 _(29, 17), C _act17 is the capacitance associated with the activated row conductor coupled to the column conductor 17, and ΔV ₁₀₇ is the node 107. Is the change in voltage.

전자 이미터 구조(24_(29,17))는 원하는 전류를 방출한 후, 열 도체 구동기 회로(47)가 높은 임피던스 상태로부터 높은 전압 상태로 스위칭시킴으로써 꺼진다. 이것은 도 4에서 시간 t₉으로서 나타내어 있다. 시간 t₉에서, 행 도체 구동기 회로(39)의 출력 전압은 높은 전압, 예컨대 80 볼트로부터, 낮은 전압, 예컨대 0 볼트로 스위칭됨으로써, 열 도체(17)와 연관된 커패시턴스들(51, 53 및 55)를 방전시키는 것임을 유의해야 한다.The electron emitter structure 24 _(29, 17) is turned off by releasing the desired current and then switching the thermal conductor driver circuit 47 from a high impedance state to a high voltage state. This is shown as time t ₉ in FIG. 4. At time t ₉ , the output voltage of the row conductor driver circuit 39 is switched from a high voltage, such as 80 volts, to a low voltage, such as 0 volts, thereby providing capacitances 51, 53, and 55 associated with the column conductor 17. Note that it is to discharge.

타이밍도(100)로부터 알 수 있듯이, 본 발명의 또다른 장점은 진폭 변조를 사용하여 방출 전류를 제어하는 것 외에도, 각 열 도체 구동기 회로의 펄스폭 변조부(94)가 펄스폭 변조를 수행한다는 것이다. 예를들면, 타이밍도(100)에 도시된 타이밍 및 가변 펄스폭들과, 서브 픽셀들(50, 57 및 58)의 원하는 세기는 동일하다고 가정한다. 열 도체 구동기 회로(47)가 높은 임피던스 상태에 있는 시간의 양은 시간 t₅와 시간 t₆사이의 시간 간격의 최소치이고, t₈와 시간 t₉사이의 시간 간격의 최대치이다. 그러므로, 전자 이미터 구조(24_(28,17))는 전자 이미터 구조(24_(29,17))보다 강한 방출 구조이다. 다시 말하면, 서브 픽셀(57)은 서브 픽셀(58)보다 더 강하게 방출하는 서브 픽셀이다. 서브 픽셀(51)은 방출 강도에 있어서 서브 픽셀들(57 및 58) 중간이다. 따라서, 열 도체 구동기들은 펄스폭 변조 모드에서 동작하여, FED(10)의 휘도 단일성을 개선시키는데 도움을 준다.As can be seen from the timing diagram 100, another advantage of the present invention is that in addition to controlling the emission current using amplitude modulation, the pulse width modulation section 94 of each thermal conductor driver circuit performs pulse width modulation. will be. For example, assume that the timing and variable pulse widths shown in timing diagram 100 and the desired intensity of subpixels 50, 57, and 58 are the same. The amount of time the thermal conductor driver circuit 47 is in a high impedance state is the minimum of the time interval between times t ₅ and t ₆ and the maximum of the time interval between t ₈ and time t ₉ . Therefore, the electron emitter structure 24 _(28, ₁₇₎ is a stronger emission structure than the electron emitter structure 24 _{(29, 17)} . In other words, the subpixel 57 is a subpixel that emits more strongly than the subpixel 58. The sub pixel 51 is halfway between the sub pixels 57 and 58 in emission intensity. Thus, the thermal conductor drivers operate in a pulse width modulation mode, helping to improve the luminance unity of the FED 10.

서브 픽셀(50, 57 및 58)의 동작만을 설명하였지만, FED(10)의 다른 서브 픽셀 이미터 노드들, 즉 노드들(104, 105, 106, 107, 108 및 109)에서의 전압의 변화는, 각각 그 특수한 노드와 연관된 전자 이미터 구조, 즉 (24_(28,17)), (24_(28,18)), (24_(28,19)), (24_(29,17)), (24_(29,18)), (24_(29,19))에 의해 방출된 전체 전하에 직접 비례하며, 그 동작은 서브 픽셀들(60, 67, 68, 70, 77 및 78)에 대해 설명된 것과 유사하다는 것을 이해해야 한다.Although only the operation of subpixels 50, 57 and 58 has been described, the change in voltage at the other subpixel emitter nodes of FED 10, i.e. nodes 104, 105, 106, 107, 108 and 109, , The electron emitter structures associated with that particular node, respectively (24 _(28,17) ), (24 _(28,18 ₎ ), (24 _(28,19) ), (24 _(29,17) ), ( 24 _(29,18) ), which is directly proportional to the total charge emitted by (24 _(29,19) ), the operation of which is described for subpixels 60, 67, 68, 70, 77 and 78. It should be understood that it is similar to.

휘도를 제어하기 위해 진폭 변조와 펄스폭 변조를 모두 사용하는 전계 방출 디스플레이가 제공되었음을 이해해야 한다. FED는, 전자 이미터 구조들로부터 방출된 전류를 제어하기 위해 펄스폭 변조를 사용하고 열 도체 상의 전압을 모니터하는 트리 스테이트 구동기를 포함하는 제어 회로를 포함한다. 또한, 이 제어 회로는 열 도체들과 연관된 커패시턴스들 상의 하전 레벨을 제어하는 진폭 변조부를 포함한다.It should be understood that field emission displays have been provided that use both amplitude modulation and pulse width modulation to control luminance. The FED includes a control circuit that includes a tree state driver that uses pulse width modulation to control the current emitted from the electron emitter structures and monitors the voltage on the thermal conductor. The control circuit also includes an amplitude modulator that controls the level of charge on the capacitances associated with the thermal conductors.

본 발명의 특정 실시예들을 도시하고 설명하였지만, 당 업계의 숙련자들에게는 또다른 수정들 및 개선들이 일어날 것이다. 본 발명은 도시된 특수한 형태들에 규정되는 것이 아니며, 뒤에 첨부된 청구범위는, 본 발명의 정신과 범위로부터 벗어나지 않는 모든 수정들을 포함하려는 것으로 이해된다. 예를들면, 행 및 열 도체 구동기 회로들 마이크로프로세서를 사용하여 실행될 수 있다. 또한, 열 도체 구동기 회로는 휘도의 단일성을 제어하기 위해 전압의 변화의 속도를 사용하도록 설계될 수 있다.While specific embodiments of the present invention have been shown and described, further modifications and improvements will occur to those skilled in the art. It is understood that the invention is not defined in the particular forms shown, and that the claims appended hereto are intended to include all modifications without departing from the spirit and scope of the invention. For example, row and column conductor driver circuits may be implemented using a microprocessor. In addition, the thermal conductor driver circuit can be designed to use the rate of change of voltage to control the unity of brightness.

Claims

전자 이미터 구조들이 배치되는 복수의 열 도체들 및 개구들이 그 안에 형성된 복수의 행 도체들을 갖는 전계 방출 디스플레이를 동작시키는 방법으로서, 열 도체 구동기 회로는 상기 복수의 열 도체들의 제1 열 도체에 결합되고, 상기 복수의 열 도체들 및 상기 복수의 행 도체들은 서브 픽셀들을 형성하도록 협동하는, 상기 전계 방출 디스플레이 동작 방법에 있어서,A method of operating a field emission display having a plurality of column conductors in which electron emitter structures are disposed and a plurality of row conductors formed therein, wherein a thermal conductor driver circuit is coupled to a first column conductor of the plurality of column conductors. And wherein the plurality of column conductors and the plurality of row conductors cooperate to form subpixels.

상기 전자 이미터 구조들의 일부가 전자들을 방출하게 하고, 그에 의해 방출 전류를 규정하는 단계,Causing a portion of the electron emitter structures to emit electrons, thereby defining an emission current,

상기 복수의 열 도체들의 상기 열 도체들 중의 적어도 하나에 대하여 신호 변화를 측정하고, 그에 의해 측정된 전압 변화를 규정하는 단계,Measuring a signal change with respect to at least one of the thermal conductors of the plurality of thermal conductors, and thereby defining the measured voltage change,

상기 측정된 전압 변화를 세기 전압값과 비교하고, 그에 의해 조정 전압값을 규정하는 단계, 및Comparing the measured voltage change with an intensity voltage value, thereby defining an adjustment voltage value, and

상기 조정 전압값에 따라 전자들을 방출하는 상기 전자 이미터 구조들의 일부의 동작 상태를 조정하는 단계를 포함하는, 전계 방출 디스플레이 동작 방법.Adjusting an operating state of a portion of the electron emitter structures that emit electrons in accordance with the adjustment voltage value.

제1항에 있어서,The method of claim 1,

상기 전자 이미터 구조들의 일부가 전자들을 방출하게 하는 단계는 상기 복수의 행 도체들 중의 행 도체에 행 선택 전압을 인가하는 단계를 포함하는, 전계 방출 디스플레이 동작 방법.And causing the portion of the electron emitter structures to emit electrons comprises applying a row select voltage to a row conductor of the plurality of row conductors.

제1항에 있어서,The method of claim 1,

상기 전자 이미터 구조들의 일부가 전자들을 방출하게 하는 단계는 상기 열 도체 구동기 회로를 높은 임피던스 상태에 두는 단계를 포함하는, 전계 방출 디스플레이 동작 방법.Causing the portion of the electron emitter structures to emit electrons comprises placing the thermal conductor driver circuit in a high impedance state.

제1항에 있어서,The method of claim 1,

상기 복수의 열 도체들의 상기 열 도체들 중의 적어도 하나에 대하여 신호 변화를 측정하는 단계는 열 도체 전압 변화를 측정하는 단계를 포함하는, 전계 방출 디스플레이 동작 방법.Measuring a signal change with respect to at least one of the thermal conductors of the plurality of thermal conductors comprises measuring a thermal conductor voltage change.

제4항에 있어서,The method of claim 4, wherein

상기 동작 상태를 조정하는 단계는 적어도 하나의 전자 이미터 구조를 비활성화시키는 단계를 포함하는, 전계 방출 디스플레이 동작 방법.Adjusting the operating state comprises deactivating at least one electronic emitter structure.

제1항에 있어서,The method of claim 1,

상기 조정하는 단계는 진폭 변조를 사용하여 미리 결정된 전자 이미터 구조들로부터 상기 전자들의 방출을 변화시키는 단계를 포함하는, 전계 방출 디스플레이 동작 방법.And the adjusting comprises varying the emission of the electrons from predetermined electron emitter structures using amplitude modulation.

제6항에 있어서,The method of claim 6,

상기 조정하는 단계는 펄스폭 변조를 사용하여 상기 미리 결정된 전자 이미터 구조들로부터 상기 전자들의 방출을 증가시키는 단계를 포함하는, 전계 방출 디스플레이 동작 방법.And the adjusting comprises increasing emission of the electrons from the predetermined electron emitter structures using pulse width modulation.

제7항에 있어서,The method of claim 7, wherein

상기 조정하는 단계는 단일 신호 프레임 시간 동안 수행되는, 전계 방출 디스플레이 동작 방법.And said adjusting is performed during a single signal frame time.

제1항에 있어서,The method of claim 1,

제1 커패시턴스를 통해 제2 도체에 결합되고, 제2 커패시턴스를 통해 제3 도체에 결합된 제1 도체를 갖는 전계 방출 디스플레이를 동작시키는 방법으로서, 제1 도체 구동 회로는 상기 제1 도체에 결합되고, 복수의 전자 이미터 구조들은 상기 제1 도체 위에 배치되고, 제2 도체 구동기 회로는 상기 제2 도체에 결합되는, 상기 전계 방출 디스플레이 동작 방법에 있어서,A method of operating a field emission display having a first conductor coupled to a second conductor through a first capacitance and coupled to a third conductor through a second capacitance, the first conductor drive circuit being coupled to the first conductor and And wherein a plurality of electronic emitter structures are disposed above the first conductor and a second conductor driver circuit is coupled to the second conductor.

상기 복수의 전자 이미터 구조들이 전자들을 방출하게 하고, 그에 의해 방출전류를 규정하는 단계, 및Causing the plurality of electron emitter structures to emit electrons, thereby defining an emission current, and

상기 방출 전류가 미리 결정된 전류량을 방출했을 때, 상기 복수의 전자 이미터 구조들이 전자들을 방출하는 것을 중지시키는 단계를 포함하는, 전계 방출 디스플레이 동작 방법.When the emission current emits a predetermined amount of current, stopping the plurality of electron emitter structures from emitting electrons.

전계 방출 디스플레이에 있어서,In a field emission display,

제1 도체,First conductor,

상기 제1 도체에 결합되고, 높은 임피던스 상태에서 동작할 수 있는 제1 도체 구동기 회로,A first conductor driver circuit coupled to the first conductor and operable in a high impedance state,

제1 커패시턴스를 통해 상기 제1 도체에 결합된 제2 도체A second conductor coupled to the first conductor through a first capacitance

상기 제2 도체에 결합된 제2 도체 구동기 회로,A second conductor driver circuit coupled to the second conductor,

제2 커패시턴스를 통해 상기 제1 도체에 결합된 제3 도체,A third conductor coupled to the first conductor via a second capacitance,

상기 제3 도체에 결합된 제3 도체 구동기 회로, 및A third conductor driver circuit coupled to the third conductor, and

상기 제1 도체 위에 배치된 복수의 전자 이미터 구조들을 포함하는, 전계 방출 디스플레이.And a plurality of electron emitter structures disposed above the first conductor.