KR20030028816A - 노이즈 형성 디지털 주파수 합성 - Google Patents
노이즈 형성 디지털 주파수 합성 Download PDFInfo
- Publication number
- KR20030028816A KR20030028816A KR10-2003-7002666A KR20037002666A KR20030028816A KR 20030028816 A KR20030028816 A KR 20030028816A KR 20037002666 A KR20037002666 A KR 20037002666A KR 20030028816 A KR20030028816 A KR 20030028816A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- noise
- time
- period
- cycle
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 title description 6
- 238000003786 synthesis reaction Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000013139 quantization Methods 0.000 claims abstract description 15
- 238000007493 shaping process Methods 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims description 17
- 230000003111 delayed effect Effects 0.000 claims description 14
- 230000000737 periodic effect Effects 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 abstract description 3
- 230000009471 action Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003442 weekly effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (20)
- 소망 주기를 가지는 소망 파형을 생성하는 방법에 있어서,양자화 에러내에서 소망 주기와 실질적으로 동일한 주기를 가지는 시간-양자화된 신호를 발생시키는 단계;상기 소망 파형의 매 사이클 기준으로 양자화 에러를 지시하는 레지듀 신호를 결정하는 단계;적어도 하나의 노이즈 형성 신호를 발생시키기 위하여 상기 레지듀 신호를 노이즈 형성하는 단계; 및상기 적어도 하나의 노이즈 형성 신호에 응답하여 결정된 간격만큼 상기 시간-양자화된 신호의 각 사이클을 선택적으로 지연시키는 단계;를 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 시간-양자화된 신호는 기준 클록에 응답하여 생성되고, 시간-양자화된 신호의 각 사이클은 기준 클록의 주기의 정수배와 실질적으로 동일한 주기를 가지는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 노이즈 형성하는 단계는 상기 시간-양자화된 신호에서의 지터를 비교적 저주파수로부터 비교적 고주파수까지 재분배하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 선택적으로 지연시키는 단계는 지연된 시간-양자화 신호를 생성하고, 상기 지연된 시간-양자화 신호로부터 지터를 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 4 항에 있어서, 상기 지터를 제거하는 단계는 상기 지연된 시간-양자화 신호를 위상-동기 루프를 통하여 통과시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 5 항에 있어서, 상기 위상-동기 루프는 상기 지연된 시간-양자화 신호가 상당량의 지터를 가질 때의 주파수보다 더 낮은 차단 주파수를 가지는 것을 특징으로 하는 방법.
- 제 6 항에 있어서, 상기 위상-동기 루프는 출력 신호를 발생하고 출력 신호를 발생시키는 위상 검출기를 포함하고,상기 위상 검출기의 출력 신호를 택일적으로 샘플링 및 홀딩하는 단계를 더 포함하고,상기 홀딩하는 단계는 위상-동기 루프의 출력 신호의 각 사이클과 관련하여 일관된 위상에서 일어나는 것을 특징으로 하는 방법.
- 제 2 항에 있어서, 상기 시간-양자화 신호를 발생시키는 단계는,기준 클록의 각각의 주기에 응답하여 제 1 방향으로 레지스터를 증분시키는 단계;상기 레지스터의 내용이 제 1 방향에서 소정 임계치와 교차하는 시기를 검출하는 단계; 및상기 검출하는 단계에 응답하여 상기 제 1 방향과 반대인 제 2 방향으로 레지스터의 내용을 증분시키는 단계;를 포함하는 것을 특징으로 하는 방법.
- 제 8 항에 있어서, 상기 제 2 방향으로 증분시키는 단계는 기준 클록 주기로 나눈 소정 주기와 일치하는 양만큼 레지스터를 증분시키는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 선택적으로 지연시키는 단계는 기준 클록 주기의 정수배 만큼 상기 시간-양자화 신호를 지연시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 클록 발생기에 있어서,기준 클록에 응답하여 시간-양자화된 신호를 발생하는 주기 양자화기;상기 주기 양자화기에 연결되어 있고, 상기 시간-양자화된 신호의 양자화 에러에 응답하여 노이즈-형성 신호를 발생하는 노이즈-형성 재양자화기; 및상기 주기 양자화기 및 노이즈-형성 재양자화기에 연결되어 있고, 상기 노이즈-형성 신호에 응답하여 시간-양자화된 신호의 사이클을 선택적으로 지연시키는 가변 파이프라인 지연기를 포함하는 것을 특징으로 하는 클록 발생기.
- 제 11 항에 있어서, 상기 가변 파이프라인 지연기에 연결되어 있고, 선택적으로 지연된 상기 시간-양자화 신호의 사이클을 수신하는 위상-동기 루프를 더 포함하는 것을 특징으로 하는 클록 발생기.
- 제 11 항에 있어서, 상기 위상-동기 루프는, 상기 지연된 시간-양자화 신호의 사이클이 상당량의 지터를 가질 때의 주파수보다 더 낮은 차단 주파수를 갖는 것을 특징으로 하는 클록 발생기.
- 제 11 항에 있어서, 상기 위상-동기 루프는, 위상 검출기의 출력에 연결된 샘플-홀드기를 포함하는 것을 특징으로 하는 클록 발생기.
- 제 14 항에 있어서, 상기 샘플-홀드는 소망 신호의 미리 결정된 위상에 응답하는 홀드 상태를 가지도록 구성되고 배치되어 있는 것을 특징으로 하는 클록 발생기.
- 제 11 항에 있어서, 상기 주기 양자화기는,기준 클록의 각 사이클동안 제1 방향으로 증분되는 기준 클록에 의해 클록킹되는 주기 누산기;상기 주기 누산기에 연결되어 있고, 상기 제1 방향의 미리 결정된 레벨과 교차하는 주기 누산기의 값에 응답하는 언더플로우 신호를 발생하는 언더플로우 검출기를 포함하는 것을 특징으로 하는 클록 발생기.
- 클록 발생기에 있어서,기준 클록에 응답하여 시간-양자화된 신호를 발생하는 양자화 수단;상기 양자화 수단에 연결되어 있고, 상기 시간-양자화된 신호의 양자화 에러에 응답하여 노이즈-형성 신호를 발생하는 노이즈-형성 수단; 및상기 양자화 수단 및 상기 노이즈-형성 수단에 연결되어 있고, 상기 노이즈-형성 신호에 응답하여 시간-양자화된 신호의 사이클을 선택적으로 지연시키는 지연 수단을 포함하는 것을 특징으로 하는 클록 발생기.
- 제 17 항에 있어서, 상기 양자화 수단은,기준 클록의 각 사이클에 응답하여 값을 제1 방향으로 증분시키는 주기 누산기 수단;상기 주기 누산기 수단의 값이 미리 결정된 레벨과 교차하는 시기를 검출하는 언더플로우 수단; 및상기 언더플로우 수단에 의한 검출에 응답하여, 상기 주기 누산기 수단의 값을 상기 제1 방향과 반대인 제2 방향으로 증분시키는 수단을 포함하는 것을 특징으로 하는 클록 발생기.
- 제 17 항에 있어서, 상기 지연 수단은 시간-양자화된 신호의 각 사이클을 기준 클록 사이클의 정수배 만큼 지연시키는 것을 특징으로 하는 클록 발생기.
- 제 19 항에 있어서, 상기 노이즈-형성 신호는, 시간-양자화된 신호의 각 사이클이 지연되는 만큼의 기준 클록 사이클의 수를 결정하는 것을 특징으로 하는 클록 발생기.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/645,367 | 2000-08-24 | ||
US09/645,367 US6396313B1 (en) | 2000-08-24 | 2000-08-24 | Noise-shaped digital frequency synthesis |
PCT/US2001/024085 WO2002017050A2 (en) | 2000-08-24 | 2001-08-01 | Noise-shaped digital frequency synthesis |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030028816A true KR20030028816A (ko) | 2003-04-10 |
KR100865662B1 KR100865662B1 (ko) | 2008-10-29 |
Family
ID=24588719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020037002666A KR100865662B1 (ko) | 2000-08-24 | 2001-08-01 | 노이즈 형성 디지털 주파수 합성 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6396313B1 (ko) |
EP (1) | EP1311935A2 (ko) |
JP (1) | JP4620931B2 (ko) |
KR (1) | KR100865662B1 (ko) |
CN (1) | CN1447935B (ko) |
AU (1) | AU2001279121A1 (ko) |
TW (1) | TW503621B (ko) |
WO (1) | WO2002017050A2 (ko) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7221724B2 (en) * | 2002-10-10 | 2007-05-22 | Bitzmo, Inc. | Precision timing generation |
US7315601B2 (en) * | 2003-03-13 | 2008-01-01 | Texas Instruments Incorporated | Low-noise sigma-delta frequency synthesizer |
DE60313812T3 (de) * | 2003-04-02 | 2019-04-11 | Christopher Julian Travis | Methode zur erzeugung eines oszillator-taktsignales |
US7143125B2 (en) * | 2003-04-16 | 2006-11-28 | Motorola, Inc. | Method and apparatus for noise shaping in direct digital synthesis circuits |
US7336748B2 (en) * | 2003-12-23 | 2008-02-26 | Teradyne, Inc. | DDS circuit with arbitrary frequency control clock |
US20050172785A1 (en) * | 2004-02-02 | 2005-08-11 | Fisher-Robbins Holly E. | Musical instrument |
CN1588806B (zh) * | 2004-09-03 | 2010-04-28 | 浙江大学 | 量化噪声整形调制器及量化噪声整形方法 |
US20060117201A1 (en) * | 2004-11-30 | 2006-06-01 | Infineon Technologies North America Corp. | Variable pipeline circuit |
JP4593261B2 (ja) * | 2004-12-17 | 2010-12-08 | セイコーNpc株式会社 | 周波数シンセサイザ及びその基準信号位相設定方法 |
US7317348B2 (en) * | 2006-01-27 | 2008-01-08 | International Business Machines Corporation | Noise reduction in digital systems |
JP4788422B2 (ja) * | 2006-03-20 | 2011-10-05 | パナソニック株式会社 | ノイズシェーピング型量子化器 |
GB2437571B (en) * | 2006-04-26 | 2011-07-20 | Zarlink Semiconductor Inc | Digitally controlled oscillator with jitter shaping capability |
WO2007144808A2 (en) * | 2006-06-15 | 2007-12-21 | Nxp B.V. | A method of providing a clock frequency for a processor |
US8037337B2 (en) | 2007-11-28 | 2011-10-11 | International Business Machines Corporation | Structures including circuits for noise reduction in digital systems |
US7403054B1 (en) | 2007-12-05 | 2008-07-22 | International Business Machines Corporation | Sub-picosecond multiphase clock generator |
US8313155B2 (en) * | 2008-09-15 | 2012-11-20 | Edge Composites, LLC | Advanced composite rim having molded in spoke holes |
CN102109875B (zh) * | 2009-12-28 | 2015-05-20 | 北京普源精电科技有限公司 | 具有脉冲信号产生功能的信号发生器和脉冲信号产生方法 |
KR101738875B1 (ko) * | 2011-02-16 | 2017-05-24 | 삼성디스플레이 주식회사 | 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프 |
US9397670B2 (en) | 2014-07-02 | 2016-07-19 | Teradyne, Inc. | Edge generator-based phase locked loop reference clock generator for automated test system |
US10139449B2 (en) | 2016-01-26 | 2018-11-27 | Teradyne, Inc. | Automatic test system with focused test hardware |
TWI666871B (zh) * | 2019-01-17 | 2019-07-21 | 瑞昱半導體股份有限公司 | 二倍頻裝置及方法 |
CN110266309B (zh) * | 2019-07-12 | 2024-04-30 | 加特兰微电子科技(上海)有限公司 | 数字调制器、频率合成器和提高调制器速度的方法 |
US11563444B1 (en) | 2021-09-09 | 2023-01-24 | Textron Systems Corporation | Suppressing spurious signals in direct-digital synthesizers |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE36063E (en) | 1987-02-09 | 1999-01-26 | Teradyne, Inc. | Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal |
JPH05244011A (ja) * | 1992-02-29 | 1993-09-21 | Sony Corp | ノイズシェーピング回路 |
US5508647A (en) * | 1992-06-19 | 1996-04-16 | Nec Corporation | Noise shaper for preventing noise in low frequency band |
US5619202A (en) | 1994-11-22 | 1997-04-08 | Analog Devices, Inc. | Variable sample rate ADC |
US5892468A (en) | 1993-09-13 | 1999-04-06 | Analog Devices, Inc. | Digital-to-digital conversion using nonuniform sample rates |
US5512895A (en) | 1994-04-25 | 1996-04-30 | Teradyne, Inc. | Sample rate converter |
EP0815461B1 (en) | 1995-03-16 | 2000-06-21 | Teradyne, Inc. | Timing generator with multiple coherent synchronized clocks |
US5566188A (en) | 1995-03-29 | 1996-10-15 | Teradyne, Inc. | Low cost timing generator for automatic test equipment operating at high data rates |
JP3086706B2 (ja) * | 1995-08-03 | 2000-09-11 | アンリツ株式会社 | ラショナル分周装置及びそれを用いる周波数シンセサイザ |
US5627500A (en) * | 1995-12-26 | 1997-05-06 | Tektronix, Inc. | Phase modulator having individually placed edges |
FR2765419B1 (fr) * | 1997-06-27 | 1999-09-17 | Thomson Csf | Dispositif de generation de signaux analogiques a partir de convertisseurs analogique-numerique, notamment pour la synthese numerique directe |
US6252464B1 (en) * | 1999-10-06 | 2001-06-26 | Cubic Defense Systems, Inc. | Numerically-controlled nyquist-boundary hopping frequency synthesizer |
-
2000
- 2000-08-24 US US09/645,367 patent/US6396313B1/en not_active Expired - Lifetime
-
2001
- 2001-08-01 EP EP01957367A patent/EP1311935A2/en not_active Withdrawn
- 2001-08-01 CN CN018145310A patent/CN1447935B/zh not_active Expired - Lifetime
- 2001-08-01 WO PCT/US2001/024085 patent/WO2002017050A2/en active Application Filing
- 2001-08-01 AU AU2001279121A patent/AU2001279121A1/en not_active Abandoned
- 2001-08-01 KR KR1020037002666A patent/KR100865662B1/ko active IP Right Grant
- 2001-08-01 JP JP2002521678A patent/JP4620931B2/ja not_active Expired - Lifetime
- 2001-08-07 TW TW090119201A patent/TW503621B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW503621B (en) | 2002-09-21 |
WO2002017050A2 (en) | 2002-02-28 |
KR100865662B1 (ko) | 2008-10-29 |
US6396313B1 (en) | 2002-05-28 |
CN1447935A (zh) | 2003-10-08 |
AU2001279121A1 (en) | 2002-03-04 |
EP1311935A2 (en) | 2003-05-21 |
JP4620931B2 (ja) | 2011-01-26 |
JP2004507916A (ja) | 2004-03-11 |
CN1447935B (zh) | 2010-05-05 |
WO2002017050A3 (en) | 2002-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100865662B1 (ko) | 노이즈 형성 디지털 주파수 합성 | |
US6456164B1 (en) | Sigma delta fractional-N frequency divider with improved noise and spur performance | |
US6380811B1 (en) | Signal generator, and method | |
KR101228395B1 (ko) | 자기-정정 위상-디지털 전달 함수를 갖는 위상-동기 루프 | |
US7605665B2 (en) | Fractional-N phase locked loop | |
US7733151B1 (en) | Operating clock generation system and method for audio applications | |
US5808493A (en) | Rational frequency division device and frequency synthesizer using the same | |
JP5749372B2 (ja) | アナログディザリングを用いる時間/デジタル変換 | |
US7586335B2 (en) | Digital phase detector and a method for the generation of a digital phase detection signal | |
US6642800B2 (en) | Spurious-free fractional-N frequency synthesizer with multi-phase network circuit | |
US7994947B1 (en) | Method and apparatus for generating a target frequency having an over-sampled data rate using a system clock having a different frequency | |
JPH11234129A (ja) | 周波数シンセサイザ及びその方法 | |
US8536911B1 (en) | PLL circuit, method of controlling PLL circuit, and digital circuit | |
WO2005109643A1 (en) | Frequency synthesizer and method | |
US20070262822A1 (en) | Digitally controlled oscillator with jitter shaping capability | |
JPH04212522A (ja) | 周波数合成装置 | |
JP2001021596A (ja) | 二値信号の比較装置及びこれを用いたpll回路 | |
US6298106B1 (en) | Frequency synthesiser | |
US11509314B2 (en) | All-digital phase-locked loop | |
US6662002B2 (en) | Frequency conversion circuit and transmitter | |
JP3404999B2 (ja) | デジタルpll回路 | |
ElSayed et al. | Phase-domain fractional-N frequency synthesizers | |
WO2012150621A1 (ja) | 周波数シンセサイザ | |
JP2005184250A (ja) | ジッタアッテネータ及び位相同期発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121009 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131001 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141006 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160922 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170919 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180920 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190919 Year of fee payment: 12 |